JP3064241B2 - 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 - Google Patents
半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成Info
- Publication number
- JP3064241B2 JP3064241B2 JP8268551A JP26855196A JP3064241B2 JP 3064241 B2 JP3064241 B2 JP 3064241B2 JP 8268551 A JP8268551 A JP 8268551A JP 26855196 A JP26855196 A JP 26855196A JP 3064241 B2 JP3064241 B2 JP 3064241B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- nitride
- layer
- etching
- etchant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241000183290 Scleropages leichardti Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- ing And Chemical Polishing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、概説的には、半導
体デバイスの誘電層のエッチングに関し、特に、六弗化
イオウ(sulfur hexafluoride)／塩素(chlorine)の化学
系を用いて、誘電層の開口にテーパー付き側壁の形成を
可能にし、その後の堆積プロセスにおけるステップカバ
レージを向上させる、半導体デバイスの誘電層のエッチ
ング方法に関する。
体デバイスの誘電層のエッチングに関し、特に、六弗化
イオウ(sulfur hexafluoride)／塩素(chlorine)の化学
系を用いて、誘電層の開口にテーパー付き側壁の形成を
可能にし、その後の堆積プロセスにおけるステップカバ
レージを向上させる、半導体デバイスの誘電層のエッチ
ング方法に関する。
【０００２】
【従来の技術】近年、ガラスなどの絶縁体基板上に形成
された薄膜トランジスタ（ＴＦＴ：thin film transist
or）が、液晶ディスプレイデバイスを制御するためのマ
トリックス構造中のスイッチングデバイスとして広く用
いられるようになった。液晶ディスプレイデバイスは、
テレビジョンやコンピュータモニタに広く用いられてい
る。液晶ディスプレイデバイスでは、２枚のガラス板が
液晶材料の層を挟んでいる。ガラス板の表面には導電フ
ィルムがコーティングされており、少なくとも片方の基
板が透明である。液晶の配向を変化させるために、基板
は電力源に接続されており、導電フィルムのパターニン
グを適切に行うことにより液晶ディスプレイセルの別々
の領域にアクセス可能となる。薄膜トランジスタを用い
れば、液晶セルの別々の領域に非常に高速でアクセスす
ることが可能となる。液晶モニタの解像度に対する要求
が高くなってくるにつれて、複数の液晶セルの領域、す
なわち複数のピクセルに、別々にアドレスできることが
望ましい。現在のディスプレイパネルでは、通常１,０
００,０００個以上のピクセルが存在し、これらの各ピ
クセルに別々にアドレスし各ピクセルを２つの安定状態
の一方にラッチするため、同じ数の薄膜トランジスタを
ガラスプレート上に形成する必要がある。
された薄膜トランジスタ（ＴＦＴ：thin film transist
or）が、液晶ディスプレイデバイスを制御するためのマ
トリックス構造中のスイッチングデバイスとして広く用
いられるようになった。液晶ディスプレイデバイスは、
テレビジョンやコンピュータモニタに広く用いられてい
る。液晶ディスプレイデバイスでは、２枚のガラス板が
液晶材料の層を挟んでいる。ガラス板の表面には導電フ
ィルムがコーティングされており、少なくとも片方の基
板が透明である。液晶の配向を変化させるために、基板
は電力源に接続されており、導電フィルムのパターニン
グを適切に行うことにより液晶ディスプレイセルの別々
の領域にアクセス可能となる。薄膜トランジスタを用い
れば、液晶セルの別々の領域に非常に高速でアクセスす
ることが可能となる。液晶モニタの解像度に対する要求
が高くなってくるにつれて、複数の液晶セルの領域、す
なわち複数のピクセルに、別々にアドレスできることが
望ましい。現在のディスプレイパネルでは、通常１,０
００,０００個以上のピクセルが存在し、これらの各ピ
クセルに別々にアドレスし各ピクセルを２つの安定状態
の一方にラッチするため、同じ数の薄膜トランジスタを
ガラスプレート上に形成する必要がある。
【０００３】今日用いられている薄膜トランジスタデバ
イスの主要なタイプの１つに、バックチャンネルエッチ
トランジスタ（ＢＣＥ：back channel etched transist
or）が挙げられる。ＢＣＥタイプの薄膜トランジスタを
製造するためには、まず、絶縁体基板の上面にゲートコ
ンダクタを形成し、次いで、このゲートコンダクタの上
に、窒化珪素や酸化珪素等の珪素酸化物のゲート誘電層
を堆積する。その後、水素プラズマにより処理した窒化
珪素層の上に、実質的に水素化を行った真性（イントリ
ンジックな）アモルファスシリコンを堆積し、続いて、
このアモルファスシリコン層の上に、Ｎ＋ドープアモル
ファスシリコン層を堆積する。その後、Ｎ＋ドープアモ
ルファスシリコン層の上に、ソース／ドレインメタライ
ゼーションの層を堆積し、続いて、パターニングを行
い、ソース電極とドレイン電極をそれぞれ形成する。Ｔ
ＦＴの製造における材料の堆積には、通常、プラズマ励
起化学気相堆積（ＰＥＣＶＤ）が用いられる。
イスの主要なタイプの１つに、バックチャンネルエッチ
トランジスタ（ＢＣＥ：back channel etched transist
or）が挙げられる。ＢＣＥタイプの薄膜トランジスタを
製造するためには、まず、絶縁体基板の上面にゲートコ
ンダクタを形成し、次いで、このゲートコンダクタの上
に、窒化珪素や酸化珪素等の珪素酸化物のゲート誘電層
を堆積する。その後、水素プラズマにより処理した窒化
珪素層の上に、実質的に水素化を行った真性（イントリ
ンジックな）アモルファスシリコンを堆積し、続いて、
このアモルファスシリコン層の上に、Ｎ＋ドープアモル
ファスシリコン層を堆積する。その後、Ｎ＋ドープアモ
ルファスシリコン層の上に、ソース／ドレインメタライ
ゼーションの層を堆積し、続いて、パターニングを行
い、ソース電極とドレイン電極をそれぞれ形成する。Ｔ
ＦＴの製造における材料の堆積には、通常、プラズマ励
起化学気相堆積（ＰＥＣＶＤ）が用いられる。
【０００４】ＴＦＴの製造プロセスでは、多数の誘電材
料の層を堆積する。用いる誘電材料には、窒化珪素、珪
素酸化物や、その他の適切な誘電材料が含まれる。誘電
材料は、ゲート誘電層やパッシベーション層などの絶縁
の目的に用いられる。誘電層の中に電気的なコンタクト
を形成する必要がある場合は、まず、絶縁体層にフォト
マスクを塗布し、コンタクトのための開口をパターニン
グして、絶縁体層をエッチングする。その後、適切なエ
ッチャントガスでコンタクト開口をエッチングし、続い
て、メタル堆積プロセスによって充填する。従来技術の
ＴＦＴ製造プロセスでは、エッチングやその後のメタル
堆積プロセスにおいてステップカバレージの問題がしば
しば生じる。
料の層を堆積する。用いる誘電材料には、窒化珪素、珪
素酸化物や、その他の適切な誘電材料が含まれる。誘電
材料は、ゲート誘電層やパッシベーション層などの絶縁
の目的に用いられる。誘電層の中に電気的なコンタクト
を形成する必要がある場合は、まず、絶縁体層にフォト
マスクを塗布し、コンタクトのための開口をパターニン
グして、絶縁体層をエッチングする。その後、適切なエ
ッチャントガスでコンタクト開口をエッチングし、続い
て、メタル堆積プロセスによって充填する。従来技術の
ＴＦＴ製造プロセスでは、エッチングやその後のメタル
堆積プロセスにおいてステップカバレージの問題がしば
しば生じる。
【０００５】例えば、ＳＦ6／Ｏ2の化学系を用いた窒化
珪素層の従来技術のエッチングプロセスを、図１（ａ）
〜図１（ｃ）を参照して説明する。ＳＦ6／Ｏ2ガスによ
り２０ミリトールと５０ミリトールで行った窒化珪素膜
のエッチレイトが、図１（ａ）に示される。チャンバ圧
力が２０ミリトールの場合では、約２００ｎｍ／分のエ
ッチレイトが得られている。これより高い５０ミリトー
ルのチャンバ圧力では、約３００ｎｍ／分のエッチレイ
トが得られている。２０ミリトールでエッチングされた
半導体デバイス１０の拡大断面図が、図１（ｂ）に示さ
れる。窒化珪素の開口の垂直な側壁がＳＦ6／Ｏ2ガスの
エッチングにより得られた。同じエッチャントガスを用
いて５０ミリトールでエッチングされた後の半導体デバ
イス２０の拡大断面図が、図１（ｃ）に示される。窒化
珪素層の垂直な側壁２２が得られ、これは、わずかにア
ンダーカットとなった部分２４を示している。
珪素層の従来技術のエッチングプロセスを、図１（ａ）
〜図１（ｃ）を参照して説明する。ＳＦ6／Ｏ2ガスによ
り２０ミリトールと５０ミリトールで行った窒化珪素膜
のエッチレイトが、図１（ａ）に示される。チャンバ圧
力が２０ミリトールの場合では、約２００ｎｍ／分のエ
ッチレイトが得られている。これより高い５０ミリトー
ルのチャンバ圧力では、約３００ｎｍ／分のエッチレイ
トが得られている。２０ミリトールでエッチングされた
半導体デバイス１０の拡大断面図が、図１（ｂ）に示さ
れる。窒化珪素の開口の垂直な側壁がＳＦ6／Ｏ2ガスの
エッチングにより得られた。同じエッチャントガスを用
いて５０ミリトールでエッチングされた後の半導体デバ
イス２０の拡大断面図が、図１（ｃ）に示される。窒化
珪素層の垂直な側壁２２が得られ、これは、わずかにア
ンダーカットとなった部分２４を示している。
【０００６】
【発明が解決しようとする課題】ＳＦ6／Ｏ2ガスによる
窒化珪素のエッチングではプロファイルの制御の問題が
生じ、この問題が、その後のメタル堆積プロセスにおい
て、ステップカバレージが悪くなることにつながる。ス
テップカバレージの問題は、垂直な側壁のそばに形成さ
れた開口のシャープなコーナーが次のメタル堆積工程に
よりカバーされない場合に生じ、その結果として、コー
ナーにボイドが形成される。ボイドが発生すれば、メタ
ルコンダクタの抵抗を上昇させ、デバイスの効率を低下
させる。窒化物の開口に垂直な側壁の形成を防止するべ
きである。
窒化珪素のエッチングではプロファイルの制御の問題が
生じ、この問題が、その後のメタル堆積プロセスにおい
て、ステップカバレージが悪くなることにつながる。ス
テップカバレージの問題は、垂直な側壁のそばに形成さ
れた開口のシャープなコーナーが次のメタル堆積工程に
よりカバーされない場合に生じ、その結果として、コー
ナーにボイドが形成される。ボイドが発生すれば、メタ
ルコンダクタの抵抗を上昇させ、デバイスの効率を低下
させる。窒化物の開口に垂直な側壁の形成を防止するべ
きである。
【０００７】従って、本発明の目的は、従来技術の欠点
や短所を有しない、半導体デバイスの誘電層のエッチン
グ方法を提供することにある。
や短所を有しない、半導体デバイスの誘電層のエッチン
グ方法を提供することにある。
【０００８】また、本発明の別の目的は、プロファイル
の制御を改良する、半導体デバイスの誘電層のエッチン
グ方法を提供することにある。
の制御を改良する、半導体デバイスの誘電層のエッチン
グ方法を提供することにある。
【０００９】また、本発明の別の目的は、半導体デバイ
スの誘電層のホールやトレンチをエッチングで形成した
後、ステップカバレージの問題なくこのホールやトレン
チを充填するための方法を提供することにある。
スの誘電層のホールやトレンチをエッチングで形成した
後、ステップカバレージの問題なくこのホールやトレン
チを充填するための方法を提供することにある。
【００１０】また、本発明の別の目的は、半導体デバイ
スの誘電のホールやトレンチの開口を、開口内に垂直な
側壁を形成せずにエッチングで形成する方法を提供する
ことにある。
スの誘電のホールやトレンチの開口を、開口内に垂直な
側壁を形成せずにエッチングで形成する方法を提供する
ことにある。
【００１１】また、本発明の別の目的は、ＳＦ6／Ｏ2の
エッチャント混合ガスを用いて半導体デバイスの誘電層
に開口をエッチングで形成する方法を提供することにあ
る。
エッチャント混合ガスを用いて半導体デバイスの誘電層
に開口をエッチングで形成する方法を提供することにあ
る。
【００１２】また、本発明の別の目的は、半導体デバイ
スの誘電層に開口をエッチングで形成する方法であっ
て、この開口に傾斜のついた側壁を形成することが可能
な方法を提供することにある。
スの誘電層に開口をエッチングで形成する方法であっ
て、この開口に傾斜のついた側壁を形成することが可能
な方法を提供することにある。
【００１３】また、本発明の別の目的は、半導体デバイ
スの誘電層に開口をエッチングで形成する方法であっ
て、この開口に、約２０゜〜約８５゜のテーパーを有す
る傾斜のついた側壁を形成することが可能な方法を提供
することにある。
スの誘電層に開口をエッチングで形成する方法であっ
て、この開口に、約２０゜〜約８５゜のテーパーを有す
る傾斜のついた側壁を形成することが可能な方法を提供
することにある。
【００１４】また、本発明の別の目的は、半導体デバイ
スの誘電層に開口をエッチングで形成する方法であっ
て、その後の堆積プロセスでボイド形成の可能性を防止
できるように、この開口に傾斜のついた側壁を形成する
ことが可能な方法を提供することにある。
スの誘電層に開口をエッチングで形成する方法であっ
て、その後の堆積プロセスでボイド形成の可能性を防止
できるように、この開口に傾斜のついた側壁を形成する
ことが可能な方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明に従い、半導体デ
バイスの誘電層に開口をエッチングで形成する方法であ
って、この誘電層の開口に傾斜のついた側壁を形成する
ことが可能な方法が提供される。
バイスの誘電層に開口をエッチングで形成する方法であ
って、この誘電層の開口に傾斜のついた側壁を形成する
ことが可能な方法が提供される。
【００１６】好ましい具体例では、六弗化イオウ／塩素
のエッチャントガス系を用いて、窒化珪素誘電層のエッ
チング方法が遂行される。塩素ガスが、窒化珪素の頂部
に堆積したフォトレジスト層のエッジ部分をエッチング
して取り去り、窒化珪素の大きな部分を露出させ、六弗
化イオウが窒化珪素をアタックして、傾斜をもつ側壁を
形成する。傾斜をもつ側壁のテーパーは、混合ガスの比
を変えることにより、約２０゜〜約８５゜の間で制御す
ることが可能である。テーパーの好ましい範囲は、約３
５゜〜約７０゜である。随意、混合ガスの第３の成分と
して、酸素を用いてエッチングプロセスを更に促進して
もよい。酸素は、フォトレジスト層と窒化珪素層の両方
に対してエッチングプロセスを促進すると考えられる。
側壁に傾斜をつけることにより、続いて行われるメタル
コンタクト層の堆積プロセスを容易にする。
のエッチャントガス系を用いて、窒化珪素誘電層のエッ
チング方法が遂行される。塩素ガスが、窒化珪素の頂部
に堆積したフォトレジスト層のエッジ部分をエッチング
して取り去り、窒化珪素の大きな部分を露出させ、六弗
化イオウが窒化珪素をアタックして、傾斜をもつ側壁を
形成する。傾斜をもつ側壁のテーパーは、混合ガスの比
を変えることにより、約２０゜〜約８５゜の間で制御す
ることが可能である。テーパーの好ましい範囲は、約３
５゜〜約７０゜である。随意、混合ガスの第３の成分と
して、酸素を用いてエッチングプロセスを更に促進して
もよい。酸素は、フォトレジスト層と窒化珪素層の両方
に対してエッチングプロセスを促進すると考えられる。
側壁に傾斜をつけることにより、続いて行われるメタル
コンタクト層の堆積プロセスを容易にする。
【００１７】本発明のエッチング方法は、半導体製造プ
ロセスを行う間にプロファイルの制御を行うことを可能
にし、ステップカバレージの問題を実質的に取り除く。
メタル堆積工程の後のボイドの形成を防止することがで
き、デバイスの性能全体が向上する。
ロセスを行う間にプロファイルの制御を行うことを可能
にし、ステップカバレージの問題を実質的に取り除く。
メタル堆積工程の後のボイドの形成を防止することがで
き、デバイスの性能全体が向上する。
【００１８】本発明は、更に、誘電層を自身の上に有し
この誘電層をエッチングした傾斜側壁を有する基板から
製造された半導体デバイスに関するものである。このデ
バイスは、開口内に形成されたメタルコンタクトが、従
来技術でよくみられるようなステップカバレージの問題
を有していないため、向上した品質及び性能を有してい
る。
この誘電層をエッチングした傾斜側壁を有する基板から
製造された半導体デバイスに関するものである。このデ
バイスは、開口内に形成されたメタルコンタクトが、従
来技術でよくみられるようなステップカバレージの問題
を有していないため、向上した品質及び性能を有してい
る。
【００１９】
【発明の実施の形態】本発明に従った、半導体デバイス
の誘電層に開口をエッチングで形成する方法は、独自の
六弗化イオウ／塩素ガス混合物を用いることにより、半
導体デバイスの製造プロセスにおいてステップカバレー
ジの向上とプロファイル制御の向上を実現しようとする
ものである。
の誘電層に開口をエッチングで形成する方法は、独自の
六弗化イオウ／塩素ガス混合物を用いることにより、半
導体デバイスの製造プロセスにおいてステップカバレー
ジの向上とプロファイル制御の向上を実現しようとする
ものである。
【００２０】逆型（インバーテッド）の３層ＴＦＴ構造
体においては、窒化珪素や珪素酸化物などの薄膜の誘電
材料が、ゲート誘電層やチャンネルパッシベーション層
にしばしば用いられる。窒化珪素や珪素酸化物の堆積に
は、プラズマ励起化学気相堆積法が用いられる。本発明
で示される例では、窒化珪素膜のエッチングを例示す
る。しかし、本発明の誘電層に傾斜を有する開口をエッ
チングで形成する新規な方法は、珪素酸化物やその他の
適切な誘電材料にも等しく適用できる。
体においては、窒化珪素や珪素酸化物などの薄膜の誘電
材料が、ゲート誘電層やチャンネルパッシベーション層
にしばしば用いられる。窒化珪素や珪素酸化物の堆積に
は、プラズマ励起化学気相堆積法が用いられる。本発明
で示される例では、窒化珪素膜のエッチングを例示す
る。しかし、本発明の誘電層に傾斜を有する開口をエッ
チングで形成する新規な方法は、珪素酸化物やその他の
適切な誘電材料にも等しく適用できる。
【００２１】先ず、ＳＦ6／Ｃｌ2／Ｏ2 ガスによるエッ
チングを行う場合の、窒化珪素のエッチレイトにおける
チャンバ圧力の影響を例示するグラフである図２（ａ）
を参照する。実験サンプルの作製は、以下のようであっ
た。先ず、コーニング７０５９(Corning 7059)などのガ
ラス材料製の基板を用意する。このコーニング７０５９
は、ＳｉＯ2を４９％、Ａｌ2Ｏ3を１０％、Ｂ2Ｏ3を１
５％、ＢａＯを２５％、Ａｓ2Ｏ5を１％、含有してい
る。ＳＦ6／Ｃｌ2／Ｏ2 エッチャント混合ガスでは、同
じ混合ガスによる２０ミリトールでのガラス上へのエッ
チレイトは、約１００ｎｍ／分である。これは、窒化珪
素上へのエッチレイト、即ち２０ミリトールで約１５０
ｎｍ／分に比べてさほど低くない。従って、ガラス基板
は、窒化物層に対する有効なエッチストップとはならな
い。しかし、窒化物のエッチングは、発光終点技術によ
り有効に制御することができる。ここで、発光終点技術
では、エッチング面でのイオンの放出をモニタし、窒化
物層が完全にエッチングにより取り去られたとき、エッ
チングをストップさせることができる。
チングを行う場合の、窒化珪素のエッチレイトにおける
チャンバ圧力の影響を例示するグラフである図２（ａ）
を参照する。実験サンプルの作製は、以下のようであっ
た。先ず、コーニング７０５９(Corning 7059)などのガ
ラス材料製の基板を用意する。このコーニング７０５９
は、ＳｉＯ2を４９％、Ａｌ2Ｏ3を１０％、Ｂ2Ｏ3を１
５％、ＢａＯを２５％、Ａｓ2Ｏ5を１％、含有してい
る。ＳＦ6／Ｃｌ2／Ｏ2 エッチャント混合ガスでは、同
じ混合ガスによる２０ミリトールでのガラス上へのエッ
チレイトは、約１００ｎｍ／分である。これは、窒化珪
素上へのエッチレイト、即ち２０ミリトールで約１５０
ｎｍ／分に比べてさほど低くない。従って、ガラス基板
は、窒化物層に対する有効なエッチストップとはならな
い。しかし、窒化物のエッチングは、発光終点技術によ
り有効に制御することができる。ここで、発光終点技術
では、エッチング面でのイオンの放出をモニタし、窒化
物層が完全にエッチングにより取り去られたとき、エッ
チングをストップさせることができる。
【００２２】図２（ｂ）に示されるように、先ず、厚さ
約２００ｎｍの窒化珪素層３４がガラス基板３２上に堆
積する。この適切な厚さの範囲は、約１００ｎｍ〜約３
００ｎｍである。次いで、窒化珪素層３４上に厚さ約１
２００ｎｍのフォトレジスト３６を堆積し、これをパタ
ーニングする。ホール又はトレンチのいずれかの開口４
０が、エッチングにより窒化珪素層３４に形成される。
約２００ｎｍの窒化珪素層３４がガラス基板３２上に堆
積する。この適切な厚さの範囲は、約１００ｎｍ〜約３
００ｎｍである。次いで、窒化珪素層３４上に厚さ約１
２００ｎｍのフォトレジスト３６を堆積し、これをパタ
ーニングする。ホール又はトレンチのいずれかの開口４
０が、エッチングにより窒化珪素層３４に形成される。
【００２３】特別のエッチャントガス系を利用し所定の
ＲＦ周波数で反応性イオンエッチングを行うことによ
り、窒化物層のエッチングを行った。図２（ｂ）に示さ
れる例では、ＳＦ6 が２００ｓｃｃｍ、Ｃｌ2 が２００
ｓｃｃｍ、Ｏ2 が１００ｓｃｃｍの流量で、反応チャン
バ内にエッチャントガスを流入させる。最小チャンバ圧
力はエッチャントガス５ミリトールであるべき一方、チ
ャンバ圧力は１００トールまで可能である。
ＲＦ周波数で反応性イオンエッチングを行うことによ
り、窒化物層のエッチングを行った。図２（ｂ）に示さ
れる例では、ＳＦ6 が２００ｓｃｃｍ、Ｃｌ2 が２００
ｓｃｃｍ、Ｏ2 が１００ｓｃｃｍの流量で、反応チャン
バ内にエッチャントガスを流入させる。最小チャンバ圧
力はエッチャントガス５ミリトールであるべき一方、チ
ャンバ圧力は１００トールまで可能である。
【００２４】図２（ｂ）に示されているように、チャン
バ圧力２０ミリトールでは、テーパー角θ1 が約４５゜
である傾斜側壁４２を有する開口４０が得られる。側壁
のテーパー角は、ガラス基板３２の上面から測定され
た。ＴＦＴ製造プロセスでは、基板の表面積が大きいた
め、許容できるエッチレイトを達成するためには、エッ
チャントガスは最低の流量を維持する必要がある。例え
ば、３６ｃｍ ｘ ４６．５ｃｍの典型的なＴＦＴ基板に
対して、ＳＦ6 が２００ｓｃｃｍ、Ｃｌ2 が２００ｓｃ
ｃｍ、Ｏ2 が１００ｓｃｃｍの流量が必要である。アル
ゴン又はヘリウムの単独又はこれらの混合物としてのキ
ャリアガスを、随意、エッチャントガス系に添加しても
よい。
バ圧力２０ミリトールでは、テーパー角θ1 が約４５゜
である傾斜側壁４２を有する開口４０が得られる。側壁
のテーパー角は、ガラス基板３２の上面から測定され
た。ＴＦＴ製造プロセスでは、基板の表面積が大きいた
め、許容できるエッチレイトを達成するためには、エッ
チャントガスは最低の流量を維持する必要がある。例え
ば、３６ｃｍ ｘ ４６．５ｃｍの典型的なＴＦＴ基板に
対して、ＳＦ6 が２００ｓｃｃｍ、Ｃｌ2 が２００ｓｃ
ｃｍ、Ｏ2 が１００ｓｃｃｍの流量が必要である。アル
ゴン又はヘリウムの単独又はこれらの混合物としてのキ
ャリアガスを、随意、エッチャントガス系に添加しても
よい。
【００２５】上掲の例では、エッチャントガス中のＣｌ
2とＳＦ6の流量比は１である。Ｃｌ2／ＳＦ6の流量比
は、約０．５〜約１．５の間のいかなる値をとってもよ
い。Ｃｌ2とＳＦ6のエッチレイトを増加させる付加的な
利点を与える酸素を随意存在させてもよい。プラズマソ
ースに用いられる電力密度は、約１Ｗ／ｃｍ2 である
が、約０．４Ｗ／ｃｍ2 〜約２Ｗ／ｃｍ2 の間の電力密
度の範囲を用いてもよい。酸素の存在は、形成される側
壁のプロファイルに寄与しないと考えられている。
2とＳＦ6の流量比は１である。Ｃｌ2／ＳＦ6の流量比
は、約０．５〜約１．５の間のいかなる値をとってもよ
い。Ｃｌ2とＳＦ6のエッチレイトを増加させる付加的な
利点を与える酸素を随意存在させてもよい。プラズマソ
ースに用いられる電力密度は、約１Ｗ／ｃｍ2 である
が、約０．４Ｗ／ｃｍ2 〜約２Ｗ／ｃｍ2 の間の電力密
度の範囲を用いてもよい。酸素の存在は、形成される側
壁のプロファイルに寄与しないと考えられている。
【００２６】このエッチャントガス系において、ＳＦ6
は窒化物の除去を担当し、Ｃｌ2 はフォトレジストの除
去を担当していると考えられる。酸素は、フォトレジス
トと窒化物の除去の両方を促進する。
は窒化物の除去を担当し、Ｃｌ2 はフォトレジストの除
去を担当していると考えられる。酸素は、フォトレジス
トと窒化物の除去の両方を促進する。
【００２７】図２（ａ）〜（ｃ）の例でガラス基板上へ
窒化物を堆積したのは、例示の目的であったことに注意
すべきである。ＴＦＴの製造プロセスでは、窒化珪素又
はその他の誘電材料を、その他の半導体材料や導電材料
の層の上に堆積してもよい。例えば、ＴＦＴの製造にお
いて、窒化珪素は通常、ゲート誘電層やチャンネルパッ
シベーション層として用いられる。
窒化物を堆積したのは、例示の目的であったことに注意
すべきである。ＴＦＴの製造プロセスでは、窒化珪素又
はその他の誘電材料を、その他の半導体材料や導電材料
の層の上に堆積してもよい。例えば、ＴＦＴの製造にお
いて、窒化珪素は通常、ゲート誘電層やチャンネルパッ
シベーション層として用いられる。
【００２８】更に高い圧力、即ち５０ミリトールでエッ
チングを行った窒化珪素層の拡大断面図を、図２（ｃ）
に示す。プロセス中に望ましい傾斜側壁５２が形成され
たことが理解される。ここで達せられた傾斜は、チャン
バ圧力２０ミリトールで達せられた角度よりも大きく、
即ち、テーパー角θ2 は約６０゜である。Ｃｌ2／ＳＦ6
の流量比を調節することにより、窒化物層の傾斜側壁の
テーパー角を適切に調節することができることが見出さ
れた。製造プロセスにおいてステップカバレージを最大
にしプロファイル制御を向上させるためには、側壁のテ
ーパー角は、約２０゜〜８５゜が望ましい。テーパー角
の更に好ましい範囲は、約３５゜〜７０゜である。側壁
のテーパー角のは上述の範囲で最大の効果が得られる
が、このテーパー角はどの値でも、開口内のボイドの形
成の低減に寄与することに注意すべきである。
チングを行った窒化珪素層の拡大断面図を、図２（ｃ）
に示す。プロセス中に望ましい傾斜側壁５２が形成され
たことが理解される。ここで達せられた傾斜は、チャン
バ圧力２０ミリトールで達せられた角度よりも大きく、
即ち、テーパー角θ2 は約６０゜である。Ｃｌ2／ＳＦ6
の流量比を調節することにより、窒化物層の傾斜側壁の
テーパー角を適切に調節することができることが見出さ
れた。製造プロセスにおいてステップカバレージを最大
にしプロファイル制御を向上させるためには、側壁のテ
ーパー角は、約２０゜〜８５゜が望ましい。テーパー角
の更に好ましい範囲は、約３５゜〜７０゜である。側壁
のテーパー角のは上述の範囲で最大の効果が得られる
が、このテーパー角はどの値でも、開口内のボイドの形
成の低減に寄与することに注意すべきである。
【００２９】窒化珪素のエッチングによりホール又はト
レンチのための開口を形成した後、開口内に導電材料を
堆積する。ＴＦＴの製造に通常用いられる導電材料は、
インジウム−錫−酸化物（ＩＴＯ：indium-tin-oxide）
である。しかし、アルミニウムい、タンタル、モリブデ
ン、その他の適当なメタルなどのその他の導電材料をコ
ンタクト形成に用いることもできる。
レンチのための開口を形成した後、開口内に導電材料を
堆積する。ＴＦＴの製造に通常用いられる導電材料は、
インジウム−錫−酸化物（ＩＴＯ：indium-tin-oxide）
である。しかし、アルミニウムい、タンタル、モリブデ
ン、その他の適当なメタルなどのその他の導電材料をコ
ンタクト形成に用いることもできる。
【００３０】例示により本発明を説明してきたが、ここ
で用いている語は説明のためのものであることを意図し
ており、限定のためではない。
で用いている語は説明のためのものであることを意図し
ており、限定のためではない。
【００３１】更に、好ましい具体例に関して本発明を説
明してきたが、いわゆる当業者にはここにある教示の内
容を直ちに適用して本発明の他の変形例とすることが可
能であろう。
明してきたが、いわゆる当業者にはここにある教示の内
容を直ちに適用して本発明の他の変形例とすることが可
能であろう。
【００３２】
【発明の効果】以上詳細に説明してきたように、本発明
によれば、半導体デバイスの誘電層に開口をエッチング
で形成する方法であって、この誘電層の開口に傾斜のつ
いた側壁を形成することが可能な方法が提供される。
によれば、半導体デバイスの誘電層に開口をエッチング
で形成する方法であって、この誘電層の開口に傾斜のつ
いた側壁を形成することが可能な方法が提供される。
【００３３】この方法により、半導体製造プロセスを行
う間にプロファイルの制御を行うことが可能になり、ス
テップカバレージの問題が実質的に取り除かれる。そし
て、その後のメタル堆積工程にけるボイドの形成を防止
することができ、デバイスの性能全体が向上する。
う間にプロファイルの制御を行うことが可能になり、ス
テップカバレージの問題が実質的に取り除かれる。そし
て、その後のメタル堆積工程にけるボイドの形成を防止
することができ、デバイスの性能全体が向上する。
【図１】（ａ）は、窒化珪素エッチングプロセスのエッ
チレイトにおけるＳＦ6／Ｏ2ガスの圧力の影響を表すグ
ラフであり、（ｂ）は、ＳＦ6／Ｏ2により２０ミリトー
ルのチャンバ圧力でエッチングした半導体基板の拡大断
面図であり、（ｃ）は、ＳＦ6／Ｏ2により５０ミリトー
ルのチャンバ圧力でエッチングした半導体基板の拡大断
面図である。
チレイトにおけるＳＦ6／Ｏ2ガスの圧力の影響を表すグ
ラフであり、（ｂ）は、ＳＦ6／Ｏ2により２０ミリトー
ルのチャンバ圧力でエッチングした半導体基板の拡大断
面図であり、（ｃ）は、ＳＦ6／Ｏ2により５０ミリトー
ルのチャンバ圧力でエッチングした半導体基板の拡大断
面図である。
【図２】（ａ）は、窒化珪素のエッチレイトにおけるＳ
Ｆ6／Ｃｌ2／Ｏ2 ガス圧力の影響を表すグラフであり、
（ｂ）は、ＳＦ6／Ｃｌ2／Ｏ2 によりチャンバ圧力２０
ミリトールでエッチングした半導体基板の拡大断面図で
あり、（ｃ）は、ＳＦ6／Ｃｌ2／Ｏ2 によりチャンバ圧
力５０ミリトールでエッチングした半導体基板の拡大断
面図である。
Ｆ6／Ｃｌ2／Ｏ2 ガス圧力の影響を表すグラフであり、
（ｂ）は、ＳＦ6／Ｃｌ2／Ｏ2 によりチャンバ圧力２０
ミリトールでエッチングした半導体基板の拡大断面図で
あり、（ｃ）は、ＳＦ6／Ｃｌ2／Ｏ2 によりチャンバ圧
力５０ミリトールでエッチングした半導体基板の拡大断
面図である。
１０…半導体デバイス、２２…垂直側壁、２４…アンダ
ーカット部分、３４…窒化珪素層、３６…フォトレジス
ト、４０…開口、４２…傾斜側壁、５２…傾斜側壁。
ーカット部分、３４…窒化珪素層、３６…フォトレジス
ト、４０…開口、４２…傾斜側壁、５２…傾斜側壁。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カム エス． ロウ アメリカ合衆国， カリフォルニア州, ユニオン シティ， リヴィエラ ド ライヴ 461 (72)発明者 ハルヒロ エイチ． ゴトウ アメリカ合衆国， カリフォルニア州, サラトガ， オーク クリーク レー ン 20568 (56)参考文献 特開 平５−226654（ＪＰ，Ａ) 特開 平６−95135（ＪＰ，Ａ) 特開 平６−196451（ＪＰ，Ａ) 特開 平６−5566（ＪＰ，Ａ) 特開 平５−326461（ＪＰ，Ａ) 特開 平６−318577（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 29/786
Claims (15)
- 【請求項１】 半導体デバイスの処理の方法であって、 パターニングされ少なくとも１つの開口を有するフォト
レジストの層と、前記フォトレジスト層の下に窒化物の
層とを有する基板を与えるステップと、 前記窒化物のうち、前記フォトレジスト層の前記少なく
とも１つの開口の下にある部分を、ＳＦ6とＣｌ2とを有
するエッチャント混合ガスにより除去して、前記窒化物
に、実質的に傾斜する側壁を有する開口を少なくとも１
つ形成するステップとを有する方法。 - 【請求項２】 該エッチャント混合ガスが、該フォトレ
ジストの該開口に隣接する部分のエッチングを、該窒化
物のエッチングと同時に行う請求項１に記載の方法。 - 【請求項３】 該エッチャント混合ガスが、該窒化物の
該側壁に実質的な傾斜を形成するに十分高い速度で、該
フォトレジストの前記部分をエッチングする請求項２に
記載の方法。 - 【請求項４】 該窒化物が、窒化珪素である請求項１、
２又は３のいずれかに記載の方法。 - 【請求項５】 前記エッチャント混合ガスが、約５ミリ
トール〜約１００ミリトールの間の圧力でチャンバ内に
供給される請求項１に記載の方法。 - 【請求項６】 前記エッチャント混合ガスが、ＳＦ６:
Ｃｌ２の流量比が約０．５〜約１．５でチャンバ内に流
入する請求項１に記載の方法。 - 【請求項７】 前記エッチャント混合ガスが、Ｏ２を更
に有する請求項１に記載の方法。 - 【請求項８】 前記実質的に傾斜する側壁が、前記フォ
トレジスト層と前記窒化物層の両方に形成される請求項
１に記載の方法。 - 【請求項９】 前記開口内に形成された前記傾斜する側
壁が、前記基板の前記上面から測定して約２０゜〜約８
５゜のテーパー角を有する請求項１に記載の方法。 - 【請求項１０】 前記開口内に形成された前記傾斜する
側壁が、前記基板の前記上面から測定して約３５゜〜約
７０゜のテーパー角を有する請求項１に記載の方法。 - 【請求項１１】 前記窒化物層に形成された前記少なく
とも１つの開口に導電材料を堆積するステップを更に有
する請求項１に記載の方法。 - 【請求項１２】 前記導電材料が、インジウム−錫−酸
化物（ＩＴＯ）と、アルミニウムと、タンタルと、モリ
ブデンとから成る群より選択される請求項１１に記載の
方法。 - 【請求項１３】 前記半導体デバイスが薄膜トランジス
タ（ＴＦＴ）である請求項１に記載の方法。 - 【請求項１４】 前記基板がガラス基板である請求項１
に記載の方法。 - 【請求項１５】 前記エッチャント混合ガスが、ＳＦ6
とＣｌ2以外の他の反応性ガスの実質的な量を含まない
請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/541,066 US5728608A (en) | 1995-10-11 | 1995-10-11 | Tapered dielectric etch in semiconductor devices |
| US08/541066 | 1995-10-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09183603A JPH09183603A (ja) | 1997-07-15 |
| JP3064241B2 true JP3064241B2 (ja) | 2000-07-12 |
Family
ID=24158053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268551A Expired - Fee Related JP3064241B2 (ja) | 1995-10-11 | 1996-10-09 | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5728608A (ja) |
| JP (1) | JP3064241B2 (ja) |
| KR (1) | KR970023770A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| US5728608A (en) * | 1995-10-11 | 1998-03-17 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
| TW477907B (en) | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| US6074951A (en) * | 1997-05-29 | 2000-06-13 | International Business Machines Corporation | Vapor phase etching of oxide masked by resist or masking material |
| US6010957A (en) * | 1997-06-25 | 2000-01-04 | Advanced Micro Devices | Semiconductor device having tapered conductive lines and fabrication thereof |
| US6114766A (en) * | 1997-12-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Integrated circuit with metal features presenting a larger landing area for vias |
| JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| KR100350811B1 (ko) * | 2000-08-19 | 2002-09-05 | 삼성전자 주식회사 | 반도체 장치의 금속 비아 콘택 및 그 형성방법 |
| TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
| JP3989761B2 (ja) * | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7411215B2 (en) * | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US6802432B1 (en) * | 2003-06-17 | 2004-10-12 | First Enamel Industrial Corp. | Enamel cooking ware |
| KR100611152B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 평판표시장치 |
| US7780865B2 (en) * | 2006-03-31 | 2010-08-24 | Applied Materials, Inc. | Method to improve the step coverage and pattern loading for dielectric films |
| US20090079057A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Integrated circuit device |
| KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| US8703619B2 (en) * | 2012-01-19 | 2014-04-22 | Headway Technologies, Inc. | Taper-etching method and method of manufacturing near-field light generator |
| TWI475698B (zh) * | 2012-09-05 | 2015-03-01 | Giantplus Technology Co Ltd | 改善透明導電層斷線之方法 |
| JP6138501B2 (ja) * | 2013-01-31 | 2017-05-31 | 株式会社ジャパンディスプレイ | 液晶表示装置の製造方法および液晶表示装置 |
| CN112466750A (zh) * | 2020-11-18 | 2021-03-09 | 安徽熙泰智能科技有限公司 | 一种刻蚀方法、微oled及其制备方法 |
| CN115185129B (zh) * | 2022-06-07 | 2024-02-09 | 深圳技术大学 | 介质膜过孔的刻蚀方法、液晶显示面板及液晶显示器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4054895A (en) * | 1976-12-27 | 1977-10-18 | Rca Corporation | Silicon-on-sapphire mesa transistor having doped edges |
| US4447290A (en) * | 1982-06-10 | 1984-05-08 | Intel Corporation | CMOS Process with unique plasma etching step |
| JPH0810687B2 (ja) * | 1985-04-26 | 1996-01-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US4807016A (en) * | 1985-07-15 | 1989-02-21 | Texas Instruments Incorporated | Dry etch of phosphosilicate glass with selectivity to undoped oxide |
| DE3714144C2 (de) * | 1986-05-31 | 1994-08-25 | Toshiba Kawasaki Kk | Verfahren zum chemischen Trockenätzen |
| JPS62293619A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| FR2601500B1 (fr) * | 1986-07-11 | 1988-10-21 | Bull Sa | Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant |
| US4960719A (en) * | 1988-02-04 | 1990-10-02 | Seikosha Co., Ltd. | Method for producing amorphous silicon thin film transistor array substrate |
| US5094900A (en) * | 1990-04-13 | 1992-03-10 | Micron Technology, Inc. | Self-aligned sloped contact |
| JPH04261017A (ja) * | 1991-02-14 | 1992-09-17 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板の製造方法 |
| JPH05226654A (ja) * | 1992-02-17 | 1993-09-03 | Toshiba Corp | Ｔｆｔアレイのエッチング加工方法 |
| JPH06196451A (ja) * | 1992-12-24 | 1994-07-15 | Hitachi Ltd | 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法 |
| US5629237A (en) * | 1994-10-24 | 1997-05-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Taper etching without re-entrance profile |
| JPH08248528A (ja) * | 1995-03-06 | 1996-09-27 | Fuji Xerox Co Ltd | 画像読み取り装置 |
| US5728608A (en) * | 1995-10-11 | 1998-03-17 | Applied Komatsu Technology, Inc. | Tapered dielectric etch in semiconductor devices |
-
1995
- 1995-10-11 US US08/541,066 patent/US5728608A/en not_active Expired - Lifetime
-
1996
- 1996-10-09 JP JP8268551A patent/JP3064241B2/ja not_active Expired - Fee Related
- 1996-10-10 KR KR1019960044979A patent/KR970023770A/ko not_active Application Discontinuation
-
1997
- 1997-10-21 US US08/955,446 patent/US5895937A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5895937A (en) | 1999-04-20 |
| KR970023770A (ko) | 1997-05-30 |
| JPH09183603A (ja) | 1997-07-15 |
| US5728608A (en) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3064241B2 (ja) | 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成 | |
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| CN1884618B (zh) | 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法 | |
| CN100481512C (zh) | 半导体器件及其制造方法 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US6693000B2 (en) | Semiconductor device and a method for forming patterns | |
| KR100512904B1 (ko) | 반도체소자의 제조방법 | |
| US6277736B1 (en) | Method for forming gate | |
| JPH06267912A (ja) | 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法 | |
| JPH06291314A (ja) | 薄膜トランジスタの製造方法 | |
| US20010005630A1 (en) | Method of filling gap by use of high density plasma oxide film and deposition apparatus therefor | |
| JP3382130B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN115036271B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法、显示装置 | |
| KR20040090565A (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100476049B1 (ko) | 액정표시소자의 스토리지 커패시터 제조방법 | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100194786B1 (ko) | 반도체 소자 제조방법 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0621465A (ja) | 半導体装置とその作製方法 | |
| KR100603843B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| JPH07281209A (ja) | 酸化インジウム錫薄膜およびその形成方法と表示装置と薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |