KR970023770A - 반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법 - Google Patents

반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법 Download PDF

Info

Publication number
KR970023770A
KR970023770A KR1019960044979A KR19960044979A KR970023770A KR 970023770 A KR970023770 A KR 970023770A KR 1019960044979 A KR1019960044979 A KR 1019960044979A KR 19960044979 A KR19960044979 A KR 19960044979A KR 970023770 A KR970023770 A KR 970023770A
Authority
KR
South Korea
Prior art keywords
substrate
opening
thin film
film transistor
top surface
Prior art date
Application number
KR1019960044979A
Other languages
English (en)
Inventor
지아 수 유
쿠이 웡 유엔
에스. 로우 캄
에이치. 고토 하루히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24158053&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970023770(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed filed Critical
Publication of KR970023770A publication Critical patent/KR970023770A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 TFT 제조공정의 스텝 커버리지 및 프로파일 제어를 개선시키기 위해 약 20° 및 약 85° 사이의 바람직한 테이퍼를 가진 개구내에 경사진 측벽이 형성될 수 있도록, 육플루오르화 황/염소의 신규 에천트 가스계를 이용하여 반도체장치의 유전체층에 개구를 에칭하는 방법을 제공한다.

Description

반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도2A는 SF6/Cl2/O2가스압력에서 질화실리콘에 따른 에칭속도를 나타내는 그래프,
도2B는 20m-torr의 챔버압력에서 SF6/Cl2/O2에 의해 에칭된 반도체기판의 확대 단면도,
도2C는 50m-torr의 챔버압력에서 SF6/Cl2/O2에 의해 에칭된 반도체 기판의 확대 단면도.

Claims (24)

  1. 절연재료로 이루어지고 상부면을 가진 기판을 제공하는 단계와; 상기 기판의 상부면위에 유전체층을 증착하는 단계와; 상기 유전체층위에 포토레지스트층을 증착하고 패턴을 형성하는 단계와; 상기 기판의 상부면까지 뻗으며 상기 유전체층의 상부면 및 상기 기판의 상부면 사이에 경사진 측벽을 가진 적어도 하나의 개구를 형성하는 상기 유전체층의 적어도 일부분을 SF6및 Cl2를 포함하는 에천트 가스계에 의해 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  2. 제1항에 있어서, 상기 에천트 가스계는 약 5m-torr 및 100m-torr사이의 압력에서 챔버내로 공급되는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  3. 제1항에 있어서, 상기 에천트 가스계는 약 0.5 및 약 1.5사이의 Cl2:CF6의 유동속도비에서 챔버내로 유입되는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  4. 제1항에 있어서, 상기 에천트가스계는 O2를 더 포함하는 것을 특징으로하는 반도체장치를 처리하는 방법.
  5. 제1항에 있어서, 상기 경사진 측벽은 상기 포토레지스트층 및 상기 유전체층 둘다에 형성되는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  6. 제1항에 있어서, 상기 유전체 재료는 질화실리콘 또는 산화실리콘인 것을 특징으로 하는 반도체장치를 처리하는 방법.
  7. 제1항에 있어서, 상기 개구내에 형성된 상기 경사진 측벽은 상기 기판의 상부면으로부터 측정된 약 20° 및 약 85° 사이의 테이퍼를 가지는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  8. 제1항에 있어서, 상기 개구내에 형성된 상기 경사진 측벽은 상기 기판의 상부면으로부터 측정된 약 35° 및 약 70° 사이의 테이퍼를 가지는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  9. 제1항에 있어서, 상기 유전체층내에 형성된 상기 적어도 하나의 개구에 도전재료를 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  10. 제9항에 있어서, 상기 도전재료는 인듐-주석-산화물, 알루미늄, 탄탈 및 올리브덴으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 반도체장치를 처리하는 방법.
  11. 제1항에 있어서, 상기 반도체장치는 박막 트랜지스터인 것을 특징으로 하는 반도체장치를 처리하는 방법.
  12. 제1항에 있어서, 상기 절연재료로 이루어진 기판은 유리기판인 것을 특징으로 하는 반도체장치를 처리하는 방법.
  13. 제1항의 방법 따라 제조되는 박막 트랜지스터 기판.
  14. 절연재료로 이루어진 기판과; 유전체층의 상부면 및 상기 기판의 상부면을 접속하는 경사진 측벽을 가진 적어도 하나의 개구를 가진 유전체층과; 상기 적어도 하나의 개구를 적어도 부분적으로 채우는 도전재료로 이루어진 층을 포함하는 특징으로 하는 박막 트랜지스터 기판.
  15. 제14항에 있어서, 상기 절연재료는 SiO2및 BaO로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
  16. 제14항에 있어서, 상기 절연재료는 유리인 것을 특징으로 하는 박막 트랜지스터 기판.
  17. 제14항에 있어서, 상기 유전체 재료는 질화실리콘 또는 산화실리콘인 것을 특징으로 하는 박막 트랜지스터 기판.
  18. 제14항에 있어서, 상기 도전재료는 인듐-주석-산화물, 알루미늄, 탄탈 및 몰디브덴으로 이루어진 그룹으로 부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판.
  19. 제14항에 있어서, 상기 적어도 하나의 개구는 상기 기판의 상부면으로부터 측정된 약 20° 및 약 85° 사이의 테이퍼로 경사진 측벽을 가지는 것을 특징으로 하는 박막 트랜지스터 기판.
  20. 제14항에 있어서, 상기 적어도 하나의 개구는 상기 기판의 상부면으로부터 측정된 약 35° 및 약 70° 사이의 테이퍼로 바람직하게 경사진 측벽을 가지는 것을 특징으로 하는 박막 트랜지스터 기판.
  21. 절연재료로 이루어진 기판과; SF6및 Cl2를 포함하는 에천트 가스계에 의해 에칭되고 유전체층의 상부면 및 상기 기판의 상부면을 접속하는 경 사진 측벽을 가진 적어도 하나의 개구를 가지는 유전체층과; 상기 적어도 하나의 개구를 채우는 도전재료로 이루어진 층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  22. 제21항에 있어서, 상기 에천트 가스계는 5m-torr 이상의 압력에서 반응챔버를 채우는 것을 특징으로 하는 박막 트랜지스터 기판.
  23. 제21항에 있어서, 상기 에천트 가스계는 약 5m-torr 및 약 100m-torr사이의 압력에서 반응챔버를 채우는 것을 특징으로 하는 박막 트랜지스터 기판.
  24. 제21항에 있어서, 상기 적어도 하나의 개구의 상기 경사진 측벽은 상기 기판의 상부면으로부터 측정된 적어도 20°의 테이퍼를 가지는 것을 특징으로 하는 박막 트랜지스터 기판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960044979A 1995-10-11 1996-10-10 반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법 KR970023770A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/541,066 US5728608A (en) 1995-10-11 1995-10-11 Tapered dielectric etch in semiconductor devices
US08/541,066 1995-10-11

Publications (1)

Publication Number Publication Date
KR970023770A true KR970023770A (ko) 1997-05-30

Family

ID=24158053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044979A KR970023770A (ko) 1995-10-11 1996-10-10 반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법

Country Status (3)

Country Link
US (2) US5728608A (ko)
JP (1) JP3064241B2 (ko)
KR (1) KR970023770A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
US6074951A (en) * 1997-05-29 2000-06-13 International Business Machines Corporation Vapor phase etching of oxide masked by resist or masking material
US6010957A (en) * 1997-06-25 2000-01-04 Advanced Micro Devices Semiconductor device having tapered conductive lines and fabrication thereof
US6114766A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Integrated circuit with metal features presenting a larger landing area for vias
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
KR100881472B1 (ko) 1999-02-04 2009-02-05 어플라이드 머티어리얼스, 인코포레이티드 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법
KR100350811B1 (ko) * 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) * 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6802432B1 (en) * 2003-06-17 2004-10-12 First Enamel Industrial Corp. Enamel cooking ware
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
KR101682078B1 (ko) * 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US8703619B2 (en) * 2012-01-19 2014-04-22 Headway Technologies, Inc. Taper-etching method and method of manufacturing near-field light generator
TWI475698B (zh) * 2012-09-05 2015-03-01 Giantplus Technology Co Ltd 改善透明導電層斷線之方法
JP6138501B2 (ja) * 2013-01-31 2017-05-31 株式会社ジャパンディスプレイ 液晶表示装置の製造方法および液晶表示装置
CN112466750A (zh) * 2020-11-18 2021-03-09 安徽熙泰智能科技有限公司 一种刻蚀方法、微oled及其制备方法
CN115185129B (zh) * 2022-06-07 2024-02-09 深圳技术大学 介质膜过孔的刻蚀方法、液晶显示面板及液晶显示器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054895A (en) * 1976-12-27 1977-10-18 Rca Corporation Silicon-on-sapphire mesa transistor having doped edges
US4447290A (en) * 1982-06-10 1984-05-08 Intel Corporation CMOS Process with unique plasma etching step
JPH0810687B2 (ja) * 1985-04-26 1996-01-31 松下電子工業株式会社 半導体装置の製造方法
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
DE3714144C2 (de) * 1986-05-31 1994-08-25 Toshiba Kawasaki Kk Verfahren zum chemischen Trockenätzen
JPS62293619A (ja) * 1986-06-12 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2601500B1 (fr) * 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
US5094900A (en) * 1990-04-13 1992-03-10 Micron Technology, Inc. Self-aligned sloped contact
JPH04261017A (ja) * 1991-02-14 1992-09-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法
JPH05226654A (ja) * 1992-02-17 1993-09-03 Toshiba Corp Ｔｆｔアレイのエッチング加工方法
JPH06196451A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 非晶質シリコンのドライエッチング方法およびそれを用いた薄膜トランジスタの製造方法
US5629237A (en) * 1994-10-24 1997-05-13 Taiwan Semiconductor Manufacturing Company Ltd. Taper etching without re-entrance profile
JPH08248528A (ja) * 1995-03-06 1996-09-27 Fuji Xerox Co Ltd 画像読み取り装置
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices

Also Published As

Publication number Publication date
US5728608A (en) 1998-03-17
US5895937A (en) 1999-04-20
JPH09183603A (ja) 1997-07-15
JP3064241B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
KR970023770A (ko) 반도체장치의 유전체층을 테이퍼식으로 에칭하는 방법
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
US6472717B1 (en) Method for fabricating reduced contacts using retardation layers
KR100705850B1 (ko) 자기정렬접촉부에칭을위한산화물대질화물에칭률에대한선택도를위해탄소를질화물층내부에증착시키는방법
KR910003783A (ko) 반도체장치 및 그 제조방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR20000027923A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100248142B1 (ko) 반도체소자 제조방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR950027956A (ko) 반도체 소자의 콘택홀 형성방법
JPH08203999A (ja) 半導体装置の製造方法
KR970003515A (ko) 반도체 소자의 비아 콘택 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
KR870011687A (ko) 반도체 집적회로의 제조공정에서 절연층 내부로 에칭된 콘택호올을 텅스텐으로 메꾸는 방법
KR0153493B1 (ko) 반도체소자의 절연방법
KR100450240B1 (ko) 콘택홀 형성 방법 및 이 콘택홀을 갖는 반도체 소자
KR19990025239A (ko) 이종 막질을 사용하는 반도체 장치의 미세 콘택홀 형성 방법
KR100281269B1 (ko) 반도체소자의 게이트전극 형성방법
KR970053021A (ko) 반도체 소자의 형성 방법
KR970060387A (ko) 반도체 장치의 제조 방법
KR970013042A (ko) 반도체장치의 제조방법
KR970003913A (ko) 비트라인 제조 방법
KR970018747A (ko) 반도체소자의 캐패시터 제조방법
KR19980029393A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid