KR100281549B1 - 폴리실리콘막 패턴 형성방법 - Google Patents

폴리실리콘막 패턴 형성방법 Download PDF

Info

Publication number
KR100281549B1
KR100281549B1 KR1019940032262A KR19940032262A KR100281549B1 KR 100281549 B1 KR100281549 B1 KR 100281549B1 KR 1019940032262 A KR1019940032262 A KR 1019940032262A KR 19940032262 A KR19940032262 A KR 19940032262A KR 100281549 B1 KR100281549 B1 KR 100281549B1
Authority
KR
South Korea
Prior art keywords
pattern
polysilicon film
forming
polysilicon
etching
Prior art date
Application number
KR1019940032262A
Other languages
English (en)
Other versions
KR960019490A (ko
Inventor
문성태
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940032262A priority Critical patent/KR100281549B1/ko
Publication of KR960019490A publication Critical patent/KR960019490A/ko
Application granted granted Critical
Publication of KR100281549B1 publication Critical patent/KR100281549B1/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 밭명은 폴리실리콘막(13) 상체 식각장벽용 마스크 물질(14)을 형성하는 단계; 상기 폴리실리콘막과 마스크 물질간의 식각선택비가 낮은 소정 가스를 사용하여 폴리실리콘막의 하부로 갈수록 패턴의 크기가 커지는 포지티브 패턴을 형성하는 단계; 연속적으로 폴리실리콘막과 마스크 물질간의 식각선택비가 높은 소정가스를 사용하여 수직한 폴리실리콘막 패턴을 형성하는 동시에 상기 폴리실리콘막 패턴 측벽에 폴리머(16)를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘막 패턴 형성 방법에 관한 것으로, 원하는 수직한 패턴을 형성할 수 있고, 폴리실리콘막 측벽에 패턴을 보호하는 폴리머를 형성하여 소자의 특성을 향상시키는 효과를 가져온다.

Description

폴리실리콘막 패턴 형성방법
제1(a)도 내지 제1(c)도는 본 발명의 일실시예에 따른 폴리실리콘막 패턴 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 게이트 산화막
13 : 폴리실리콘막 14 : 감광막 패턴
15 : 폴리머
본 발명은 반도체소자 제조공정중 폴리실리콘막 패턴 형성 방법에 관한 것이다.
폴리실리콘막은 반도체 제조공정중 게이트 전극 뿐만 아니라 여러가지 용도로 사용되고 있어 필수 불가결한 재료가 되었다.
따라서, 폴리실리콘막 패턴 형성시 수직한(vertical) 패턴 형성 기술 역시 중요시되고 있는데, 종래에는 폴리실리콘막 상에 식각 마스크 물질인 감광막 패턴을 형성하고 상기 감광막과 폴리실리콘막 간에 식각 선택비를 갖는 Cl2및 He 가스를 사용하여 건식식각하는 방법을 사용하였다.
그러나, Cl2및 He 가스는 감광막과 폴리실리콘막 간의 식각 선택비가 그리 크지 못하여 하부로 갈수록 패턴의 형상이 커지는 포지티브(positive) 패턴 형상이 되고, 과도식각(over etch)시는 하부로 갈수록 패턴의 형상이 적어지는 네가티브 패턴이 형성되는 등 수직한 패턴을 형성하기가 매우 어려워 소자의 신뢰성을 떨어뜨리는 한 요인이 되었다.
상기 문제점을 해결하기 위하여 본 발명은 폴리실리콘막 식각시 식각 공정 가스의 조합을 통하여 메인(main)식각과 과도식각을 병행함으로써 수직한 프로파일(profile)을 갖는 패턴을 형성하는 폴리실리콘막 패턴 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 폴리실리콘막 패턴 형성방법은, 기판상에 폴리실리콘막을 증착하는 단계; 상기 폴리실리콘막 상에 감광막패턴을 형성하는 단계; 상기 감광막에 대하여 상기 폴리실리콘막이 제1식각선택비를 갖는 가스를 사용한 건식식각을 실시하여 그 하부로 갈수록 패턴의 크기가 커지는 폴리실리콘막 패턴을 형성하는 단계; 및 연속적으로 상기 감광막에 대하여 상기 폴리실리콘막이 제2식각선택비를 갖는 건식식각을 실시하여 상기 폴리실리콘막 패턴의 측벽이 수직한 프로파일을 갖도록 하고 상기 폴리실리콘막 패턴 측벽에 폴리머를 형성하는 단계를 포함하여 이루어진다.
상기 본 발명에서 바람직하게, 상기 제1식각선택비를 갖는 건식식각은 Cl2및 He 가스 분위기에서 이루어지며, 상기 제2식각선택비를 갖는 건식식각은 HBr 및 He 가스 분위기에서 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
첨부된 도면 제1(a)도 내지 제1(c)도는 본 발명의 일실시예에 따른 폴리실리콘막 패턴 형성 공정을 나타내는 단면도이다. 본 실시예는 트랜지스터의 게이트용 폴리실리콘막 패턴을 형성하는 방법을 그 일예로써 설명한 것이다.
먼저, 제1(a)도는 실리콘기판(11)상에 게이트 산화막(12) 및 게이트용 폴리실리콘막(13)을 차례로 형성한 후, 원하는 패턴을 얻기 위해 사진식각(Photo-lithography)공정을 통해 식각마스크 물질인 감광막패턴(14)을 형성한 상태의 단면도이다.
이어서, 제1(b)도는 상기 감광막패턴(14)을 식각마스크로하여 폴리실리콘막(13) 및 게이트 산화막(12)을 차례로 식각한 상태의 단면도로서, 공정챔버에서 Cl2및 He 가스를 사용하여 메인(main)식각을 실시한 것이다. Cl2및 He 가스는 폴리실리콘막과 감광막 간의 식각 선택비(selectivity)가 낮아 도면에 도시된 바와 같이 포지티브 프로파일이 형성하게 된다.
계속해서, 제1(c)도에 도시된 바와 같이 식각잔유물인 폴리머와 수직한 프로파일을 얻기 위하여 과도식각(over etch)을 실시하는데, 이때는 폴리실리콘막과 감광막 사이에 큰 식각 선택비(selectivity)를 갖는 HBr 및 He 가스를 사용하여 과도식각 도중 패턴의 측벽에 폴리머(polymer)(15)를 형성하여 게이트 폴리실리콘막(13)을 보호하면서 원하는 수직한 프로파일을 형성한다.
이상, 상기 설명과 같이 이루어지는 본 발명은 원하는 수직한 프로파일의 폴리실리콘 패턴을 형성하여 소자의 특성을 향상시키는 효과를 가져온다.
본 발명은 게이트 패턴뿐 아니라 폴리실리콘막을 패턴닝 해야하는 반도체소자 제조공정 어디에서나 적용되는 등, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (3)

  1. 기판상에 폴리실리콘막을 증착하는 단계; 상기 폴리실리콘막 상에 감광막패턴을 형성하는 단계; 상기 감광막에 대하여 상기 폴리실리콘막이 제1식각선택비를 갖는 가스를 사용한 건식식각을 실시하여 그 하부로 갈수록 패턴의 크기가 커지는 폴리실리콘막 패턴을 형성하는 단계; 및 연속적으로 상기 감광막에 대하여 상기 폴리실리콘막이 제2식각선택비를 갖는 건식식각을 실시하여 상기 폴리실리콘막 패턴의 측벽이 수직한 프로파일을 갖도록 하고 상기 폴리실리콘막 패턴 측벽에 폴리머를 형성하는 단계를 포함하여 이루어진 폴리실리콘막 패턴 형성방법.
  2. 제1항에 있어서, 상기 제1식각선택비를 갖는 건식식각은 Cl2및 He 가스 분위기에서 이루어짐을 특징으로 하는 폴리실리콘막 패턴 형성방법.
  3. 제1항에 있어서; 상기 제2식각선택비를 갖는 건식식각은 HBr 및 He 가스 분위기에서 이루어짐을 특징으로 하는 폴리실리콘막 패턴 형성방법.
KR1019940032262A 1994-11-30 1994-11-30 폴리실리콘막 패턴 형성방법 KR100281549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032262A KR100281549B1 (ko) 1994-11-30 1994-11-30 폴리실리콘막 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032262A KR100281549B1 (ko) 1994-11-30 1994-11-30 폴리실리콘막 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960019490A KR960019490A (ko) 1996-06-17
KR100281549B1 true KR100281549B1 (ko) 2001-04-02

Family

ID=66649013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032262A KR100281549B1 (ko) 1994-11-30 1994-11-30 폴리실리콘막 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100281549B1 (ko)

Also Published As

Publication number Publication date
KR960019490A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US4641170A (en) Self-aligned lateral bipolar transistors
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
US6103137A (en) Method for etching oxide film in plasma etching system
US4551906A (en) Method for making self-aligned lateral bipolar transistors
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100267396B1 (ko) 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR0140733B1 (ko) 반도체소자의 미세콘택 형성방법
JP2817226B2 (ja) 半導体装置の製造方法
KR100466192B1 (ko) 반도체 소자의 제조 방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR100458087B1 (ko) 반도체장치제조방법
KR0172719B1 (ko) 반도체 소자의 캐패시터 패턴 형성 방법
KR0186181B1 (ko) 반도체 소자의 식각방법
KR100219055B1 (ko) 반도체 장치의 미세 콘택홀 형성 방법
KR0186086B1 (ko) 반도체 소자 제조방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100281269B1 (ko) 반도체소자의 게이트전극 형성방법
JPH0417363A (ja) 半導体装置の製造方法
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990031661A (ko) 반도체 기판 식각방법
KR970052203A (ko) 반도체 소자의 콘택홀 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR19980048839A (ko) 반도체 소자의 콘택 홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee