KR100466192B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100466192B1 KR100466192B1 KR10-2002-0042149A KR20020042149A KR100466192B1 KR 100466192 B1 KR100466192 B1 KR 100466192B1 KR 20020042149 A KR20020042149 A KR 20020042149A KR 100466192 B1 KR100466192 B1 KR 100466192B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- etching
- semiconductor device
- manufacturing
- gas flow
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 7
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000010924 continuous production Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000010909 process residue Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 일정 두께를 갖는 플로팅 게이트에서, 추가적으로 플래시 메모리의 집적도를 높이기 위해 포토레지스트의 패터닝 한계를 극복할 수 있는 반도체 소자의 제조방법에 관한 것으로, 포토레지스트를 소정 간격으로 패터닝하여, 폴리실리콘층을 경사각을 이루도록 식각하고, 식각된 폴리실리콘층을 반구형 프로파일을 갖도록 하는 반도체 소자의 제조방법이다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 일정 두께를 갖는플로팅 게이트에서, 추가적으로 플래시 메모리의 집적도를 높이기 위해 포토레지스트의 패터닝 한계를 극복할 수 있는 반도체 소자의 제조방법에 관한 것이다.
플래시 메모리에서는 높은 전원전압 사용에 따른 전기적 특성 향상을 위하여, 플로팅 게이트의 커플링비(coupling ratio)를 요구하고 있는 실정이다. 따라서, 플로팅 게이트의 커플링비를 확보하기 위해서는 플로팅 게이트의 최대 면적 확보가 우선이며, 이와 같은 이유로 플로팅 게이트 물질인 폴리실리콘의 두께가 점점 증가하고 있다.
그러나, 플로팅 게이트의 두께를 무한정 늘릴 수는 없다. 이는 후속 컨트롤 게이트의 건식공정에서 플로팅 게이트의 단차부에서 쉽게 유발될 수 있는 폴리실리콘 스트링거(stringer)로 인한 게이트 브릿지 등의 문제로 인하여 후속되는 공정의 신뢰성을 확보하는데 어려움이 있기 때문이다. 따라서, 일정 두께를 갖는 플로팅 게이트에 있어서, 추가적으로 플래시 메모리의 집적도를 높이기 위해서는 포토레지스트의 패터닝 한계를 극복할 수 있는 방안이 요구되는 실정이다.
이하. 종래기술에 의한 플로팅 게이트의 형성방법을 도 1a 내지 도 1d를 참조하여 설명한다.
먼저, 반도체 기판(10)에 액티브(Active) 영역과 필드(Field) 영역을 분리하는 소자분리(Isolation) 공정을 실시하여 필드 산화막(12)을 형성한 후 산화공정을 실시하여 터널 산화막(14)을 형성한다(도 1a).
터널 산화막(14)을 형성한 후에는, 터널 산화막(14)을 포함한 반도체 기판(10)의 전체 상부 구조에 플로팅 게이트로 사용될 폴리실리콘층(16)을 증착하고(도 1b), 그 위에 포토레지스트(18)를 도포하여 게이트 전극이 형성될 영역을 정의한다(도 1c). 다음으로, 폴리실리콘층을 식각하여 게이트 전극을 형성한다.
이 때, 도 1c의 "d"의 패터닝은 한계치를 가지고 있다. 대체적으로 0.1 ㎛ 정도가 포토레지스트의 한계치로 알려져 있다.
따라서, 상술한 바와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 플로팅 게이트의 형성을 위한 감광막 패터닝의 한계를 극복하여 보다 고집적된 플래시 메모리를 제조하는데 있다.
프로파일을 반구로 확보하여 플래시 메모리의 커플링 개선 및 후속 공정에서의 공정 마진을 확보하는데 있다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조방법을 도시한 도면들이다.
도 2a 내지 도 2f는 본 발명의 바람직한 일실시예에 따른 반도체 소자의 제조방법을 도시한 도면들이다.
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 반구형 프로파일의 SEM 사진들이다.
*도면의 주요부분에 대한 간단한 설명
10, 20 : 반도체 기판 12, 22 : 필드 산화막
14, 24 : 터널 산화막 16, 26 : 폴리실리콘층
18, 28 : 포토레지스트
상술한 문제점을 해결하기 위하여, 본 발명은 반도체 기판에 액티브 영역과 필드 영역을 분리하는 소자분리막을 형성하는 단계, 전체 구조상에 산화공정을 실시하여 터널 산화막을 형성하는 단계, 터널 산화막 상에 폴리실리콘층을 형성하는 단계 및 폴리실리콘층을 플로팅 게이트로 하기 위해, 포토레지스트를 소정 간격으로 패터닝하는 단계, 폴리실리콘층을 경사각을 이루도록 식각하는 단계 및 식각된 폴리실리콘층을 반구형 프로파일을 갖도록 하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
바람직하게는, 포토레지스트의 소정 간격은 0.1 내지 0.15 ㎛의 거리이며,경사각을 이루도록 식각하는 단계와 상기 반구형 프로파일을 갖도록 하는 단계는 연속공정으로 진행할 수 있다.
이하, 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 도 2a 내지 도 2f를 참조하여 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
먼저, 반도체 기판(20)에 액티브(Active) 영역과 필드(Field) 영역을 분리하는 소자분리(Isolation) 공정을 실시하여 필드 산화막(22)을 형성한 후 산화공정을 실시하여 터널 산화막(24)을 형성한다(도 2a).
터널 산화막(24)을 형성한 후에는, 터널 산화막(24)을 포함한 반도체 기판(20)의 전체 상부 구조에 플로팅 게이트로 사용될 폴리실리콘층(26)을 1500 내지 3000 Å 두께로 증착하고(도 2b), 그 위에 3500 내지 7500 Å 두께로 포토레지스트(28)를 도포하여 게이트 전극이 형성될 영역을 정의한다(도 2c). 포토레지스트의 패턴은 패터닝할 수 있는 한계치로 패터닝할 수 있다. 바람직하게는 0.1 내지 0.15 ㎛의 패턴간 거리를 남기고 형성된다. 따라서, 도 1d의 "d"는 대략 0.15 ㎛ 정도인 것이 바람직하다.
(경사각 형성방법)
다음으로, 폴리실리콘층을 식각한다(도 2d). 식각방법은 MERI(Magnetically Enhanced Reactive Ion) 타입의 플라즈마 소오스(Plasma source)를 가진식각장비(Etcher)(이하, 'MERIE'라 함)를 이용하여 실시하며, 폴리실리콘층(26)의 경사각을 45 내지 90°로 하기 위하여, 식각가스(Etchant gas)로는 Cl2/N2또는 Cl2/O2가스를 사용하며, 150 내지 250W의 바이어스 파워(Bias power), 가스 흐름비(Gas flow rate) 및 압력을 적절히 조절하여 실시하는 것이 바람직하다.
즉, 종래의 폴리실리콘층 플로팅 게이트에 비해. 경사각을 획득할 수 있는 조건은 폴리머 발생량을 높이는 것이다.
예컨대, 공정조건중 바이어스 파워를 지나치게 증가시킬 경우에는, 식각챔버 내에 존재하는 화학가스의 펌핑 아웃(Pumping out; 즉, 식각챔버 외부로 배출)되는 속도가 감소되어 폴리머의 생성을 위한 잔류 시간(Residence time)이 증가되며, 이에 따라 경사각을 감소시키게 된다. 또한, 가스 흐름비를 감소시킬 경우에는, 화학가스가 펌핑 아웃되는 속도를 감소시켜 폴리머 생성을 위한 잔류 시간이 증가하게 된다. 이에 따라, 트렌치의 경사각을 감소시키게 된다. 또한, 압력을 감소시킬 경우에는, 식각챔버 내에서 가스의 밀도를 감소시켜 화학가스 내의 레디칼이나 이온 수를 감소시키고, 이에 따라 화학식각 특성을 저하시켜 등방성 식각(Isotropic etch) 특성을 감소시킴에 따라 트렌치 측벽의 선형 프로파일을 확보할 수 있다.
따라서, 바이어스 파워는 일반적인 공정에 비해 비교적 증가시켜 실시하고, 가스 흐름비와 압력은 일반적인 공정에 비해 비교적 감소시켜 실시하는 것이 바람직하다. 구체적으로, 바이어스 파워는 150 내지 250W로 하고, Cl2/O2를 이용하는 경우, Cl2가스흐름비는 20 내지 40sccm, O2가스 흐름비는 5 내지 15sccm으로 하고,압력은 7 내지 13 Torr로 하는 것이 바람직하다. 한편, Cl2/N2를 이용하는 경우, Cl2가스흐름비는 20 내지 40sccm, N2가스 흐름비는 5 내지 15sccm으로 한다.
(반구형 프로파일 형성방법)
다음으로, 도 2f를 참조하여, 반구형 프로파일 형성방법에 대해 설명한다. 경사각 형성공정에 이어서 진행하되, 바이어스 파워등 다른 상세한 공정 조건을 변화시켜 화학적 반응보다 물리적 반응이 활발하게 일어나도록 유도한다. 바람직한 공정조건을 살펴보면, 바이어스 파워는 150 내지 350W로 하고, Cl2가스흐름비는 10 내지 30sccm, O2가스 흐름비는 10 내지 30sccm으로 하고, 압력은 5m 내지 7 Torr이다. 이러한 공정을 통해서, 도 2f와 같은 반구형 프로파일을 형성할 수 있다.
도 3은 상기와 같은 방법에 의해 실제 형성된 반구형 프로파일의 SEM 사진이다. 도 3a는 Cl2/N2를 이용한 경우, DICD(Develop inspection critical dimension)가 0.15 ㎛에서 FICD(Final inspection critical dimension)가 0.03 ㎛로 측정되었다. 도 3b는 Cl2/O2를 이용하는 경우로, DICD가 0.15 ㎛에서 FICD가 0.07 ㎛로 측정되었다. 다만, 이와 같은 FICD는 형성된 경사각에 따라서 달라질 수 있음은 당연하다.
또한, 반구형 프로파일 형성하는 다른 방법에 대해서 설명하면, MERIE를 이용하여 실시하며, 폴리실리콘층(26)의 경사각을 45 내지 90°로 경사각을 형성한후, 물리적인 식각방식인 RF 스퍼터링 또는 Ar 스퍼터링공정을 이용하여 반구 프로파일을 형성할 수 있다.
한편, RF 스퍼터링 공정 후, 소정의 어닐링 공정을 실시하거나, 후속되는 열공정에 의해 폴리실리콘층의 표면 손상을 방지할 수 있다. 또한, RF 스퍼터링 공정에서 후처리 공정은 스퍼터링시 챔버 파티클에 의한 결함발생을 방지하기 위해서 스크러버 공정을 실시하여 드롭성 파티클을 방지하는 공정을 더 포함하는 것이 바람직하다.
도 4는 이러한 방식에 의해 실제 형성된 반구형 프로파일의 SEM 사진이다. 도 4a 및 도 4b는 경사각을 형성한 후의 상태를 나타내는 SEM사진으로, 도 4a 는 경사각이 완만한 경우를 나타내는데, 측정에 의하면 DICD 0.15 ㎛가 FICD 0.13 ㎛로, 도 4b는 다소 가파른 경우를 나타내며, DICD 0.15 ㎛가 FICD 0.03 ㎛로 측정되었다. 이러한 경사각이 형성된 후, 물리적인 식각방식인 RF 스퍼터링 또는 Ar 스퍼터링공정을 이용하여 식각 공정을 실시하면, 도 4c에 도시하고 있는 바와 같은 반구형 프로파일이 형성된다.
이와 같은 실제 실험에 의하여, 포토레지스트를 이용하여 전도막 프로파일을 조정함으로써, 라인과 스페이서간 CD를 0.04 내지 0.013㎛ 까지 확보할 수 있었다.
그 후, 반구형의 플로팅 게이트 상부에 ONO막을 증착하고, 후속공정으로 컨트롤 게리트 증착공정 및 SAE식각공정을 진행하게 된다. 전술한 바와 같이, 플로팅 게이트의 두께를 무한정 크게 할 수는 없는데, 이는 후속되는 컨트롤게이트의 건식 식각공정에서 플로팅 게이트의 단차부에서 쉽게 유발되는 폴리실리콘 스트링거오인한 게이트 브릿지와 SAE 식각시 발생하는 유전막 펜스로 야기되는 게이트 브릿지 문제 때문이다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 반구형 플로팅 게이트를 형성함으로써, 종래의 경우보다 1.5 내지 2 배의 표면적을 증대시킬 수 있어, 커플링비를 개선할 수 있는 한편, 이러한 프로파일에 의해 후속되는 컨트롤 게이트 식각공정에서의 플로팅 게이트 단차부에 존재할 수 있는 잔류물 SAE 식각 공정에서의 유전막, 예를 들어 ONO막의 펜스(Fence)에 따른 유전막 리프팅 결함의 개선 및 유전막 식각 장벽으로 인한 플로팅 게이트의 잔류물로 유발될 수 있는 컨트롤 게이트 브릿지를 방지할 수 있는 효과가 있다.
Claims (9)
- 반도체 기판에 액티브 영역과 필드 영역을 분리하는 소자분리막을 형성하는 단계;전체 구조 상부에 산화 공정을 실시하여 터널 산화막을 형성한 후 상기 터널 산화막 상부에 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층을 상부에 상기 폴리실리콘층으로 플로팅 게이트를 형성하기 위한 포토레지스트를 소정 간격으로 형성하는 단계;상기 포토레지스트를 마스크로 상기 폴리실리콘층을 식각하되, 상기 폴리실리콘층이 경사각을 갖도록 식각하는 단계; 및상기 폴리실리콘층이 경사각을 갖도록 식각하는 단계와 연속 공정으로 상기 식각 조건을 일부 변형시켜 상기 폴리실리콘층이 반구형 프로파일을 갖도록 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 소정 간격은 0.1 내지 0.15 ㎛의 거리인 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 반구형 프로파일을 갖도록 하는 단계는 건식 식각으로 진행되며, 바이어스 파워는 150 내지 350W, Cl2가스흐름비는 10 내지 30sccm, O2가스 흐름비는 10 내지 30sccm로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 경사각을 이루도록 식각하는 단계는 건식 식각으로 진행되며, 바이어스 파워는 150 내지 250W, Cl2가스흐름비는 20 내지 40sccm, O2가스 흐름비는 5 내지 15sccm, 압력은 7 내지 13 Torr로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 경사각을 이루도록 식각하는 단계는 건식 식각으로 진행되며, 바이어스 파워는 150 내지 250W, Cl2가스흐름비는 20 내지 40sccm, N2가스 흐름비는 5 내지15sccm, 압력은 7 내지 13 Torr로 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 반구형 프로파일을 갖도록 하는 단계는 RF 스퍼터링 또는 Ar 스퍼터링공정을 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 폴리실리콘층은 1500 내지 3000 Å 두께로 증착하고, 그 위에 포토레지스트는 3500 내지 7500 Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 경사각은 40 내지 80℃인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042149A KR100466192B1 (ko) | 2002-07-18 | 2002-07-18 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0042149A KR100466192B1 (ko) | 2002-07-18 | 2002-07-18 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040008510A KR20040008510A (ko) | 2004-01-31 |
| KR100466192B1 true KR100466192B1 (ko) | 2005-01-13 |
Family
ID=37317569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0042149A KR100466192B1 (ko) | 2002-07-18 | 2002-07-18 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100466192B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815955B1 (ko) * | 2006-09-04 | 2008-03-21 | 동부일렉트로닉스 주식회사 | Ｅｔｏｘ 셀 플래시 메모리의 자기정렬 ｓｔｉ 및 플로팅게이트 제조 방법 |
| US20110133266A1 (en) * | 2009-12-03 | 2011-06-09 | Sanh Tang | Flash Memory Having a Floating Gate in the Shape of a Curved Section |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235522A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH01216577A (ja) * | 1988-02-24 | 1989-08-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH0758221A (ja) * | 1993-08-17 | 1995-03-03 | Toshiba Corp | 不揮発性半導体記憶素子 |
| JPH08181231A (ja) * | 1994-12-27 | 1996-07-12 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US20020000604A1 (en) * | 1999-03-29 | 2002-01-03 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a floating gate with a sloping sidewall for a flash memory |
-
2002
- 2002-07-18 KR KR10-2002-0042149A patent/KR100466192B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235522A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH01216577A (ja) * | 1988-02-24 | 1989-08-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH0758221A (ja) * | 1993-08-17 | 1995-03-03 | Toshiba Corp | 不揮発性半導体記憶素子 |
| JPH08181231A (ja) * | 1994-12-27 | 1996-07-12 | Hitachi Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US20020000604A1 (en) * | 1999-03-29 | 2002-01-03 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a floating gate with a sloping sidewall for a flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040008510A (ko) | 2004-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384846B2 (en) | Method of fabricating semiconductor device | |
| US6878612B2 (en) | Self-aligned contact process for semiconductor device | |
| TWI471904B (zh) | 在製造一半導體裝置期間使用之方法、用於形成非對稱半導體裝置特徵之方法及包括該半導體裝置之結構 | |
| US6995093B2 (en) | Polysilicon etching method | |
| EP1361603B1 (en) | Method for manufacturing electronic circuits integrated on a semiconductor substrate | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100466192B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040022996A (ko) | 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| KR100612947B1 (ko) | 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| US20060076605A1 (en) | Improved flash forward tunneling voltage (ftv) flash memory device | |
| KR100975975B1 (ko) | Ｅｅｐｒｏｍ 셀 제조 방법 | |
| KR100886641B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20040076982A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100632631B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20060011021A (ko) | 반도체 소자의 제조 방법 | |
| KR100550642B1 (ko) | 반도체 소자의 도전패턴 형성 방법 | |
| KR100699682B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0165417B1 (ko) | 반도체 장치의 미세 패턴 제조방법 | |
| KR20020096469A (ko) | 플래쉬 메모리 소자의 제어게이트 형성방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100575078B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |