KR20020096469A - 플래쉬 메모리 소자의 제어게이트 형성방법 - Google Patents

플래쉬 메모리 소자의 제어게이트 형성방법 Download PDF

Info

Publication number
KR20020096469A
KR20020096469A KR1020010035011A KR20010035011A KR20020096469A KR 20020096469 A KR20020096469 A KR 20020096469A KR 1020010035011 A KR1020010035011 A KR 1020010035011A KR 20010035011 A KR20010035011 A KR 20010035011A KR 20020096469 A KR20020096469 A KR 20020096469A
Authority
KR
South Korea
Prior art keywords
control gate
conductive layer
insulating layer
flash memory
memory device
Prior art date
Application number
KR1020010035011A
Other languages
English (en)
Inventor
양인권
박정수
길소학
양일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010035011A priority Critical patent/KR20020096469A/ko
Publication of KR20020096469A publication Critical patent/KR20020096469A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 상세하게는 제어게이트(control gate)의 제조를 단순화시킬 수 있는 플래쉬 메모리 소자(flash memory device)의 제어게이트 형성방법에 관해 개시한다.
개시된 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성방법은 반도체기판 상에 제 1도전층, 제 2도전층 및 절연층을 차례로 형성하는 공정과, 절연층 상에 소정패턴이 형성된 마스크를 형성하는 공정과, 식각챔버 내의 C2F6가스 공급 하에서 마스크를 이용하여 절연층을 제거하는 공정과, 식각챔버 내의 Cl2/O2/SF6가스 공급 하에서 마스크를 이용하여 제 2도전층을 제거하는 공정과, 식각챔버 내의 Cl2및 O2가스 공급 하에서 마스크를 이용하여 제 1도전층을 제거하여 3층으로 구성된 제어게이트를 형성하는 공정과, 마스크를 제거하는 공정을 포함한다.

Description

플래쉬 메모리 소자의 제어게이트 형성방법{method for fabricating control gate of flash memory device}
본 발명은 플래쉬 메모리(flash memory)의 형성방법에 관한 것으로, 보다 상세하게는 제어게이트(control gate)의 제조를 단순화시킬 수 있는 플래쉬 메모리 소자의 제어게이트 형성방법에 관한 것이다.
일반적으로 알려진 바와 같이, 비휘발성 기억장치로서는 자외선 조사에 의해 기억 데이터가 소거될 수 있는 EPROM(Erasable Programmable ROM)이 알려져 있다.상기 EPROM은 자외선 조사를 위한 공정과 데이터의 바꿔쓰기 비용을 요하므로, 최근에는 데이터를 전기적으로 바꿔 쓸 수 있는 비휘발성 기억장치로서 EPROM이 채용되고 있다.
상기 EPROM의 다양한 형태중에서, 단어(word) 또는 칩(chip) 단위로서 데이터를 일괄적으로 서거할 수 있는 플래쉬메모리가 특히 플로피디스크와 같은 자기기억매체를 대신하는 비휠발성 기억장치로서 고려되고 있다. 일반적으로, 플래쉬메모리에는 두가지 형태가 있다. 하나는 NAND형 플래쉬메모리이고, 다른 하나는 NOR형 플래쉬메모리이다. 상기 NOR형 플래쉬메모리를 제조하는 전형적인 한 방법으로서는, 하기에서 언급된 바와 같이, 실리콘 웨이퍼 표면위에 형성된 산화막을 패터닝하여 소정의 필드산화막을 형성하고 그 다음에는 플로팅게이트 (Floating gate)와 제어게이트(Controlgate)가 구비된 적어도 두 개의 전극과 공통소스전극을 위해 게이트 전극들 사이에 불순물 확산영역을 형성하는 것이다.
도 1은 종래기술에 따른 플래쉬 메모리 소자의 제어게이트 형성과정을 보인 흐름도이고, 도 2a 내지 도 2c는 종래기술에 따른 플래쉬 메모리 소자의 제어게이트 형성을 보인 공정순서도이다.
종래기술에 따른 플래쉬 메모리 소자의 제어게이트 형성방법은, 도 2a에 도시된 바와 같이, 먼저 반도체기판(100) 상에 열산화 등의 방법으로 게이트절연막(102)을 형성한다.
이어서, 게이트절연막(102) 상에 다결정실리콘 또는 비정질실리콘을 증착하여 제 1도전층(104)을 형성한 다음, 상기 제 1도전층(104) 상에 산화막과 질화막을 순차적으로 적층한 ONO(Oxide-Nitrife-Oxide) 구조의 제 1절연층(106)을 형성한다.
그 다음, 상기 제 1절연층(106) 상에 다결정실리콘또는 비정질실리콘을 증착하여 제 2도전층(108)을 형성한 다음, 상기 제 2도전층(108) 상에 텅스텐(tungsten)을 스퍼터링(sputtering)에 의해 증착하여 제 3도전층(110)을 형성하고, 상기 제 3도전층(110) 상에 질화실리콘을 화학기상증착하여 제 2절연층(112)을 형성한다. 이때, 상기 제 2절연층(112)은 1000∼1500Å두께로 형성된다.
이 후, 도 2b에 도시된 바와 같이, 제 2절연층(112) 상에 감광막을 도포한 다음, 노광 및 현상하여 제어게이트 형성영역이 정의된 감광막패턴(120)을 형성한다.
이어서, 도 1에 도시된 바와 같이, RIE(Reactive Ion Etch) & MERIE(Magnetic Electrostatic Reactive Ion Etch) 타입의 식각장치인 제 1식각챔버 내에서 감광막패턴(120)을 마스크로 이용하여 제 2절연층(112)을 식각한다. 상기 제 1식각챔버는 질화막 또는 산화막 등의 절연층을 식각하기 위한 식각챔버로,CHF3,CH4가스가 공급된다.
그 다음, 상기 제 2절연층(112)이 식각된 기판(100)을 제 1식각챔버로 부터 제 2식각챔버로 이동시킨다. 상기 제 2식각챔버는 실리콘 등 도전층을 식각하기 위한 식각챔버이다.
이 후, 도 1 및 도 2c에 도시된 바와 같이, 상기 기판을 상기 제 2식각챔버 내로 이동시킨 후, 제 2식각챔버 내에 Cl2, O2가스를 공급한 상태에서 상기 마스크패턴(120)을 이용하여 제 3, 제 2도전층을 식각하여 3층으로 구성된 제어게이트(116)을 형성한다.
즉, 종래의 방법은, 도 1에 도시된 바와 같이, 절연층 식각용 제 1식각챔버 내에서 CHF3, CH4가스에 의해 제 2절연층(112)을 제거한 다음, 도전층 식각용 제 2식각챔버에서 Cl2, O2가스에 의해 제 3, 제 2도전층(110)(108)을 제거하여 제어게이트(116)을 형성한다.
이어서, 감광막패턴을 제거한다.
그 다음, 제 1절연층, 제 1도전층을 식각하여 상기 제어게이트(116) 하부에 유전체층(미도시) 및 플로팅게이트(미도시)를 형성한다.
그러나, 종래의 플래쉬 메모리 소자의 제어게이트 형성방법에서는 CHF3,CH4가스가 공급되는 절연층 식각용 제 1식각챔버와 Cl2, O2가스가 공급되는 도전층 식각용 제 2식각챔버 등 2개의 식각챔버에 의해 제어게이트를 형성함에 따라, 공정시간, 공정횟수 및 공정비용이 추가되는 문제점이 있었다.
이에 본 발명은 제어게이트의 제조 공정을 단순화시킬 수 있는 플래쉬 메모리 소자의 제어게이트 형성방법을 제공함을 목적으로 한다.
도 1은 종래기술에 따른 플래쉬 메모리 소자의 제어게이트 형성과정을 보인 흐름도.
도 2a 내지 도 2c는 종래기술에 따른 플래쉬 메모리 소자의 제어게이트 형성을 보인 공정순서도.
도 3은 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성과정을 보인 흐름도.
도 4a 내지 도 4b는 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성을 보인 공정순서도.
도면의 주요부분에 대한 부호의 설명
200. 반도체기판 202. 게이트산화막
204, 208, 210. 도전층 206, 212. 절연층
220. 감광막패턴 116. 제어게이트
상기 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성방법은 반도체기판 상에 제 1도전층, 제 2도전층 및 절연층을 차례로 형성하는 공정과, 절연층 상에 소정패턴이 형성된 마스크를 형성하는 공정과, 식각챔버 내의 C2F6가스 공급 하에서 마스크를 이용하여 절연층을 제거하는 공정과, 식각챔버 내의 Cl2/O2/SF6가스 공급 하에서 마스크를 이용하여 제 2도전층을 제거하는 공정과, 식각챔버 내의 Cl2및 O2가스 공급 하에서 마스크를 이용하여 제 1도전층을 제거하여 3층으로 구성된 제어게이트를 형성하는 공정과, 마스크를 제거하는 공정을 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성과정을 보인 흐름도이고, 도 4a 내지 도 4b는 본 발명에 따른 플래쉬 메모리 소자의 제어게이트 형성을 보인 공정순서도이다.
본 발명의 플래쉬 메모리 소자의 제어게이트 형성방법은, 도 4a에 도시된 바와 같이, 먼저 반도체기판(200) 상에 열산화 등의 방법으로 게이트절연막(202)을 형성한 다음, 상기 게이트절연막(202) 상에 다결정실리콘 또는 비정질실리콘을 증착하여 제 1도전층(204)을 형성한다.
이어서, 상기 제 1도전층(204) 상에 산화막과 질화막을 순차적으로 적층한 ONO 구조의 제 1절연층(206)을 형성한 다음, 상기 제 1절연층(206) 상에 다결정실리콘 또는 비정질실리콘을 증착하여 제 2도전층(208)을 형성한다.
그 다음, 상기 제 2도전층(208) 상에 텅스텐을 스퍼터링에 의해 증착하여 제 3도전층(210)을 형성한 다음, 상기 제 3도전층(210) 상에 질화실리콘을 화학기상증착하여 제 2절연층(212)을 형성한다. 이때, 상기 제 2절연층(212)은 1000∼1500Å두께로 형성된다.
이 후, 도 4b에 도시된 바와 같이, 제 2절연층(212) 상에 감광막을 도포한 다음, 노광 및 현상하여 제어게이트 형성영역이 정의된 감광막패턴(220)을 형성한다.
이어서, 도 3에 도시된 바와 같이, 식각챔버 내에서 1차로, C2F6가스를 공급한 상태에서, 상기 감광막패턴(220)을 마스크로 이용하여 질화막인 제 2절연층(112)을 식각한다.
그 다음, 동일 식각챔버 내에서 2차로 Cl2, O2, SF6가스를 공급한 상태에서, 상기 감광막패턴(220)을 마스크로 이용하여 텅스텐막인 제 3도전층을 식각한다.
상기 제 3도전층 식각 시, 주식각가스는 SF6이며, 상기 SF6가스에 대한 절연층 선택비를 보완하도록 O2가스도 사용되며, SF6:O2= 1:1 비율로 사용된다. 즉, 상기 Cl2, O2, SF6가스는 5:1:1 ∼7:1:1의 비율로 공급된다.
이 후, 다시 동일 식각챔버에서 3차로 Cl2, O2가스를 공급한 상태에서, 상기 감광막패턴(220)을 마스크로 이용하여 실리콘층인 제 2도전층을 식각하여 질화막-텅스텐막-실리콘층-의 3층으로 구성된 제어게이트(216)를 형성한다.
이어서, 감광막패턴을 제거한다.
그 다음, 제 1절연층, 제 1도전층을 식각하여 상기 제어게이트(216) 하부에 유전체층(미도시) 및 플로팅게이트(미도시)를 형성한다.
본 발명에서는 제어게이트를 형성하기 위해, 별도의 절연층 식각용 가스로 CHF3,CH4가스가 공급되는 절연층 식각용 챔버와 Cl2, O2가스가 공급되는 도전층 챔버를 사용하는 대신에, 동일챔버 내에서 C2F6가스를 사용하여 절연층을 제거한 다음, Cl2, O2, SF6가스 및 Cl2, O2가스를 사용하여 각각의 도전층들(텅스텐층 및 다결정실리콘층)을 제거할 수 있다.
이상에서와 같이, 본 발명의 플래쉬 메모리 소자의 제어게이트 형성방법은 절연층 제거를 위한 별도의 챔버 없이, 절연층과 도전층을 동일 챔버 내에서 제거할 수 있다. 따라서, 제어게이트 형성을 위한 공정시간, 공정횟수 및 공정비용이 감소된다.
또한, 하나의 식각챔버 내에서 절연층 및 도전층들을 제거가능함에 따라, 파티클(particle)이 감소되고 생산수율이 향상된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 반도체기판 상에 제 1도전층, 제 2도전층 및 절연층을 차례로 형성하는 공정과,
    상기 절연층 상에 소정패턴이 형성된 마스크를 형성하는 공정과,
    식각챔버 내의 C2F6가스 공급 하에서 상기 마스크를 이용하여 상기 절연층을 제거하는 공정과,
    상기 식각챔버 내의 Cl2, O2, SF6가스 공급 하에서 상기 마스크를 이용하여 제 2도전층을 제거하는 공정과,
    상기 식각챔버 내의 Cl2, O2가스 공급 하에서 상기 마스크를 이용하여 제 1도전층을 제거하여 3층으로 구성된 제어게이트를 형성하는 공정과,
    상기 마스크를 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 v플래쉬 메모리 소자의 제어게이트 형성방법.
  2. 제 1항에 있어서, 상기 Cl2, O2, SF6가스는 5:1:1∼7:1:1의 비율로 공급하는 것을 특징으로 하는 플래쉬 메모리 소자의 제어게이트 형성방법.
KR1020010035011A 2001-06-20 2001-06-20 플래쉬 메모리 소자의 제어게이트 형성방법 KR20020096469A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010035011A KR20020096469A (ko) 2001-06-20 2001-06-20 플래쉬 메모리 소자의 제어게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010035011A KR20020096469A (ko) 2001-06-20 2001-06-20 플래쉬 메모리 소자의 제어게이트 형성방법

Publications (1)

Publication Number Publication Date
KR20020096469A true KR20020096469A (ko) 2002-12-31

Family

ID=27710095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035011A KR20020096469A (ko) 2001-06-20 2001-06-20 플래쉬 메모리 소자의 제어게이트 형성방법

Country Status (1)

Country Link
KR (1) KR20020096469A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484894B1 (ko) * 2002-09-09 2005-04-22 동부아남반도체 주식회사 반도체 플래시 메모리 제조 공정에서의 제어 게이트 식각방법
KR100840791B1 (ko) * 2002-07-31 2008-06-23 삼성전자주식회사 불휘발성 메모리 장치의 게이트 전극 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840791B1 (ko) * 2002-07-31 2008-06-23 삼성전자주식회사 불휘발성 메모리 장치의 게이트 전극 형성 방법
KR100484894B1 (ko) * 2002-09-09 2005-04-22 동부아남반도체 주식회사 반도체 플래시 메모리 제조 공정에서의 제어 게이트 식각방법

Similar Documents

Publication Publication Date Title
US7384846B2 (en) Method of fabricating semiconductor device
KR100323711B1 (ko) 강유전체 메모리 제조방법
US20090029555A1 (en) Multi-Step selective etching for cross-point memory
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US6159860A (en) Method for etching layers on a semiconductor wafer in a single etching chamber
KR100511598B1 (ko) 플래시 메모리 제조방법
JP5090667B2 (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
US6159794A (en) Methods for removing silicide residue in a semiconductor device
US6515328B1 (en) Semiconductor devices with reduced control gate dimensions
KR20020096469A (ko) 플래쉬 메모리 소자의 제어게이트 형성방법
KR100800379B1 (ko) 비휘발성 메모리 소자의 게이트 제조방법
US6921695B2 (en) Etching method for forming a square cornered polysilicon wordline electrode
US6518103B1 (en) Method for fabricating NROM with ONO structure
KR100497609B1 (ko) 실리콘 질화막 식각방법
KR100762868B1 (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR100422351B1 (ko) 플래쉬메모리 소자의 유전체층 형성방법
KR100466192B1 (ko) 반도체 소자의 제조 방법
KR20020095689A (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR20020094958A (ko) 플레쉬 메모리의 게이트 형성방법
KR20010029935A (ko) 매립 플래쉬 메모리에 응용되는 ｎｍｏｓ 다결정 실리콘의신규한 주입 방법
JP3378776B2 (ja) 不揮発性半導体記憶装置の製造方法
KR20020095693A (ko) 플래쉬메모리 소자의 형성방법
KR100992746B1 (ko) 반도체소자 제조방법
JP4152116B2 (ja) 半導体装置の製造方法
KR100523652B1 (ko) 플래쉬 메모리 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid