JP3378776B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法Info
- Publication number
- JP3378776B2 JP3378776B2 JP20149797A JP20149797A JP3378776B2 JP 3378776 B2 JP3378776 B2 JP 3378776B2 JP 20149797 A JP20149797 A JP 20149797A JP 20149797 A JP20149797 A JP 20149797A JP 3378776 B2 JP3378776 B2 JP 3378776B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- mask
- forming
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置の製造方法に関し、更に詳しく言えば、スプリッ
トゲート型のフラッシュメモリにおけるデータの書き換
え特性の向上を図る技術に関する。
憶装置の製造方法に関し、更に詳しく言えば、スプリッ
トゲート型のフラッシュメモリにおけるデータの書き換
え特性の向上を図る技術に関する。
【０００２】
【従来の技術】以下で、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図１９に示すよ
うにコントロールゲート５９がトンネル酸化膜５８を介
してフローティングゲート５７の上部から側部にかけて
形成されて成るフラッシュメモリである。
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図１９に示すよ
うにコントロールゲート５９がトンネル酸化膜５８を介
してフローティングゲート５７の上部から側部にかけて
形成されて成るフラッシュメモリである。
【０００３】これを作成するには、先ず、図１５に示す
ように半導体基板５１上にＳｉＯ2膜から成るゲート酸
化膜５２、ポリシリコン膜５３及び開口部５５を有する
耐酸化性膜としてのシリコン窒化膜（ＳｉＮ膜）５４を
順次形成し、該シリコン窒化膜５４をマスクにしてＬＯ
ＣＯＳ（Local Oxidation of Silicon）法により熱酸化
することで前記開口部５５位置の前記ポリシリコン膜５
３上に選択酸化膜５６を形成する（図１６参照）。
ように半導体基板５１上にＳｉＯ2膜から成るゲート酸
化膜５２、ポリシリコン膜５３及び開口部５５を有する
耐酸化性膜としてのシリコン窒化膜（ＳｉＮ膜）５４を
順次形成し、該シリコン窒化膜５４をマスクにしてＬＯ
ＣＯＳ（Local Oxidation of Silicon）法により熱酸化
することで前記開口部５５位置の前記ポリシリコン膜５
３上に選択酸化膜５６を形成する（図１６参照）。
【０００４】次に、前記選択酸化膜５６をマスクにして
ポリシリコン膜５３をエッチングして除去し、図１７に
示すようにフローティングゲート５７を形成する。続い
て、前記絶縁膜５２をフッ酸系のエッチング液で等方性
エッチングしてフローティングゲート直下にのみ残存す
るか、または該絶縁膜５２を基板上にも薄く残存させる
ようにエッチングして除去した後に、図１８に示すよう
に全面に化学気相成長（ＣＶＤ）法により堆積されるＣ
ＶＤ酸化膜と、表面を熱酸化することにより形成される
熱酸化膜から成るトンネル酸化膜５８を形成する。
ポリシリコン膜５３をエッチングして除去し、図１７に
示すようにフローティングゲート５７を形成する。続い
て、前記絶縁膜５２をフッ酸系のエッチング液で等方性
エッチングしてフローティングゲート直下にのみ残存す
るか、または該絶縁膜５２を基板上にも薄く残存させる
ようにエッチングして除去した後に、図１８に示すよう
に全面に化学気相成長（ＣＶＤ）法により堆積されるＣ
ＶＤ酸化膜と、表面を熱酸化することにより形成される
熱酸化膜から成るトンネル酸化膜５８を形成する。
【０００５】その後、トンネル酸化膜５８の上にポリシ
リコン膜を形成してフローティングゲート５７の上部か
ら側部にかけて残存するようにパターニングしてコント
ロールゲート５９を形成し、こうして形成されたフロー
ティングゲート５７及びコントロールゲート５９をマス
クにして、不純物を半導体基板５１上に注入してソース
・ドレイン拡散領域６０、６１を形成する。これによ
り、図１９に示すようなスプリットゲート型のフラッシ
ュメモリが形成される。
リコン膜を形成してフローティングゲート５７の上部か
ら側部にかけて残存するようにパターニングしてコント
ロールゲート５９を形成し、こうして形成されたフロー
ティングゲート５７及びコントロールゲート５９をマス
クにして、不純物を半導体基板５１上に注入してソース
・ドレイン拡散領域６０、６１を形成する。これによ
り、図１９に示すようなスプリットゲート型のフラッシ
ュメモリが形成される。
【０００６】そして、前述したスプリットゲート型のフ
ラッシュメモリにおいて、書き込み対象のメモリセル
（以下、選択セルと称する。）のトランジスタをＯＮさ
せて、電子をフローティングゲート５７に注入すること
によりプログラムの書き込みを行っていた。また、図１
７の一点鎖線で囲まれた部分に示すようにフローティン
グゲート５７上面の角部には、前述した図１６に示した
ポリシリコン膜５３を熱酸化させて該ポリシリコン膜５
３上に選択酸化膜５６を形成することで、当該角部に鋭
角な尖鋭部５７Ａが形成されている。
ラッシュメモリにおいて、書き込み対象のメモリセル
（以下、選択セルと称する。）のトランジスタをＯＮさ
せて、電子をフローティングゲート５７に注入すること
によりプログラムの書き込みを行っていた。また、図１
７の一点鎖線で囲まれた部分に示すようにフローティン
グゲート５７上面の角部には、前述した図１６に示した
ポリシリコン膜５３を熱酸化させて該ポリシリコン膜５
３上に選択酸化膜５６を形成することで、当該角部に鋭
角な尖鋭部５７Ａが形成されている。
【０００７】そして、この鋭角に形成された尖鋭部５７
Ａ部分では電界集中が発生し易くなり、これによりフロ
ーティングゲート５７からコントロールゲート５９へ電
子を抜く際の消去特性を向上させていた。
Ａ部分では電界集中が発生し易くなり、これによりフロ
ーティングゲート５７からコントロールゲート５９へ電
子を抜く際の消去特性を向上させていた。
【０００８】
【発明が解決しようとする課題】しかしながら、前述し
た従来の不揮発性半導体記憶装置の製造方法によると、
電子の消去特性を向上させるためフローティングゲート
５７の角部に鋭角な尖鋭部５７Ａを形成するためにＬＯ
ＣＯＳ（Local Oxidation of Silicon）法によりポリシ
リコン膜上を選択酸化させている。
た従来の不揮発性半導体記憶装置の製造方法によると、
電子の消去特性を向上させるためフローティングゲート
５７の角部に鋭角な尖鋭部５７Ａを形成するためにＬＯ
ＣＯＳ（Local Oxidation of Silicon）法によりポリシ
リコン膜上を選択酸化させている。
【０００９】このとき、図１６等に示すように後にフロ
ーティングゲート５７となる前記ポリシリコン膜５３の
表面は、不均一なギザギザした凹凸（図２０に示すフロ
ーティングゲート５７の概略斜視図の凸部５７Ｂ参照）
が形成されている。このような不均一なギザギザした凸
部５７Ｂが形成される原因として、例えば選択酸化膜５
６が形成される際にポリシリコン膜５３の隣り合うグレ
イン粒とグレイン粒の間に沿って形成され易く、そのよ
うな隙間のある領域では選択酸化膜５６の終端が延びる
という性質からグレイン粒の並び具合に影響されると考
えられる。
ーティングゲート５７となる前記ポリシリコン膜５３の
表面は、不均一なギザギザした凹凸（図２０に示すフロ
ーティングゲート５７の概略斜視図の凸部５７Ｂ参照）
が形成されている。このような不均一なギザギザした凸
部５７Ｂが形成される原因として、例えば選択酸化膜５
６が形成される際にポリシリコン膜５３の隣り合うグレ
イン粒とグレイン粒の間に沿って形成され易く、そのよ
うな隙間のある領域では選択酸化膜５６の終端が延びる
という性質からグレイン粒の並び具合に影響されると考
えられる。
【００１０】このようにポリシリコン膜５３の表面に不
均一なギザギザした凸部５７Ｂが形成されていると、フ
ローティングゲート５７を形成した際に、図２０に示す
ように該フローティングゲート５７の尖鋭部５７Ａの周
縁部にも不均一なギザギザした凸部５７Ｂができてしま
う。ここで、消去動作時について図２１を基に説明する
と、例えば、コントロールゲート５９の電圧（ＶCG）が
１４Ｖ、ソース電圧（ＶS）が０Ｖ、ドレイン電圧（Ｖ
D）が０Ｖに設定されることで、フローティングゲート
５７に蓄積されたデータ（電子）をコントロールゲート
５９に引き抜いてデータの消去が行われる。即ち、当該
フラッシュメモリは、フローティングゲート５７とドレ
イン領域６０の間の静電容量と、コントロールゲート５
９とフローティングゲート５７の間の静電容量とを比べ
ると、前者の方が圧倒的に大きくなる構造であり、前述
したようにコントロールゲート電圧（ＶCG）が１４Ｖ
で、ドレイン電圧（ＶD）が０Ｖの場合、コントロール
ゲート５９とフローティングゲート５７間に高電界が発
生する。その結果、ファウラー−ノルドハイム・トンネ
ル電流（Fowler-NordheimTunnel Current、Ｆ−Ｎトン
ネル電流という。）が流れ、フローティングゲート５７
の中の電子がコントロールゲート５９側に引き抜かれて
（図２１の矢印Ａ参照）、データの消去が行われる。
均一なギザギザした凸部５７Ｂが形成されていると、フ
ローティングゲート５７を形成した際に、図２０に示す
ように該フローティングゲート５７の尖鋭部５７Ａの周
縁部にも不均一なギザギザした凸部５７Ｂができてしま
う。ここで、消去動作時について図２１を基に説明する
と、例えば、コントロールゲート５９の電圧（ＶCG）が
１４Ｖ、ソース電圧（ＶS）が０Ｖ、ドレイン電圧（Ｖ
D）が０Ｖに設定されることで、フローティングゲート
５７に蓄積されたデータ（電子）をコントロールゲート
５９に引き抜いてデータの消去が行われる。即ち、当該
フラッシュメモリは、フローティングゲート５７とドレ
イン領域６０の間の静電容量と、コントロールゲート５
９とフローティングゲート５７の間の静電容量とを比べ
ると、前者の方が圧倒的に大きくなる構造であり、前述
したようにコントロールゲート電圧（ＶCG）が１４Ｖ
で、ドレイン電圧（ＶD）が０Ｖの場合、コントロール
ゲート５９とフローティングゲート５７間に高電界が発
生する。その結果、ファウラー−ノルドハイム・トンネ
ル電流（Fowler-NordheimTunnel Current、Ｆ−Ｎトン
ネル電流という。）が流れ、フローティングゲート５７
の中の電子がコントロールゲート５９側に引き抜かれて
（図２１の矢印Ａ参照）、データの消去が行われる。
【００１１】そして、この消去動作時に、前述したよう
にフローティングゲート５７の尖鋭部５７Ａに不均一な
凸部５７Ｂが形成されていると、この凸部５７Ｂ内で特
に尖鋭な部分に電界が集中することになり、データの消
去動作時には常時、数ヶ所の同じ凸部５７Ｂを介してフ
ローティングゲート５７内の電子がコントロールゲート
５９に引き抜かれることになる。
にフローティングゲート５７の尖鋭部５７Ａに不均一な
凸部５７Ｂが形成されていると、この凸部５７Ｂ内で特
に尖鋭な部分に電界が集中することになり、データの消
去動作時には常時、数ヶ所の同じ凸部５７Ｂを介してフ
ローティングゲート５７内の電子がコントロールゲート
５９に引き抜かれることになる。
【００１２】そのため、通常数万回から数十万回、更に
は数百万回のデータの書き換え要求に対処することを考
えると、前述したような尖鋭部５７Ａの、ある数ヶ所の
凸部５７Ｂからのみの一局集中的な消去構造では、デー
タの書き換え寿命の向上を図ることができない。従っ
て、本発明では前述したような尖鋭部５７Ａの、ある数
ヶ所の凸部５７Ｂからのみの一局集中的な消去構造に代
えて、比較的均一な尖鋭部を形成することで、データの
書き換え寿命の向上を可能とする不揮発性半導体記憶装
置とその製造方法を提供することを目的とする。
は数百万回のデータの書き換え要求に対処することを考
えると、前述したような尖鋭部５７Ａの、ある数ヶ所の
凸部５７Ｂからのみの一局集中的な消去構造では、デー
タの書き換え寿命の向上を図ることができない。従っ
て、本発明では前述したような尖鋭部５７Ａの、ある数
ヶ所の凸部５７Ｂからのみの一局集中的な消去構造に代
えて、比較的均一な尖鋭部を形成することで、データの
書き換え寿命の向上を可能とする不揮発性半導体記憶装
置とその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】そこで、本発明は半導体
基板１上のゲート酸化膜２上に形成されたポリシリコン
膜３を開口部７を有するシリコン窒化膜４をマスクにし
て選択酸化して選択酸化膜９を形成し、該選択酸化膜９
をマスクにして前記ポリシリコン膜３をエッチングして
成るフローティングゲート１０を有する不揮発性半導体
記憶装置の製造方法において、少なくとも前記シリコン
窒化膜４の開口部７を被覆するように該開口部７下の前
記ポリシリコン膜３上に化学気相成長法によりＣＶＤ酸
化膜８を堆積させた後に、前記シリコン窒化膜４をマス
クにして前記ＣＶＤ酸化膜８下の前記ポリシリコン膜３
を選択酸化して選択酸化膜９を形成する。続いて、前記
ＣＶＤ酸化膜８及びシリコン窒化膜４を除去した後に、
前記選択酸化膜９をマスクにして前記ポリシリコン膜３
をエッチングしてフローティングゲート１０を形成する
ものである。
基板１上のゲート酸化膜２上に形成されたポリシリコン
膜３を開口部７を有するシリコン窒化膜４をマスクにし
て選択酸化して選択酸化膜９を形成し、該選択酸化膜９
をマスクにして前記ポリシリコン膜３をエッチングして
成るフローティングゲート１０を有する不揮発性半導体
記憶装置の製造方法において、少なくとも前記シリコン
窒化膜４の開口部７を被覆するように該開口部７下の前
記ポリシリコン膜３上に化学気相成長法によりＣＶＤ酸
化膜８を堆積させた後に、前記シリコン窒化膜４をマス
クにして前記ＣＶＤ酸化膜８下の前記ポリシリコン膜３
を選択酸化して選択酸化膜９を形成する。続いて、前記
ＣＶＤ酸化膜８及びシリコン窒化膜４を除去した後に、
前記選択酸化膜９をマスクにして前記ポリシリコン膜３
をエッチングしてフローティングゲート１０を形成する
ものである。
【００１４】また、本発明は半導体基板１上のゲート酸
化膜２上に形成されたポリシリコン膜３上にシリコン窒
化膜４を形成して該シリコン窒化膜４にフォトレジスト
膜５をマスクにして開口部１７を形成した後に、該シリ
コン窒化膜４をマスクにして前記開口部１７下の前記ポ
リシリコン膜３を選択酸化して選択酸化膜１９を形成
し、該選択酸化膜１９をマスクにして前記ポリシリコン
膜３をエッチングして成るフローティングゲート２０を
有する不揮発性半導体記憶装置の製造方法において、前
記シリコン窒化膜４に開口部１７を形成する際に該シリ
コン窒化膜４下のポリシリコン膜３表面から所定位置ま
でオーバーエッチさせてオーバーエッチ部１７Ａを有す
る開口部１７を形成した後に、少なくとも前記シリコン
窒化膜４のオーバーエッチ部１７Ａを有する開口部１７
を被覆するように該開口部１７下の前記ポリシリコン膜
３上に化学気相成長法によりＣＶＤ酸化膜１８を堆積さ
せた後に、前記シリコン窒化膜４をマスクにして前記Ｃ
ＶＤ酸化膜１８下の前記ポリシリコン膜３を選択酸化し
て選択酸化膜１９を形成する。続いて、前記ＣＶＤ酸化
膜１８及びシリコン窒化膜４を除去した後に、前記選択
酸化膜１９をマスクにして前記ポリシリコン膜３をエッ
チングしてフローティングゲート２０を形成するもので
ある。
化膜２上に形成されたポリシリコン膜３上にシリコン窒
化膜４を形成して該シリコン窒化膜４にフォトレジスト
膜５をマスクにして開口部１７を形成した後に、該シリ
コン窒化膜４をマスクにして前記開口部１７下の前記ポ
リシリコン膜３を選択酸化して選択酸化膜１９を形成
し、該選択酸化膜１９をマスクにして前記ポリシリコン
膜３をエッチングして成るフローティングゲート２０を
有する不揮発性半導体記憶装置の製造方法において、前
記シリコン窒化膜４に開口部１７を形成する際に該シリ
コン窒化膜４下のポリシリコン膜３表面から所定位置ま
でオーバーエッチさせてオーバーエッチ部１７Ａを有す
る開口部１７を形成した後に、少なくとも前記シリコン
窒化膜４のオーバーエッチ部１７Ａを有する開口部１７
を被覆するように該開口部１７下の前記ポリシリコン膜
３上に化学気相成長法によりＣＶＤ酸化膜１８を堆積さ
せた後に、前記シリコン窒化膜４をマスクにして前記Ｃ
ＶＤ酸化膜１８下の前記ポリシリコン膜３を選択酸化し
て選択酸化膜１９を形成する。続いて、前記ＣＶＤ酸化
膜１８及びシリコン窒化膜４を除去した後に、前記選択
酸化膜１９をマスクにして前記ポリシリコン膜３をエッ
チングしてフローティングゲート２０を形成するもので
ある。
【００１５】
【発明の実施の形態】以下、本発明の不揮発性半導体記
憶装置の製造方法の一実施の形態について説明する。本
発明の一実施の形態に係わる不揮発性半導体記憶装置
は、図９に示すようにコントロールゲート１２がトンネ
ル酸化膜１１を介してフローティングゲート１０の上部
から側部にかけて形成されて成ることを特徴とするスプ
リットゲート型のフラッシュメモリである。
憶装置の製造方法の一実施の形態について説明する。本
発明の一実施の形態に係わる不揮発性半導体記憶装置
は、図９に示すようにコントロールゲート１２がトンネ
ル酸化膜１１を介してフローティングゲート１０の上部
から側部にかけて形成されて成ることを特徴とするスプ
リットゲート型のフラッシュメモリである。
【００１６】先ず、図１に示すように例えばＰ型の半導
体基板１上におよそ１００Åの膜厚のゲート酸化膜２、
およそ１５００Åの膜厚のポリシリコン膜３を順次形成
し、該ポリシリコン膜３上におよそ５００Åの膜厚のシ
リコン窒化膜（ＳｉＮ膜）４を形成する。該シリコン窒
化膜４上にはフォトレジスト膜５が形成され、周知のパ
ターニング技術により、およそ０．５μｍの開口部６が
穿設されている。
体基板１上におよそ１００Åの膜厚のゲート酸化膜２、
およそ１５００Åの膜厚のポリシリコン膜３を順次形成
し、該ポリシリコン膜３上におよそ５００Åの膜厚のシ
リコン窒化膜（ＳｉＮ膜）４を形成する。該シリコン窒
化膜４上にはフォトレジスト膜５が形成され、周知のパ
ターニング技術により、およそ０．５μｍの開口部６が
穿設されている。
【００１７】次に、図２に示すように前記レジスト膜５
をマスクにして前記シリコン窒化膜４をドライエッチン
グして、開口部７を形成する。尚、本工程では、例えば
反応ガスとしてＡｒ＋ＣＨＦ3＋ＣＦ4をそれぞれ１００
０ｓｃｃｍ＋２４ｓｃｃｍ＋５６ｓｃｃｍずつ反応室
（不図示）に導入し、その中の圧力を２Ｔｏｒｒに設定
している。
をマスクにして前記シリコン窒化膜４をドライエッチン
グして、開口部７を形成する。尚、本工程では、例えば
反応ガスとしてＡｒ＋ＣＨＦ3＋ＣＦ4をそれぞれ１００
０ｓｃｃｍ＋２４ｓｃｃｍ＋５６ｓｃｃｍずつ反応室
（不図示）に導入し、その中の圧力を２Ｔｏｒｒに設定
している。
【００１８】続いて、前記レジスト膜５を除去した後
に、図３に示すように前記開口部７を含む全面に化学気
相成長（ＣＶＤ）法によりＣＶＤ酸化膜８を形成する。
尚、前記ＣＶＤ酸化膜８は、低圧（ＬＰ）ＣＶＤ炉にモ
ノシラン（ＳｉＨ4）とＮ2Ｏとを流量比３００CC：３０
００CCの比率で用い、真空度９０Ｐａ、温度８００℃の
条件下の減圧（ＬＰ）ＣＶＤ法で形成されるＨＴＯ（Hi
gh Temperature Oxide）膜で、およそ１００Å乃至５０
０Åの厚さに形成する。
に、図３に示すように前記開口部７を含む全面に化学気
相成長（ＣＶＤ）法によりＣＶＤ酸化膜８を形成する。
尚、前記ＣＶＤ酸化膜８は、低圧（ＬＰ）ＣＶＤ炉にモ
ノシラン（ＳｉＨ4）とＮ2Ｏとを流量比３００CC：３０
００CCの比率で用い、真空度９０Ｐａ、温度８００℃の
条件下の減圧（ＬＰ）ＣＶＤ法で形成されるＨＴＯ（Hi
gh Temperature Oxide）膜で、およそ１００Å乃至５０
０Åの厚さに形成する。
【００１９】次に、前記ＣＶＤ酸化膜８を介して前記シ
リコン窒化膜４をマスクにして前記開口部７下の前記ポ
リシリコン膜３上にＬＯＣＯＳ（Local Oxidation of S
ilicon）法により選択酸化して選択酸化膜９を形成す
る。本実施の形態では、当該選択酸化膜９の膜厚が最大
となる中央部の膜厚はおよそ１５００Åで、選択酸化膜
９の外周部に向かうに従って膜厚は薄くなる。従って、
後述するフローティングゲート１０の上面はその中央部
を中心にして窪んだ状態に形成される（図７参照）。
リコン窒化膜４をマスクにして前記開口部７下の前記ポ
リシリコン膜３上にＬＯＣＯＳ（Local Oxidation of S
ilicon）法により選択酸化して選択酸化膜９を形成す
る。本実施の形態では、当該選択酸化膜９の膜厚が最大
となる中央部の膜厚はおよそ１５００Åで、選択酸化膜
９の外周部に向かうに従って膜厚は薄くなる。従って、
後述するフローティングゲート１０の上面はその中央部
を中心にして窪んだ状態に形成される（図７参照）。
【００２０】ここで、前述した選択酸化膜９の形成時に
ＣＶＤ酸化膜８を介してポリシリコン膜３を選択酸化さ
せているため、この選択酸化膜９の形成具合が比較的緩
やかになるため、従来のように選択酸化膜５６とポリシ
リコン膜５３との界面に不均一なギザギザした凸部５７
Ｂが形成され難くなり、後述するフローティングゲート
１０の角部の尖鋭部１０Ａは、図７に示すように緩やか
な凸部１０Ｂができる程度で比較的均一に形成できる。
ＣＶＤ酸化膜８を介してポリシリコン膜３を選択酸化さ
せているため、この選択酸化膜９の形成具合が比較的緩
やかになるため、従来のように選択酸化膜５６とポリシ
リコン膜５３との界面に不均一なギザギザした凸部５７
Ｂが形成され難くなり、後述するフローティングゲート
１０の角部の尖鋭部１０Ａは、図７に示すように緩やか
な凸部１０Ｂができる程度で比較的均一に形成できる。
【００２１】即ち、本発明ではＣＶＤ法により形成され
るＣＶＤ酸化膜８を介して熱酸化することで、選択酸化
時の熱酸化成長が緩やかになると共に、該ＣＶＤ酸化膜
８を選択酸化膜９とポリシリコン膜３との間に介在させ
ることで、従来の選択酸化膜５６が形成される際にポリ
シリコン膜５３の隣り合うグレイン粒とグレイン粒の間
に沿って形成され易く、そのような隙間のある領域で選
択酸化膜５６の終端が延びて、ポリシリコン膜５３の表
面に不均一なギザギザした凸部５７Ｂが形成され易いと
いう問題を抑制することができる。従って、本発明では
従来のように尖鋭部５７Ａの、ある数ヶ所の凸部５７Ｂ
からのみの一局集中的な消去構造に代えて、比較的均一
な尖鋭部を形成することができ、データの書き換え寿命
の向上が図れる。
るＣＶＤ酸化膜８を介して熱酸化することで、選択酸化
時の熱酸化成長が緩やかになると共に、該ＣＶＤ酸化膜
８を選択酸化膜９とポリシリコン膜３との間に介在させ
ることで、従来の選択酸化膜５６が形成される際にポリ
シリコン膜５３の隣り合うグレイン粒とグレイン粒の間
に沿って形成され易く、そのような隙間のある領域で選
択酸化膜５６の終端が延びて、ポリシリコン膜５３の表
面に不均一なギザギザした凸部５７Ｂが形成され易いと
いう問題を抑制することができる。従って、本発明では
従来のように尖鋭部５７Ａの、ある数ヶ所の凸部５７Ｂ
からのみの一局集中的な消去構造に代えて、比較的均一
な尖鋭部を形成することができ、データの書き換え寿命
の向上が図れる。
【００２２】続いて、図５に示すように前記ＣＶＤ酸化
膜８及び前記シリコン窒化膜４をそれぞれ除去する。本
工程では、先ずＣＶＤ酸化膜８をフッ酸（ＨＦ：Ｈ2 Ｏ
＝１：１０）処理して除去した後に、シリコン窒化膜４
をリン酸処理にて除去し、この後処理として、フッ酸
（例えば、ＨＦ：Ｈ2 Ｏ＝１：１０）処理にて熱酸化膜
換算でおよそ５０Åエッチオフした後、ＮＨ4ＯＨ／Ｈ2
Ｏ2／Ｈ2Ｏの混合液（例えば、組成比１：１：５）を用
いて洗浄する。
膜８及び前記シリコン窒化膜４をそれぞれ除去する。本
工程では、先ずＣＶＤ酸化膜８をフッ酸（ＨＦ：Ｈ2 Ｏ
＝１：１０）処理して除去した後に、シリコン窒化膜４
をリン酸処理にて除去し、この後処理として、フッ酸
（例えば、ＨＦ：Ｈ2 Ｏ＝１：１０）処理にて熱酸化膜
換算でおよそ５０Åエッチオフした後、ＮＨ4ＯＨ／Ｈ2
Ｏ2／Ｈ2Ｏの混合液（例えば、組成比１：１：５）を用
いて洗浄する。
【００２３】次に、前記選択酸化膜９をマスクにして前
記ポリシリコン膜３をエッチングして、図６に示すよう
にフローティングゲート１０を形成する。本工程では、
例えばＥＣＲ方式エッチャーでは流量８０ｓｃｃｍのＣ
ｌ2ガス、流量５ｓｃｃｍのＯ2ガス、圧力５ｍＴｏｒ
ｒ、ＰＦパワー５０Ｗ、マグネトロン２５０ｍＡの条件
でポリシリコン膜３をエッチングする。
記ポリシリコン膜３をエッチングして、図６に示すよう
にフローティングゲート１０を形成する。本工程では、
例えばＥＣＲ方式エッチャーでは流量８０ｓｃｃｍのＣ
ｌ2ガス、流量５ｓｃｃｍのＯ2ガス、圧力５ｍＴｏｒ
ｒ、ＰＦパワー５０Ｗ、マグネトロン２５０ｍＡの条件
でポリシリコン膜３をエッチングする。
【００２４】続いて、例えばフッ酸（例えば、ＨＦ：Ｈ
2 Ｏ＝１：２５）処理でフローティングゲート１０直下
の領域以外に形成されたゲート酸化膜２を除去する。
尚、このエッチング時にフローティングゲート１０直下
の領域以外のゲート酸化膜２は全部を除去することなし
に、途中まででエッチングを終了させても良い。更に、
図８に示すように前記フローティングゲート１０を被覆
するように基板全面に化学気相成長（ＣＶＤ）法により
堆積されるＣＶＤ酸化膜と、表面を熱酸化することによ
り形成される熱酸化膜から成るおよそ３００Å乃至４０
０Åの膜厚のトンネル酸化膜１１を形成する。
2 Ｏ＝１：２５）処理でフローティングゲート１０直下
の領域以外に形成されたゲート酸化膜２を除去する。
尚、このエッチング時にフローティングゲート１０直下
の領域以外のゲート酸化膜２は全部を除去することなし
に、途中まででエッチングを終了させても良い。更に、
図８に示すように前記フローティングゲート１０を被覆
するように基板全面に化学気相成長（ＣＶＤ）法により
堆積されるＣＶＤ酸化膜と、表面を熱酸化することによ
り形成される熱酸化膜から成るおよそ３００Å乃至４０
０Åの膜厚のトンネル酸化膜１１を形成する。
【００２５】次に、ポリシリコン膜をおよそ１５００
Å、タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜１１を介し
て前記フローティングゲート１０の上部から側部にかけ
て残存するようにパターニングしてコントロールゲート
１２を形成する。そして、後述するソース領域１３上に
開口部を有する不図示のレジスト膜を介してソース領域
形成領域の基板表層にＮ型の不純物イオンを注入する。
また、後述するドレイン領域１４上に開口部を有する不
図示のレジスト膜を介してドレイン領域形成領域の基板
表層にＮ型の不純物イオンを注入する。そして、全面を
熱処理することで前述した基板表層に注入した不純物イ
オンを拡散させて、ソース・ドレイン領域１３、１４を
形成することにより、図９に示すようなスプリットゲー
ト型のフラッシュメモリが形成される。
Å、タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜１１を介し
て前記フローティングゲート１０の上部から側部にかけ
て残存するようにパターニングしてコントロールゲート
１２を形成する。そして、後述するソース領域１３上に
開口部を有する不図示のレジスト膜を介してソース領域
形成領域の基板表層にＮ型の不純物イオンを注入する。
また、後述するドレイン領域１４上に開口部を有する不
図示のレジスト膜を介してドレイン領域形成領域の基板
表層にＮ型の不純物イオンを注入する。そして、全面を
熱処理することで前述した基板表層に注入した不純物イ
オンを拡散させて、ソース・ドレイン領域１３、１４を
形成することにより、図９に示すようなスプリットゲー
ト型のフラッシュメモリが形成される。
【００２６】以上、説明したように本発明では、フロー
ティングゲート１０の角部の尖鋭部１０Ａを比較的均一
に形成することで、従来装置のような尖鋭部５７Ａの、
ある数ヶ所の凸部５７Ｂからのみの一局集中的な消去構
造でなくなるため、フローティングゲート１０に蓄積さ
れているデータ（電子）をコントロールゲート１２側に
引き抜く際の前記トンネル酸化膜１１の電子の移動経路
も集中することが少なくなり、その移動時に該トンネル
酸化膜にかかるストレスからくるトンネル酸化膜の摩耗
劣化を遅らせることができ、データの書き換え寿命の向
上が図れる。
ティングゲート１０の角部の尖鋭部１０Ａを比較的均一
に形成することで、従来装置のような尖鋭部５７Ａの、
ある数ヶ所の凸部５７Ｂからのみの一局集中的な消去構
造でなくなるため、フローティングゲート１０に蓄積さ
れているデータ（電子）をコントロールゲート１２側に
引き抜く際の前記トンネル酸化膜１１の電子の移動経路
も集中することが少なくなり、その移動時に該トンネル
酸化膜にかかるストレスからくるトンネル酸化膜の摩耗
劣化を遅らせることができ、データの書き換え寿命の向
上が図れる。
【００２７】続いて、本発明の他の実施の形態について
説明する。尚、説明の重複を避けるため、前述した一実
施の形態と同等な構成、工程については、同符号を付し
て説明を簡略する。即ち、前述した図２に示す開口部６
を有するフォトレジスト膜５をマスクにしてシリコン窒
化膜４に開口部を形成する工程において、本実施の形態
では、図１０に示すようにシリコン窒化膜４に開口部を
形成する際に、一実施の形態によりエッチング時間を延
長させて該シリコン窒化膜４下のポリシリコン膜３をそ
の表面から所定位置（ポリシリコン膜３表面からおよそ
１００Å乃至５００Å）までオーバーエッチさせて、オ
ーバーエッチ部１７Ａを有する開口部１７を形成するも
のである。
説明する。尚、説明の重複を避けるため、前述した一実
施の形態と同等な構成、工程については、同符号を付し
て説明を簡略する。即ち、前述した図２に示す開口部６
を有するフォトレジスト膜５をマスクにしてシリコン窒
化膜４に開口部を形成する工程において、本実施の形態
では、図１０に示すようにシリコン窒化膜４に開口部を
形成する際に、一実施の形態によりエッチング時間を延
長させて該シリコン窒化膜４下のポリシリコン膜３をそ
の表面から所定位置（ポリシリコン膜３表面からおよそ
１００Å乃至５００Å）までオーバーエッチさせて、オ
ーバーエッチ部１７Ａを有する開口部１７を形成するも
のである。
【００２８】次に、前記前記レジスト膜５を除去した後
に、図１１に示すように前記オーバーエッチ部１７Ａを
有する開口部７を含む全面に一実施の形態と同様に化学
気相成長（ＣＶＤ）法によりＨＴＯ膜から成るおよそ１
００Å乃至５００ÅのＣＶＤ酸化膜１８を形成する。次
に、前記ＣＶＤ酸化膜１８を介して前記シリコン窒化膜
４をマスクにして前記オーバーエッチ部１７Ａを有する
開口部１７下の前記ポリシリコン膜３上にＬＯＣＯＳ
（Local Oxidation of Silicon）法により選択酸化して
選択酸化膜１９を形成する。
に、図１１に示すように前記オーバーエッチ部１７Ａを
有する開口部７を含む全面に一実施の形態と同様に化学
気相成長（ＣＶＤ）法によりＨＴＯ膜から成るおよそ１
００Å乃至５００ÅのＣＶＤ酸化膜１８を形成する。次
に、前記ＣＶＤ酸化膜１８を介して前記シリコン窒化膜
４をマスクにして前記オーバーエッチ部１７Ａを有する
開口部１７下の前記ポリシリコン膜３上にＬＯＣＯＳ
（Local Oxidation of Silicon）法により選択酸化して
選択酸化膜１９を形成する。
【００２９】尚、他の実施の形態においても、一実施の
形態と同様に前述した選択酸化膜１９の形成時にＣＶＤ
酸化膜１８を介してポリシリコン膜３を選択酸化させて
いるため、この選択酸化膜１９の形成具合が比較的緩や
かになるため、従来のように選択酸化膜５６とポリシリ
コン膜５３との界面に不均一なギザギザした凸部５７Ｂ
が形成され難くなり、後述するフローティングゲート２
０の角部の尖鋭部２０Ａは、緩やかな凸部ができる程度
で比較的均一に形成できる。
形態と同様に前述した選択酸化膜１９の形成時にＣＶＤ
酸化膜１８を介してポリシリコン膜３を選択酸化させて
いるため、この選択酸化膜１９の形成具合が比較的緩や
かになるため、従来のように選択酸化膜５６とポリシリ
コン膜５３との界面に不均一なギザギザした凸部５７Ｂ
が形成され難くなり、後述するフローティングゲート２
０の角部の尖鋭部２０Ａは、緩やかな凸部ができる程度
で比較的均一に形成できる。
【００３０】従って、本発明では従来のように尖鋭部５
７Ａの、ある数ヶ所の凸部５７Ｂからのみの一局集中的
な消去構造に代えて、比較的均一な尖鋭部を形成するこ
とができ、データの書き換え寿命の向上が図れる。続い
て、前記ＣＶＤ酸化膜１８及び前記シリコン窒化膜４を
それぞれ除去した後に、前記選択酸化膜１９をマスクに
して前記ポリシリコン膜３をエッチングして、図１３に
示すようにその角部に尖鋭部２０Ａを有するフローティ
ングゲート２０を形成する。そして、例えばフッ酸（例
えば、ＨＦ：Ｈ2 Ｏ＝１：２５）処理でフローティング
ゲート２０直下の領域以外に形成されたゲート酸化膜２
を除去した後に、前記フローティングゲート２０を被覆
するように基板全面に化学気相成長（ＣＶＤ）法により
堆積されるＣＶＤ酸化膜と、表面を熱酸化することによ
り形成される熱酸化膜から成るおよそ３００Å乃至４０
０Åの膜厚のトンネル酸化膜１１を形成する。
７Ａの、ある数ヶ所の凸部５７Ｂからのみの一局集中的
な消去構造に代えて、比較的均一な尖鋭部を形成するこ
とができ、データの書き換え寿命の向上が図れる。続い
て、前記ＣＶＤ酸化膜１８及び前記シリコン窒化膜４を
それぞれ除去した後に、前記選択酸化膜１９をマスクに
して前記ポリシリコン膜３をエッチングして、図１３に
示すようにその角部に尖鋭部２０Ａを有するフローティ
ングゲート２０を形成する。そして、例えばフッ酸（例
えば、ＨＦ：Ｈ2 Ｏ＝１：２５）処理でフローティング
ゲート２０直下の領域以外に形成されたゲート酸化膜２
を除去した後に、前記フローティングゲート２０を被覆
するように基板全面に化学気相成長（ＣＶＤ）法により
堆積されるＣＶＤ酸化膜と、表面を熱酸化することによ
り形成される熱酸化膜から成るおよそ３００Å乃至４０
０Åの膜厚のトンネル酸化膜１１を形成する。
【００３１】次に、ポリシリコン膜をおよそ１５００
Å、タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜１１を介し
て前記フローティングゲート１０の上部から側部にかけ
て残存するようにパターニングして、図１４に示すよう
にコントロールゲート１２を形成すると共に、ソース・
ドレイン領域１３、１４を形成している。
Å、タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜１１を介し
て前記フローティングゲート１０の上部から側部にかけ
て残存するようにパターニングして、図１４に示すよう
にコントロールゲート１２を形成すると共に、ソース・
ドレイン領域１３、１４を形成している。
【００３２】以上説明したように、本発明の他の実施の
形態では前述した一実施の形態と同様にＣＶＤ酸化膜１
８を介して選択酸化膜１９を形成することで、フローテ
ィングゲート２０の尖鋭部２０Ａを比較的均一に形成す
ることができると共に、以下に説明する効果がある。即
ち、選択酸化膜１９形成前のポリシリコン膜３表面は、
シリコン窒化膜４に開口部１７を形成する際にオーバー
エッチさせて形成したオーバーエッチ部１７Ａにより、
図１５に示す従来の選択酸化膜５６形成前のポリシリコ
ン膜５３表面に比べて、窪んだ状態になっている。従っ
て、この窪んだ状態のポリシリコン膜３をシリコン窒化
膜４を介して選択酸化することで選択酸化膜１９を形成
しているため、該選択酸化膜１９下に形成されるポリシ
リコン膜３（フローティングゲート２０）の角部の尖鋭
部２０Ａは、従来装置の尖鋭部５７Ａより鋭角に形成さ
れることになる。そのため、従来より該尖鋭部２０Ａで
の電界集中が発生し易くなり、これによりフローティン
グゲート２０からコントロールゲート１２へ電子を抜く
際の消去特性を更に向上させることができる（図１４に
示す尖鋭部２０Ａの角度θ１は、図１９に示す従来装置
の尖鋭部５７Ａの角度θ２より小さい。）。
形態では前述した一実施の形態と同様にＣＶＤ酸化膜１
８を介して選択酸化膜１９を形成することで、フローテ
ィングゲート２０の尖鋭部２０Ａを比較的均一に形成す
ることができると共に、以下に説明する効果がある。即
ち、選択酸化膜１９形成前のポリシリコン膜３表面は、
シリコン窒化膜４に開口部１７を形成する際にオーバー
エッチさせて形成したオーバーエッチ部１７Ａにより、
図１５に示す従来の選択酸化膜５６形成前のポリシリコ
ン膜５３表面に比べて、窪んだ状態になっている。従っ
て、この窪んだ状態のポリシリコン膜３をシリコン窒化
膜４を介して選択酸化することで選択酸化膜１９を形成
しているため、該選択酸化膜１９下に形成されるポリシ
リコン膜３（フローティングゲート２０）の角部の尖鋭
部２０Ａは、従来装置の尖鋭部５７Ａより鋭角に形成さ
れることになる。そのため、従来より該尖鋭部２０Ａで
の電界集中が発生し易くなり、これによりフローティン
グゲート２０からコントロールゲート１２へ電子を抜く
際の消去特性を更に向上させることができる（図１４に
示す尖鋭部２０Ａの角度θ１は、図１９に示す従来装置
の尖鋭部５７Ａの角度θ２より小さい。）。
【００３３】また、フローティングゲートの尖鋭部をよ
り鋭角にするという目的だけでは、例えば、シリコン窒
化膜４に開口部１７を形成する際にオーバーエッチさせ
てオーバーエッチ部１７Ａを有する開口部１７を形成し
て、この窪んだ領域に選択酸化膜１９を形成すること
で、尖鋭部２０Ａを鋭角にすることで対応できる。尚、
この場合でも、一旦ポリシリコン膜３の表面をエッチン
グした状態で選択酸化膜１９を形成しているため、選択
酸化膜１９下のポリシリコン膜３の表面に従来のような
不均一なギザギザした凸部が形成され難くなり、フロー
ティングゲート２０の尖鋭部２０Ａは比較的均一に形成
することができる。即ち、ポリシリコン膜に不均一なギ
ザギザした凸部が形成される原因として、ポリシリコン
膜のグレイン粒の並び具合が影響すると考えられるが、
本実施の形態ではポリシリコン膜３の表面をエッチング
することで、選択酸化膜１９が形成される領域の表面を
比較的滑らかにすることができ、この状態で選択酸化膜
１９を形成することで、該選択酸化膜１９下のポリシリ
コン膜３の表面も比較的滑らかに形成することができ
る。
り鋭角にするという目的だけでは、例えば、シリコン窒
化膜４に開口部１７を形成する際にオーバーエッチさせ
てオーバーエッチ部１７Ａを有する開口部１７を形成し
て、この窪んだ領域に選択酸化膜１９を形成すること
で、尖鋭部２０Ａを鋭角にすることで対応できる。尚、
この場合でも、一旦ポリシリコン膜３の表面をエッチン
グした状態で選択酸化膜１９を形成しているため、選択
酸化膜１９下のポリシリコン膜３の表面に従来のような
不均一なギザギザした凸部が形成され難くなり、フロー
ティングゲート２０の尖鋭部２０Ａは比較的均一に形成
することができる。即ち、ポリシリコン膜に不均一なギ
ザギザした凸部が形成される原因として、ポリシリコン
膜のグレイン粒の並び具合が影響すると考えられるが、
本実施の形態ではポリシリコン膜３の表面をエッチング
することで、選択酸化膜１９が形成される領域の表面を
比較的滑らかにすることができ、この状態で選択酸化膜
１９を形成することで、該選択酸化膜１９下のポリシリ
コン膜３の表面も比較的滑らかに形成することができ
る。
【００３４】更に、ポリシリコン膜３の窪んだ領域に選
択酸化膜１９を形成させているため、一実施の形態や従
来装置に比べて該選択酸化膜１９の高さが低くなり、段
差が緩くなる。また、ＨＴＯ膜は、通常の熱酸化膜に比
べて窒素原子をより多く含んでいるため、ＨＴＯ膜を介
して選択酸化膜１９を形成することで、該選択酸化膜１
９中にポリシリコン膜３中の導電化用のリンイオン等の
不純物が取り込まれ難くなり、トンネル酸化膜の膜質の
向上が図れる。
択酸化膜１９を形成させているため、一実施の形態や従
来装置に比べて該選択酸化膜１９の高さが低くなり、段
差が緩くなる。また、ＨＴＯ膜は、通常の熱酸化膜に比
べて窒素原子をより多く含んでいるため、ＨＴＯ膜を介
して選択酸化膜１９を形成することで、該選択酸化膜１
９中にポリシリコン膜３中の導電化用のリンイオン等の
不純物が取り込まれ難くなり、トンネル酸化膜の膜質の
向上が図れる。
【００３５】
【発明の効果】以上、本発明によれば開口部を有する耐
酸化性膜をマスクにしてポリシリコン膜を選択酸化して
選択酸化膜を形成する際に、少なくとも前記開口部から
露出したポリシリコン膜の表面をＣＶＤ酸化膜で被覆し
ておき、該ＣＶＤ酸化膜を介して選択酸化を行うこと
で、選択酸化膜下のポリシリコン膜の表面に従来のよう
な尖鋭部に不均一なギザギザした凸部が形成され難くな
り、本発明装置のフローティングゲートの尖鋭部は比較
的均一に形成することができ、従来装置のような特に尖
鋭な、ある数ヶ所の凸部からのみの一局集中的な消去構
造となることを抑制できる。そのため、フローティング
ゲートに蓄積されているデータ（電子）をコントロール
ゲート側に引き抜く際のトンネル酸化膜の電子の移動経
路も集中することが少なくなり、その移動時のトンネル
酸化膜にかかるストレスからくる該酸化膜の摩耗劣化を
遅らせることができ、データの書き換え寿命の向上を図
ることができる。
酸化性膜をマスクにしてポリシリコン膜を選択酸化して
選択酸化膜を形成する際に、少なくとも前記開口部から
露出したポリシリコン膜の表面をＣＶＤ酸化膜で被覆し
ておき、該ＣＶＤ酸化膜を介して選択酸化を行うこと
で、選択酸化膜下のポリシリコン膜の表面に従来のよう
な尖鋭部に不均一なギザギザした凸部が形成され難くな
り、本発明装置のフローティングゲートの尖鋭部は比較
的均一に形成することができ、従来装置のような特に尖
鋭な、ある数ヶ所の凸部からのみの一局集中的な消去構
造となることを抑制できる。そのため、フローティング
ゲートに蓄積されているデータ（電子）をコントロール
ゲート側に引き抜く際のトンネル酸化膜の電子の移動経
路も集中することが少なくなり、その移動時のトンネル
酸化膜にかかるストレスからくる該酸化膜の摩耗劣化を
遅らせることができ、データの書き換え寿命の向上を図
ることができる。
【００３６】また、オーバーエッチ部を有する開口部か
ら露出したポリシリコン膜上を被覆するように形成した
ＣＶＤ酸化膜を介して選択酸化膜を形成することで、フ
ローティングゲートの尖鋭部を比較的均一に形成するこ
とができると共に、選択酸化膜形成前のポリシリコン膜
の表面は、前記オーバーエッチ部により、従来の選択酸
化膜形成前のポリシリコン膜の表面に比べて、窪んだ状
態になっている。従って、この窪んだ状態のポリシリコ
ン膜を選択酸化することで選択酸化膜を形成しているた
め、該選択酸化膜下に形成されるフローティングゲート
の角部の尖鋭部は、従来装置の尖鋭部より鋭角に形成さ
れることになる。そのため、従来より該尖鋭部での電界
集中が発生し易くなり、これによりフローティングゲー
トからコントロールゲートへ電子を抜く際の消去特性を
更に向上させることができる。
ら露出したポリシリコン膜上を被覆するように形成した
ＣＶＤ酸化膜を介して選択酸化膜を形成することで、フ
ローティングゲートの尖鋭部を比較的均一に形成するこ
とができると共に、選択酸化膜形成前のポリシリコン膜
の表面は、前記オーバーエッチ部により、従来の選択酸
化膜形成前のポリシリコン膜の表面に比べて、窪んだ状
態になっている。従って、この窪んだ状態のポリシリコ
ン膜を選択酸化することで選択酸化膜を形成しているた
め、該選択酸化膜下に形成されるフローティングゲート
の角部の尖鋭部は、従来装置の尖鋭部より鋭角に形成さ
れることになる。そのため、従来より該尖鋭部での電界
集中が発生し易くなり、これによりフローティングゲー
トからコントロールゲートへ電子を抜く際の消去特性を
更に向上させることができる。
【００３７】更に言えば、フローティングゲートの尖鋭
部をより鋭角にするという効果だけであれば、オーバー
エッチ部を有する開口部を形成して、この窪んだ領域に
選択酸化膜を形成することで、フローティングゲートの
角部の尖鋭部を従来より鋭角にすることができる。尚、
この場合でも、一旦ポリシリコン膜の表面をエッチング
した状態で選択酸化膜を形成しているため、ポリシリコ
ン膜に不均一なギザギザした凸部が形成される原因とな
るポリシリコン膜のグレイン粒の出張りが均一に削られ
て、前記選択酸化膜が形成される領域の表面を比較的滑
らかにすることができ、この状態で選択酸化膜を形成す
ることで、該選択酸化膜下のポリシリコン膜の表面に従
来のような不均一なギザギザした凸部が形成され難くな
り、フローティングゲートの尖鋭部を比較的均一に形成
することができる。
部をより鋭角にするという効果だけであれば、オーバー
エッチ部を有する開口部を形成して、この窪んだ領域に
選択酸化膜を形成することで、フローティングゲートの
角部の尖鋭部を従来より鋭角にすることができる。尚、
この場合でも、一旦ポリシリコン膜の表面をエッチング
した状態で選択酸化膜を形成しているため、ポリシリコ
ン膜に不均一なギザギザした凸部が形成される原因とな
るポリシリコン膜のグレイン粒の出張りが均一に削られ
て、前記選択酸化膜が形成される領域の表面を比較的滑
らかにすることができ、この状態で選択酸化膜を形成す
ることで、該選択酸化膜下のポリシリコン膜の表面に従
来のような不均一なギザギザした凸部が形成され難くな
り、フローティングゲートの尖鋭部を比較的均一に形成
することができる。
【図１】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第１の断面図である。
置の製造方法を示す第１の断面図である。
【図２】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第２の断面図である。
置の製造方法を示す第２の断面図である。
【図３】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第３の断面図である。
置の製造方法を示す第３の断面図である。
【図４】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第４の断面図である。
置の製造方法を示す第４の断面図である。
【図５】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第５の断面図である。
置の製造方法を示す第５の断面図である。
【図６】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第６の断面図である。
置の製造方法を示す第６の断面図である。
【図７】本発明のフローティングゲートの形成状態を示
す概略斜視図である。
す概略斜視図である。
【図８】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第７の断面図である。
置の製造方法を示す第７の断面図である。
【図９】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第８の断面図である。
置の製造方法を示す第８の断面図である。
【図１０】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第１の断面図である。
憶装置の製造方法を示す第１の断面図である。
【図１１】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第２の断面図である。
憶装置の製造方法を示す第２の断面図である。
【図１２】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第３の断面図である。
憶装置の製造方法を示す第３の断面図である。
【図１３】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第４の断面図である。
憶装置の製造方法を示す第４の断面図である。
【図１４】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第５の断面図である。
憶装置の製造方法を示す第５の断面図である。
【図１５】従来の不揮発性半導体記憶装置の製造方法を
示す第１の断面図である。
示す第１の断面図である。
【図１６】従来の不揮発性半導体記憶装置の製造方法を
示す第２の断面図である。
示す第２の断面図である。
【図１７】従来の不揮発性半導体記憶装置の製造方法を
示す第３の断面図である。
示す第３の断面図である。
【図１８】従来の不揮発性半導体記憶装置の製造方法を
示す第４の断面図である。
示す第４の断面図である。
【図１９】従来の不揮発性半導体記憶装置の製造方法を
示す第５の断面図である。
示す第５の断面図である。
【図２０】従来のフローティングゲートの形成状態を示
す概略斜視図である。
す概略斜視図である。
【図２１】従来の不揮発性半導体記憶装置の消去動作を
説明するための断面図である。
説明するための断面図である。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8247
H01L 27/115
H01L 29/788
H01L 29/792
Claims (6)
- 【請求項１】 半導体基板上のゲート酸化膜上に形成さ
れたポリシリコン膜上に開口部を有する耐酸化性膜を形
成した後に該耐酸化性膜をマスクにして前記ポリシリコ
ン膜を選択酸化して選択酸化膜を形成し、該選択酸化膜
をマスクにして前記ポリシリコン膜をエッチングして成
るフローティングゲートを有する不揮発性半導体記憶装
置の製造方法において、 少なくとも前記耐酸化性膜の開口部を被覆するように該
開口部下の前記ポリシリコン膜上に化学気相成長法によ
り酸化膜を堆積させた後に該ポリシリコン膜の選択酸化
を行うことを特徴とする不揮発性半導体記憶装置の製造
方法。 - 【請求項２】 半導体基板上のゲート酸化膜上に形成さ
れたポリシリコン膜上に開口部を有する耐酸化性膜を形
成した後に該耐酸化性膜をマスクにして前記ポリシリコ
ン膜を選択酸化して選択酸化膜を形成し、該選択酸化膜
をマスクにして前記ポリシリコン膜をエッチングして成
るフローティングゲートを有する不揮発性半導体記憶装
置の製造方法において、 少なくとも前記耐酸化性膜の開口部を被覆するように該
開口部下の前記ポリシリコン膜上に化学気相成長法によ
り酸化膜を堆積する工程と、 前記耐酸化性膜をマスクにして前記酸化膜下の前記ポリ
シリコン膜を選択酸化して選択酸化膜を形成する工程
と、 前記酸化膜及び耐酸化性膜を除去した後に前記選択酸化
膜をマスクにして前記ポリシリコン膜をエッチングして
フローティングゲートを形成する工程とを有することを
特徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項３】 半導体基板上にゲート酸化膜を介してポ
リシリコン膜及びシリコン窒化膜を形成する工程と、 前記シリコン窒化膜をパターニングして開口部を形成す
る工程と、 前記開口部から露出した前記ポリシリコン膜上を被覆す
るように化学気相成長法によりＣＶＤ酸化膜を堆積する
工程と、 前記シリコン窒化膜をマスクにして前記ＣＶＤ酸化膜下
の前記ポリシリコン膜を選択酸化して選択酸化膜を形成
する工程と、 前記ＣＶＤ酸化膜及びシリコン窒化膜を除去した後に前
記選択酸化膜をマスクにして前記ポリシリコン膜をエッ
チングしてフローティングゲートを形成する工程と、 全面を酸化して前記選択酸化膜及びフローティングゲー
トを被覆するようにトンネル酸化膜を形成する工程と、 前記トンネル酸化膜を介して前記フローティングゲート
の上部から側部にかけてコントロールゲートを形成する
工程と、 前記フローティングゲートあるいはコントロールゲート
をマスクにして不純物を前記基板に注入してソース・ド
レイン拡散領域を形成する工程とを有することを特徴と
する不揮発性半導体記憶装置の製造方法。 - 【請求項４】 半導体基板上のゲート酸化膜上に形成さ
れたポリシリコン膜上に耐酸化性膜を形成して該耐酸化
性膜にフォトレジスト膜をマスクにして開口部を形成し
た後に、該耐酸化性膜をマスクにして前記開口部下の前
記ポリシリコン膜を選択酸化して選択酸化膜を形成し、
該選択酸化膜をマスクにして前記ポリシリコン膜をエッ
チングして成るフローティングゲートを有する不揮発性
半導体記憶装置の製造方法において、 前記耐酸化性膜に開口部を形成する際に該耐酸化性膜下
のポリシリコン膜表面から所定位置までオーバーエッチ
することを特徴とする不揮発性半導体記憶装置の製造方
法。 - 【請求項５】 半導体基板上のゲート酸化膜上に形成さ
れたポリシリコン膜上に耐酸化性膜を形成して該耐酸化
性膜にフォトレジスト膜をマスクにして開口部を形成し
た後に、該耐酸化性膜をマスクにして前記開口部下の前
記ポリシリコン膜を選択酸化して選択酸化膜を形成し、
該選択酸化膜をマスクにして前記ポリシリコン膜をエッ
チングして成るフローティングゲートを有する不揮発性
半導体記憶装置の製造方法において、 前記耐酸化性膜に開口部を形成する際に該耐酸化性膜下
のポリシリコン膜表面から所定位置までオーバーエッチ
する工程と、 少なくとも前記耐酸化性膜の開口部を被覆するように該
開口部下の前記ポリシリコン膜上に化学気相成長法によ
り酸化膜を堆積する工程と、 前記耐酸化性膜をマスクにして前記酸化膜下の前記ポリ
シリコン膜を選択酸化して選択酸化膜を形成する工程
と、 前記酸化膜及び耐酸化性膜を除去した後に前記選択酸化
膜をマスクにして前記ポリシリコン膜をエッチングして
フローティングゲートを形成する工程とを有することを
特徴とする不揮発性半導体記憶装置の製造方法。 - 【請求項６】 半導体基板上にゲート酸化膜を介してポ
リシリコン膜及びシリコン窒化膜を形成する工程と、 前記シリコン窒化膜上に形成したフォトレジスト膜をマ
スクにしてシリコン窒化膜に開口部を形成する際に該シ
リコン窒化膜下のポリシリコン膜の所定位置までオーバ
ーエッチする工程と、 前記開口部から露出した前記ポリシリコン膜上を被覆す
るように化学気相成長法によりＣＶＤ酸化膜を堆積する
工程と、 前記シリコン窒化膜をマスクにして前記ＣＶＤ酸化膜下
の前記ポリシリコン膜を選択酸化して選択酸化膜を形成
する工程と、 前記ＣＶＤ酸化膜及びシリコン窒化膜を除去した後に前
記選択酸化膜をマスクにして前記ポリシリコン膜をエッ
チングしてフローティングゲートを形成する工程と、 全面を酸化して前記選択酸化膜及びフローティングゲー
トを被覆するようにトンネル酸化膜を形成する工程と、 前記トンネル酸化膜を介して前記フローティングゲート
の上部から側部にかけてコントロールゲートを形成する
工程と、 前記フローティングゲートあるいはコントロールゲート
をマスクにして不純物を前記基板に注入してソース・ド
レイン拡散領域を形成する工程とを有することを特徴と
する不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20149797A JP3378776B2 (ja) | 1997-06-30 | 1997-07-28 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-174344 | 1997-06-30 | ||
| JP17434497 | 1997-06-30 | ||
| JP20149797A JP3378776B2 (ja) | 1997-06-30 | 1997-07-28 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174379A JPH1174379A (ja) | 1999-03-16 |
| JP3378776B2 true JP3378776B2 (ja) | 2003-02-17 |
Family
ID=26495988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20149797A Expired - Fee Related JP3378776B2 (ja) | 1997-06-30 | 1997-07-28 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378776B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4928019B2 (ja) * | 2000-10-03 | 2012-05-09 | マクロニクス インターナショナル カンパニー リミテッド | フローテイングゲート・メモリセル用のｖ字形状フローテイングゲートを形成する方法 |
| KR100558001B1 (ko) * | 2003-09-23 | 2006-03-06 | 삼성전자주식회사 | 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들 |
-
1997
- 1997-07-28 JP JP20149797A patent/JP3378776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1174379A (ja) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324675A (en) | Method of producing semiconductor devices of a MONOS type | |
| JP3164026B2 (ja) | 半導体装置及びその製造方法 | |
| JP4217406B2 (ja) | スプリットゲート型フラッシュメモリ素子およびその製造方法 | |
| JPH08264738A (ja) | 不揮発性メモリ製造方法 | |
| JPH09307106A (ja) | 半導体装置の製造方法 | |
| US6984562B2 (en) | Method for forming dielectric layer between gates in flash memory device | |
| JP2002033406A (ja) | フラッシュメモリセルの製造方法 | |
| US7259105B2 (en) | Methods of fabricating gate spacers for semiconductor devices | |
| KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US6818505B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JP3378776B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3439097B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20050054161A1 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| US7226838B2 (en) | Methods for fabricating a semiconductor device | |
| US6281078B1 (en) | Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices | |
| US6977134B2 (en) | Manufacturing method of a MOSFET gate | |
| US20010034136A1 (en) | Method for improving contact resistance of silicide layer in a semiconductor device | |
| JPH0563206A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH11284084A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JPH08321607A (ja) | 半導体装置およびその製造方法 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JPH11150197A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2000049340A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |