JPH11150197A - 不揮発性半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性半導体記憶装置のデータの書き換え
寿命の向上を図る。 【解決手段】 半導体基板１上のゲート酸化膜２上に形
成されたポリシリコン膜３を開口部７を有するシリコン
窒化膜４をマスクにして選択酸化して選択酸化膜を形成
し、該選択酸化膜をマスクにして前記ポリシリコン膜３
をエッチングして成るフローティングゲートを形成する
際に、前記シリコン窒化膜４の開口部７を被覆するよう
に該開口部７下の前記ポリシリコン膜３上に化学気相成
長法によりＣＶＤ酸化膜８を堆積させた後に、該ＣＶＤ
酸化膜８とポリシリコン膜３との界面にヒ素イオンを注
入した状態で、前記シリコン窒化膜４をマスクにして前
記ＣＶＤ酸化膜８下の前記ポリシリコン膜３を選択酸化
することで、選択酸化膜を増速酸化させてフローティン
グゲートの尖鋭部をより尖鋭とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置の製造方法に関し、更に詳しく言えば、スプリッ
トゲート型のフラッシュメモリにおけるデータの書き換
え特性の向上を図る技術に関する。

【０００２】

【従来の技術】以下で、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリの
製造方法について図面を参照しながら説明する。このス
プリットゲート型フラッシュメモリは、図２０に示すよ
うにコントロールゲート５９がトンネル酸化膜５８を介
してフローティングゲート５７の上部から側部にかけて
形成されて成るフラッシュメモリである。

【０００３】これを作成するには、先ず、図１６に示す
ように半導体基板５１上にＳｉＯ2膜から成るゲート酸
化膜５２、ポリシリコン膜５３及び開口部５５を有する
耐酸化性膜としてのシリコン窒化膜（ＳｉＮ膜）５４を
順次形成し、該シリコン窒化膜５４をマスクにしてＬＯ
ＣＯＳ（Local Oxidation of Silicon）法により熱酸化
することで前記開口部５５位置の前記ポリシリコン膜５
３上に選択酸化膜５６を形成する（図１７参照）。

【０００４】次に、前記選択酸化膜５６をマスクにして
ポリシリコン膜５３をエッチングして除去し、図１８に
示すようにフローティングゲート５７を形成する。続い
て、前記絶縁膜５２をフッ酸系のエッチング液で等方性
エッチングしてフローティングゲート直下にのみ残存す
るか、または該絶縁膜５２を基板上にも薄く残存させる
ようにエッチングして除去した後に、図１９に示すよう
に全面に化学気相成長（ＣＶＤ）法により堆積されるＣ
ＶＤ酸化膜と、表面を熱酸化することにより形成される
熱酸化膜から成るトンネル酸化膜５８を形成する。そし
て、トンネル酸化膜５８の上にポリシリコン膜を形成し
てフローティングゲート５７の上部から側部にかけて残
存するようにパターニングしてコントロールゲート５９
を形成し、こうして形成されたフローティングゲート５
７及びコントロールゲート５９をマスクにして、不純物
を半導体基板５１上に注入してソース・ドレイン拡散領
域６０、６１を形成する。これにより、図２０に示すよ
うなスプリットゲート型のフラッシュメモリが形成され
る。

【０００５】そして、前述したスプリットゲート型のフ
ラッシュメモリにおいて、書き込み対象のメモリセル
（以下、選択セルと称する。）のトランジスタをＯＮさ
せて、電子をフローティングゲート５７に注入すること
によりプログラムの書き込みを行っていた。また、図１
８の一点鎖線で囲まれた部分に示すようにフローティン
グゲート５７上面の角部には、前述した図１７に示した
ポリシリコン膜５３を熱酸化させて該ポリシリコン膜５
３上に選択酸化膜５６を形成することで、当該角部に鋭
角な尖鋭部５７Ａが形成されている。

【０００６】そして、この鋭角に形成された尖鋭部５７
Ａ部分では電界集中が発生し易くなり、これによりフロ
ーティングゲート５７からコントロールゲート５９へ電
子を抜く際の消去特性を向上させていた。

【０００７】

【発明が解決しようとする課題】しかしながら、前述し
た従来の不揮発性半導体記憶装置の製造方法によると、
電子の消去特性を向上させるためフローティングゲート
５７の角部に鋭角な尖鋭部５７Ａを形成するためにＬＯ
ＣＯＳ（Local Oxidation of Silicon）法によりポリシ
リコン膜上を選択酸化させている。

【０００８】このとき、図１７等に示すように後にフロ
ーティングゲート５７となる前記ポリシリコン膜５３の
表面は、不均一なギザギザした凹凸（図２１に示すフロ
ーティングゲート５７の概略斜視図の凸部５７Ｂ参照）
が形成されている。このような不均一なギザギザした凸
部５７Ｂが形成される原因として、例えば選択酸化膜５
６が形成される際にポリシリコン膜５３の隣り合うグレ
イン粒とグレイン粒の間に沿って形成され易く、そのよ
うな隙間のある領域では選択酸化膜５６の終端が延びる
という性質からグレイン粒の並び具合に影響されると考
えられる。

【０００９】このようにポリシリコン膜５３の表面に不
均一なギザギザした凸部５７Ｂが形成されていると、フ
ローティングゲート５７を形成した際に、図２１に示す
ように該フローティングゲート５７の尖鋭部５７Ａの周
縁部にも不均一なギザギザした凸部５７Ｂができてしま
う。ここで、消去動作時について図２２を基に説明する
と、例えば、コントロールゲート５９の電圧（ＶCG）が
１４Ｖ、ソース電圧（ＶS ）が０Ｖ、ドレイン電圧（Ｖ
D ）が０Ｖに設定されることで、フローティングゲート
５７に蓄積されたデータ（電子）をコントロールゲート
５９に引き抜いてデータの消去が行われる。即ち、当該
フラッシュメモリは、フローティングゲート５７とドレ
イン領域６０の間の静電容量と、コントロールゲート５
９とフローティングゲート５７の間の静電容量とを比べ
ると、前者の方が圧倒的に大きくなる構造となってお
り、前述したようにコントロールゲート電圧（ＶCG）が
１４Ｖで、ドレイン電圧（ＶD ）が０Ｖの場合、コント
ロールゲート５９とフローティングゲート５７間に高電
界が発生する。その結果、ファウラー−ノルドハイム・
トンネル電流（Fowler-Nordheim Tunnel Current、Ｆ−
Ｎトンネル電流という。）が流れ、フローティングゲー
ト５７の中の電子がコントロールゲート５９側に引き抜
かれて（図２２の矢印Ａ参照）、データの消去が行われ
る。

【００１０】そして、この消去動作時に、前述したよう
にフローティングゲート５７の尖鋭部５７Ａに不均一な
凸部５７Ｂが形成されていると、この凸部５７Ｂ内で特
に尖鋭な部分に電界が集中することになり、データの消
去動作時には常時、数ヶ所の同じ凸部５７Ｂを介してフ
ローティングゲート５７内の電子がコントロールゲート
５９に引き抜かれることになる。

【００１１】そのため、通常数万回から数十万回、更に
は数百万回のデータの書き換え要求に対処することを考
えると、前述したような尖鋭部５７Ａの、ある数ヶ所の
凸部５７Ｂからのみの一局集中的な消去構造では、デー
タの書き換え寿命の向上を図ることができない。従っ
て、本発明では前述したような尖鋭部をより尖鋭に形成
すると共に、該尖鋭部の、ある数ヶ所の凸部からのみの
一局集中的な消去構造に代えて、比較的均一な尖鋭部を
形成することで、データの書き換え寿命の向上を可能と
する不揮発性半導体記憶装置の製造方法を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】そこで、本発明は半導体
基板１上のゲート酸化膜２上に形成されたポリシリコン
膜３を開口部７を有するシリコン窒化膜４をマスクにし
て選択酸化して選択酸化膜１０を形成し、該選択酸化膜
１０をマスクにして前記ポリシリコン膜３をエッチング
して成るフローティングゲート１１を有する不揮発性半
導体記憶装置の製造方法において、前記シリコン窒化膜
４の開口部７を被覆するように該開口部７下の前記ポリ
シリコン膜３上に化学気相成長法によりＣＶＤ酸化膜８
を堆積させた後に、該ＣＶＤ酸化膜８とポリシリコン膜
３との界面にヒ素イオンを注入した状態で、前記シリコ
ン窒化膜４をマスクにして前記ＣＶＤ酸化膜８下の前記
ポリシリコン膜３を選択酸化して選択酸化膜１０を形成
する。続いて、前記ＣＶＤ酸化膜８及びシリコン窒化膜
４を除去した後に、前記選択酸化膜１０をマスクにして
前記ポリシリコン膜３をエッチングして尖鋭部１１Ａを
有するフローティングゲート１１を形成するものであ
る。

【００１３】また、本発明は半導体基板１上のゲート酸
化膜２上に形成されたポリシリコン膜３を開口部１６を
有するシリコン窒化膜４をマスクにして選択酸化して選
択酸化膜２０を形成し、該選択酸化膜２０をマスクにし
て前記ポリシリコン膜３をエッチングして成るフローテ
ィングゲート２１を有する不揮発性半導体記憶装置の製
造方法において、前記シリコン窒化膜４に開口部１６を
形成する際にポリシリコン膜３をオーバーエッチさせて
ポリシリコン膜３にオーバーエッチ部１７を形成する。
次に、前記開口部１６を被覆するように該開口部１６下
の前記ポリシリコン膜３上に化学気相成長法によりＣＶ
Ｄ酸化膜１８を堆積させた後に、該ＣＶＤ酸化膜１８と
ポリシリコン膜３との界面にヒ素イオンを注入した状態
で、前記シリコン窒化膜４をマスクにして前記ＣＶＤ酸
化膜１８下の前記ポリシリコン膜３を選択酸化して選択
酸化膜２０を形成する。続いて、前記ＣＶＤ酸化膜１８
及びシリコン窒化膜４を除去した後に、前記選択酸化膜
２０をマスクにして前記ポリシリコン膜３をエッチング
して尖鋭部２１Ａを有するフローティングゲート２１を
形成するものである。

【００１４】

【発明の実施の形態】以下、本発明の不揮発性半導体記
憶装置の製造方法の一実施の形態について説明する。本
発明の一実施の形態に係わる不揮発性半導体記憶装置
は、図９に示すようにコントロールゲート１３がトンネ
ル酸化膜１２を介してフローティングゲート１１の上部
から側部にかけて形成されて成ることを特徴とするスプ
リットゲート型のフラッシュメモリである。

【００１５】先ず、図１に示すように例えばＰ型の半導
体基板１上におよそ１００Åの膜厚のゲート酸化膜２、
およそ１５００Åの膜厚のポリシリコン膜３を順次形成
し、該ポリシリコン膜３上におよそ５００Åの膜厚のシ
リコン窒化膜（ＳｉＮ膜）４を形成する。該シリコン窒
化膜４上にはフォトレジスト膜５が形成され、該フォト
レジスト膜５には周知のパターニング技術により開口部
６が穿設されている。

【００１６】次に、図２に示すように前記フォトレジス
ト膜５をマスクにして前記シリコン窒化膜４をドライエ
ッチングして、開口部７を形成する。尚、本工程では、
例えば反応ガスとしてＡｒ＋ＣＨＦ3＋ＣＦ4をそれぞれ
１０００ｓｃｃｍ＋２４ｓｃｃｍ＋５６ｓｃｃｍずつ反
応室（不図示）に導入し、その中の圧力を２Ｔｏｒｒに
設定している。

【００１７】続いて、前記レジスト膜５を除去した後
に、図３に示すように前記開口部７を含む全面に化学気
相成長（ＣＶＤ）法によりＣＶＤ酸化膜８を形成する。
尚、前記ＣＶＤ酸化膜８は、低圧（ＬＰ）ＣＶＤ炉にモ
ノシラン（ＳｉＨ4）とＮ2Ｏとを流量比３００CC：３０
００CCの比率で用い、真空度９０Ｐａ、温度８００℃の
条件下の減圧（ＬＰ）ＣＶＤ法で形成されるＨＴＯ（Hi
gh Temperature Oxide）膜で、およそ１００Å乃至５０
０Åの厚さに形成する。本実施の形態では、およそ３０
０Åの膜厚で形成する。

【００１８】次に、前記ＣＶＤ酸化膜８上からシリコン
窒化膜４をマスクにしてＣＶＤ酸化膜８とポリシリコン
膜３との界面に例えばＮ型不純物であるヒ素イオン（73
Ａｓ+ ）を例えば、加速電圧５０ＫｅＶ、注入量３×１
０15／ｃｍ2 の条件で注入することで、ＣＶＤ酸化膜８
とポリシリコン膜３との界面にイオン注入領域９を形成
する。尚、ヒ素イオン（73Ａｓ+ ）に代えてリンイオン
（31Ｐ+ ）を注入しても良い。また、ボロンイオン（11
Ｂ+ ）や二フッ化ボロンイオン（47ＢＦ2+）等のＰ型不
純物を注入しても良いが、Ｎ型不純物の方が後述する増
速酸化作用が顕著である。

【００１９】続いて、前記ＣＶＤ酸化膜８を介して前記
シリコン窒化膜４をマスクにして前記開口部７下の前記
ポリシリコン膜３上にＬＯＣＯＳ（Local Oxidation of
Silicon）法により選択酸化して選択酸化膜１０を形成
する。このとき、前述したＣＶＤ酸化膜８とポリシリコ
ン膜３との界面に注入したヒ素イオン（73Ａｓ+ ）によ
りポリシリコン膜３が従来に比べて増速酸化されること
により、従来と同じ酸化時間だけ酸化を行うことで、選
択酸化膜１０の成長が増大する。ここで、図１０はポリ
シリコン膜内に不純物イオンを注入することで、増速酸
化が起きることを説明するための図であり、ヒ素イオン
（73Ａｓ+ ）を注入しない状態で選択酸化する場合に対
する、ヒ素イオン（73Ａｓ+ ）を例えば各種注入量で注
入した状態で選択酸化した場合の増速酸化度を示してい
る。これによれば、例えば注入量３×１０15／ｃｍ2 の
場合には、およそ３０％の増速が図れることになる。

【００２０】これにより、本実施の形態では、当該選択
酸化膜１０の膜厚が最大となる中央部の膜厚は、従来の
膜厚が１５００Åとした場合、その３０％増速されてお
よそ２０００Åとなり、選択酸化膜１０の外周部に向か
うに従って膜厚は薄くなるが、従来より選択酸化膜１０
の端部はより尖鋭になる。また、従って、後述するフロ
ーティングゲート１１の角部の尖鋭部１１Ａは従来の尖
鋭部５７Ａに比べてより尖鋭に形成できる（図９に示す
一実施形態の尖鋭部１１Ａの尖鋭角度θ１は、図２０に
示す従来の尖鋭部５７Ａの尖鋭角度θ３より尖鋭であ
る。）。

【００２１】本実施の形態では、当該選択酸化膜１０の
膜厚が最大となる中央部の膜厚はおよそ２０００Åで、
選択酸化膜１０の外周部に向かうに従って膜厚は薄くな
る。従って、後述するフローティングゲート１１の上面
はその中央部を中心にして窪んだ状態に形成される（図
７参照）。ここで、ポリシリコン膜３が増速酸化される
際に該ポリシリコン膜３内に注入させたヒ素イオン（73
Ａｓ+ ）によりポリシリコン膜３のグレイン粒が比較的
均一に酸化され易くなり従来のようなグレイン粒に起因
した選択酸化膜５６とポリシリコン膜５３との界面に不
均一なギザギザした凸部５７Ｂが形成され難くなり、後
述するフローティングゲート１１の角部の尖鋭部１１Ａ
は、図７に示すように緩やかな凸部１１Ｂができる程度
で比較的均一に形成できる。

【００２２】また、前述したＣＶＤ酸化膜８は、ヒ素イ
オン（73Ａｓ+ ）をポリシリコン膜３の表面に注入する
ためのマスクとして利用するもので、増速酸化する前に
除去しても良く、更に、加速電圧を十分に低くして、前
記ＣＶＤ酸化膜８がない状態でもポリシリコン膜３の表
層にヒ素イオン（73Ａｓ+ ）を注入するようにして、増
速酸化させるようにしても良い。しかし、選択酸化膜１
０の形成時にＣＶＤ酸化膜８を介してポリシリコン膜３
を増速酸化させることで、この選択酸化膜１０の形成具
合が比較的緩やかになるため、従来のような不均一なギ
ザギザした凸部５７Ｂが形成され難くなり、後述するフ
ローティングゲート１１の角部の尖鋭部１１Ａは、図７
に示すように緩やかな凸部１１Ｂができる程度で比較的
均一に形成できる。

【００２３】即ち、本発明ではＣＶＤ法により形成され
るＣＶＤ酸化膜８を介して熱酸化することで、選択酸化
時の熱酸化成長が緩やかになると共に、該ＣＶＤ酸化膜
８を選択酸化膜１０とポリシリコン膜３との間に介在さ
せることで、従来の選択酸化膜５６が形成される際にポ
リシリコン膜５３の隣り合うグレイン粒とグレイン粒の
間に沿って形成され易く、そのような隙間のある領域で
選択酸化膜５６の終端が延びて、ポリシリコン膜５３の
表面に不均一なギザギザした凸部５７Ｂが形成され易い
という問題を抑制することができる。従って、本発明で
は従来のように尖鋭部５７Ａの、ある数ヶ所の凸部５７
Ｂからのみの一局集中的な消去構造に代えて、比較的均
一な尖鋭部を形成することができ、データの書き換え寿
命の向上が図れる。

【００２４】続いて、図５に示すように前記ＣＶＤ酸化
膜８及び前記シリコン窒化膜４をそれぞれ除去する。本
工程では、先ずＣＶＤ酸化膜８をフッ酸（ＨＦ：Ｈ2 Ｏ
＝１：１０）処理して除去した後に、シリコン窒化膜４
をリン酸処理にて除去し、この後処理として、フッ酸
（例えば、ＨＦ：Ｈ2 Ｏ＝１：１０）処理にて熱酸化膜
換算でおよそ５０Åエッチオフした後、ＮＨ4ＯＨ／Ｈ2
Ｏ2／Ｈ2Ｏの混合液（例えば、組成比１：１：５）を用
いて洗浄する。

【００２５】次に、前記選択酸化膜１０をマスクにして
前記ポリシリコン膜３をエッチングして、図６に示すよ
うにフローティングゲート１１を形成する。本工程で
は、例えばＥＣＲ方式エッチャーでは流量８０ｓｃｃｍ
のＣｌ2 ガス、流量５ｓｃｃｍのＯ2 ガス、圧力５ｍＴ
ｏｒｒ、ＰＦパワー５０Ｗ、マグネトロン２５０ｍＡの
条件でポリシリコン膜３をエッチングする。

【００２６】図７はフローティングゲートの形成状態を
示す概略斜視図で、フローティングゲート１１の上面は
その中央部を中心にして窪んだ状態に形成され、尖鋭部
１１Ａは、緩やかな凸部１１Ｂができる程度で比較的均
一に形成されている。続いて、例えばフッ酸（例えば、
ＨＦ：Ｈ2 Ｏ＝１：２５）処理でフローティングゲート
１１直下の領域以外に形成されたゲート酸化膜２を除去
する。尚、このエッチング時にフローティングゲート１
１直下の領域以外のゲート酸化膜２は全部を除去するこ
となしに、途中まででエッチングを終了させても良い。

【００２７】更に、図８に示すように前記フローティン
グゲート１１を被覆するように基板全面に化学気相成長
（ＣＶＤ）法により堆積されるＣＶＤ酸化膜と、表面を
熱酸化することにより形成される熱酸化膜から成るおよ
そ３００Å乃至４００Åの膜厚のトンネル酸化膜１２を
形成する。次に、ポリシリコン膜をおよそ１５００Å、
タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ１５
００Å順次形成し、前記トンネル酸化膜１２を介して前
記フローティングゲート１１の上部から側部にかけて残
存するようにパターニングしてコントロールゲート１３
を形成する。そして、後述するソース拡散領域１４上に
開口部を有する不図示のレジスト膜を介してソース拡散
領域形成領域の基板表層にリンイオン（31Ｐ+ ）やヒ素
イオン（73Ａｓ+ ）等のＮ型不純物イオンを注入する。
また、後述するドレイン拡散領域１５上に開口部を有す
る不図示のレジスト膜を介してドレイン拡散領域形成領
域の基板表層にリンイオン（31Ｐ+ ）やヒ素イオン（73
Ａｓ+ ）等のＮ型不純物イオンを注入する。そして、全
面を熱処理することで前述した基板表層に注入した不純
物イオンを拡散させて、ソース・ドレイン拡散領域１
４、１５を形成することにより、図９に示すようなスプ
リットゲート型のフラッシュメモリが形成される。

【００２８】以上、説明したように本発明では、選択酸
化膜１０を形成する際に、予めポリシリコン膜３にヒ素
イオン（73Ａｓ+ ）を注入しておくことで、増速酸化を
発生させて選択酸化膜１０の成長を増大させて、フロー
ティングゲート１１の角部の尖鋭部１１Ａを従来より尖
鋭に形成すると共に、該尖鋭部１１Ａを比較的均一に形
成することで、従来装置に比べて消去特性が向上すると
共に、従来のような尖鋭部５７Ａの、ある数ヶ所の凸部
５７Ｂからのみの一局集中的な消去構造でなくなるた
め、フローティングゲート１１に蓄積されているデータ
（電子）をコントロールゲート１３側に引き抜く際の前
記トンネル酸化膜１２の電子の移動経路も集中すること
が少なくなり、その移動時に該トンネル酸化膜にかかる
ストレスからくるトンネル酸化膜の摩耗劣化を遅らせる
ことができ、データの書き換え寿命の向上が図れる。

【００２９】以下、本発明の他の実施の形態について説
明する。尚、説明の重複を避けるため、前述した一実施
の形態と同等な構成、工程については、同符号を付して
説明を簡略する。先ず、一実施の形態の図１に示す工程
の後、即ち、図１に示すように半導体基板１上におよそ
１００Åの膜厚のゲート酸化膜２、およそ１５００Åの
膜厚のポリシリコン膜３、およそ５００Åの膜厚のシリ
コン窒化膜（ＳｉＮ膜）４、そして該シリコン窒化膜４
上に開口部６を有するフォトレジスト膜５が形成された
状態の後に、図１１に示すように該フォトレジスト膜５
をマスクにして前記シリコン窒化膜４をドライエッチン
グして、開口部１６を形成する。このとき、一実施の形
態の時よりエッチング時間を延長させて該シリコン窒化
膜４下のポリシリコン膜３をその表面から所定位置（ポ
リシリコン膜３表面からおよそ１００Å乃至５００Å）
までオーバーエッチさせて、オーバーエッチ部１７を有
する開口部１７を形成する。

【００３０】続いて、前記レジスト膜５を除去した後
に、図１２に示すように前記開口部１６を含む全面に化
学気相成長（ＣＶＤ）法によりＣＶＤ酸化膜１８を形成
する。尚、前記ＣＶＤ酸化膜１８は、低圧（ＬＰ）ＣＶ
Ｄ炉にモノシラン（ＳｉＨ4）とＮ2Ｏとを流量比３００
CC：３０００CCの比率で用い、真空度９０Ｐａ、温度８
００℃の条件下の減圧（ＬＰ）ＣＶＤ法で形成されるＨ
ＴＯ（High Temperature Oxide）膜で、およそ１００Å
乃至５００Åの厚さに形成する。ここでは、およそ３０
０Åの膜厚で形成する。

【００３１】次に、図１２に示すように前記ＣＶＤ酸化
膜１８上からシリコン窒化膜４をマスクにしてＣＶＤ酸
化膜１８とポリシリコン膜３との界面に例えばＮ型不純
物であるヒ素イオン（73Ａｓ+ ）を例えば、加速電圧５
０ＫｅＶ、注入量３×１０15／ｃｍ2 の条件で注入し
て、ＣＶＤ酸化膜１８とポリシリコン膜３との界面にイ
オン注入領域１９を形成する。尚、ヒ素イオン（73Ａｓ
+ ）に代えてリンイオン（31Ｐ+ ）を注入しても良い。
また、ボロンイオン（11Ｂ+ ）や二フッ化ボロンイオン
（47ＢＦ2+）等のＰ型不純物を注入しても良いが、Ｎ型
不純物の方が後述する増速酸化作用が顕著である。

【００３２】続いて、図１３に示すように前記ＣＶＤ酸
化膜１８を介して前記シリコン窒化膜４をマスクにして
前記オーバーエッチ部１７を有する開口部１６下の前記
ポリシリコン膜３上にＬＯＣＯＳ（Local Oxidation of
Silicon）法により選択酸化して選択酸化膜２０を形成
する。このとき、前記ポリシリコン膜３の表層に注入し
たヒ素イオン（73Ａｓ+ ）によりポリシリコン膜３が従
来に比べて増速酸化されることにより、従来と同じ酸化
時間だけ酸化を行うことで、選択酸化膜２０の成長が増
大し、しかも選択酸化させるポリシリコン膜３の表面が
オーバーエッチさせたことで窪んでいるため、その窪み
に沿って酸化成長することになり、後述するフローティ
ングゲート２１の角部の尖鋭部２１Ａは一実施の形態の
尖鋭部１１Ａより更に尖鋭となる。従って、後述するフ
ローティングゲート２１の角部の尖鋭部２１Ａは一実施
の形態の尖鋭部１１Ａに比べてより尖鋭に形成できる
（図１５に示す他の実施の形態の尖鋭部２１Ａの尖鋭角
度θ２は、図９に示す従来の尖鋭部１１Ａの尖鋭角度θ
１より尖鋭である。）。

【００３３】次に、前記ＣＶＤ酸化膜１８及び前記シリ
コン窒化膜４をそれぞれ除去した後に、前記選択酸化膜
２０をマスクにして前記ポリシリコン膜３をエッチング
して、図１４に示すようにその角部に尖鋭部２１Ａを有
するフローティングゲート２１を形成する。そして、例
えばフッ酸（例えば、ＨＦ：Ｈ2 Ｏ＝１：２５）処理で
フローティングゲート２１直下の領域以外に形成された
ゲート酸化膜２を除去した後に、前記フローティングゲ
ート２１を被覆するように基板全面に化学気相成長（Ｃ
ＶＤ）法により堆積されるＣＶＤ酸化膜と、表面を熱酸
化することにより形成される熱酸化膜から成るおよそ３
００Å乃至４００Åの膜厚のトンネル酸化膜１２を形成
する。

【００３４】次に、ポリシリコン膜をおよそ１５００
Å、タングステンシリサイド膜（ＷＳｉｘ膜）をおよそ
１５００Å順次形成し、前記トンネル酸化膜１２を介し
て前記フローティングゲート２１の上部から側部にかけ
て残存するようにパターニングして、図１５に示すよう
にコントロールゲート１３を形成すると共に、ソース・
ドレイン拡散領域１４、１５を形成している。

【００３５】以上説明したように、本発明の他の実施の
形態ではシリコン窒化膜４に開口部１６を形成する際に
ポリシリコン膜３の表面をオーバーエッチした後に、該
開口部１６を被覆するように開口部１６下のポリシリコ
ン膜上にＣＶＤ酸化膜１８を形成し、前記シリコン窒化
膜４をマスクにしてＣＶＤ酸化膜１８とポリシリコン膜
３との界面にヒ素イオン（73Ａｓ+ ）を注入した状態で
選択酸化することで、選択酸化膜２０が増速酸化される
と共に、注入したヒ素イオン（73Ａｓ+ ）によりポリシ
リコン膜３のグレイン粒が比較的均一に酸化され易くな
り従来のようなグレイン粒に起因した選択酸化膜５６と
ポリシリコン膜５３との界面に不均一なギザギザした凸
部５７Ｂが形成され難くなり、尖鋭部２１Ａは一実施の
形態と同様に緩やかな凸部ができる程度で比較的均一に
形成できる。従って、増速酸化させて選択酸化膜２１の
成長を増大させて、フローティングゲート２１の角部の
尖鋭部２１Ａを従来より尖鋭に形成すると共に、該尖鋭
部２１Ａを比較的均一に形成することで、従来装置に比
べて消去特性が向上すると共に、従来のような尖鋭部５
７Ａの、ある数ヶ所の凸部５７Ｂからのみの一局集中的
な消去構造でなくなるため、フローティングゲート２１
に蓄積されているデータ（電子）をコントロールゲート
１３側に引き抜く際の前記トンネル酸化膜２１の電子の
移動経路も集中することが少なくなり、その移動時に該
トンネル酸化膜にかかるストレスからくるトンネル酸化
膜の摩耗劣化を遅らせることができ、データの書き換え
寿命の向上が図れる。

【００３６】また、シリコン窒化膜４に開口部１６を形
成する際にオーバーエッチさせて形成したオーバーエッ
チ部１７により、図１６に示す従来の選択酸化膜５６形
成前のポリシリコン膜５３表面に比べて、窪んだ状態に
なっている。従って、この窪んだ状態のポリシリコン膜
３をシリコン窒化膜４を介して選択酸化することで選択
酸化膜２０を形成しているため、該選択酸化膜２０下に
形成されるポリシリコン膜３（フローティングゲート２
１）の角部の尖鋭部２１Ａは、一実施の形態の尖鋭部１
１Ａより更に鋭角に形成されることになる。そのため、
従来より該尖鋭部２１Ａでの電界集中が発生し易くな
り、これによりフローティングゲート２１からコントロ
ールゲート１３へ電子を抜く際の消去特性を更に向上さ
せることができる。

【００３７】更に、ポリシリコン膜３の窪んだ領域に選
択酸化膜２０を形成させているため、一実施の形態や従
来装置に比べて該選択酸化膜２０の高さが低くなり、段
差が低減できる。

【００３８】

【発明の効果】以上、本発明の一実施の形態によれば開
口部を有する耐酸化性膜をマスクにしてポリシリコン膜
を選択酸化して選択酸化膜を形成する際に、少なくとも
前記開口部から露出したポリシリコン膜の表面をＣＶＤ
酸化膜で被覆した状態で該ＣＶＤ酸化膜とポリシリコン
膜との界面にヒ素イオン（73Ａｓ+ ）を注入して、該Ｃ
ＶＤ酸化膜を介して選択酸化を行うことで、ポリシリコ
ン膜が増速酸化されて選択酸化膜が増大する。従って、
従来装置に比べてフローティングゲートの角部の尖鋭部
をより尖鋭に形成することができるため、消去特性の向
上が図れる。また、ポリシリコン膜内にヒ素イオン（73
Ａｓ+ ）注入したことで、ポリシリコン膜のグレイン粒
が比較的均一に酸化され易くなり従来のようなグレイン
粒に起因した選択酸化膜とポリシリコン膜との界面に不
均一なギザギザした凸部が形成され難くなり、尖鋭部は
緩やかな凸部ができる程度で比較的均一に形成すること
ができ、従来装置のような特に尖鋭な、ある数ヶ所の凸
部からのみの一局集中的な消去構造となることを抑制で
きる。そのため、フローティングゲートに蓄積されてい
るデータ（電子）をコントロールゲート側に引き抜く際
のトンネル酸化膜の電子の移動経路も集中することが少
なくなり、その移動時のトンネル酸化膜にかかるストレ
スからくる該酸化膜の摩耗劣化を遅らせることができ、
データの書き換え寿命の向上を図ることができる。

【００３９】また、本発明の他の実施の形態によればシ
リコン窒化膜に開口部を形成する際にポリシリコン膜を
オーバーエッチさせてポリシリコン膜にオーバーエッチ
部を形成し、前記開口部を被覆するように該開口部下の
前記ポリシリコン膜上にＣＶＤ酸化膜を形成した後に、
該ＣＶＤ酸化膜とポリシリコン膜との界面にヒ素イオン
（73Ａｓ+ ）を注入して、該ＣＶＤ酸化膜を介して選択
酸化を行うことで、ポリシリコン膜が増速酸化されて選
択酸化膜が増大する。しかも、該選択酸化膜は、ポリシ
リコン膜のオーバーエッチ部により窪んだ領域に選択酸
化して形成しているため、フローティングゲートの角部
の尖鋭部は一実施の形態の尖鋭部に比べてより尖鋭に形
成できるため、消去特性の向上が図れる。更に、ポリシ
リコン膜内にヒ素イオン（73Ａｓ+ ）注入したことで、
ポリシリコン膜のグレイン粒が比較的均一に酸化され易
くなり従来のようなグレイン粒に起因した選択酸化膜と
ポリシリコン膜との界面に不均一なギザギザした凸部が
形成され難くなり、尖鋭部は緩やかな凸部ができる程度
で比較的均一に形成することができ、従来装置のような
特に尖鋭な、ある数ヶ所の凸部からのみの一局集中的な
消去構造となることを抑制できる。そのため、フローテ
ィングゲートに蓄積されているデータ（電子）をコント
ロールゲート側に引き抜く際のトンネル酸化膜の電子の
移動経路も集中することが少なくなり、その移動時のト
ンネル酸化膜にかかるストレスからくる該酸化膜の摩耗
劣化を遅らせることができ、データの書き換え寿命の向
上を図ることができる。

【００４０】また、ポリシリコン膜の窪んだ領域に選択
酸化膜を形成しているため、一実施の形態や従来装置に
比べて該選択酸化膜の高さを低く形成でき、段差の低減
化が図れる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第１の断面図である。

【図２】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第２の断面図である。

【図３】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第３の断面図である。

【図４】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第４の断面図である。

【図５】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第５の断面図である。

【図６】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第６の断面図である。

【図７】本発明のフローティングゲートの形成状態を示
す概略斜視図である。

【図８】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第７の断面図である。

【図９】本発明の一実施の形態の不揮発性半導体記憶装
置の製造方法を示す第８の断面図である。

【図１０】不純物が注入されたポリシリコン膜の増速酸
化度を示す図である。

【図１１】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第１の断面図である。

【図１２】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第２の断面図である。

【図１３】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第３の断面図である。

【図１４】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第４の断面図である。

【図１５】本発明の他の実施の形態の不揮発性半導体記
憶装置の製造方法を示す第５の断面図である。

【図１６】従来の不揮発性半導体記憶装置の製造方法を
示す第１の断面図である。

【図１７】従来の不揮発性半導体記憶装置の製造方法を
示す第２の断面図である。

【図１８】従来の不揮発性半導体記憶装置の製造方法を
示す第３の断面図である。

【図１９】従来の不揮発性半導体記憶装置の製造方法を
示す第４の断面図である。

【図２０】従来の不揮発性半導体記憶装置の製造方法を
示す第５の断面図である。

【図２１】従来のフローティングゲートの形成状態を示
す概略斜視図である。

【図２２】従来の不揮発性半導体記憶装置の消去動作を
説明するための断面図である。

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 27/115

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上のゲート酸化膜上に形成さ
   れたポリシリコン膜上に開口部を有する耐酸化性膜を形
   成した後に該耐酸化性膜をマスクにして前記ポリシリコ
   ン膜を選択酸化して選択酸化膜を形成し、該選択酸化膜
   をマスクにして前記ポリシリコン膜をエッチングして成
   るフローティングゲートを有する不揮発性半導体記憶装
   置の製造方法において、 前記耐酸化性膜の開口部を被覆するように該開口部下の
   前記ポリシリコン膜上に酸化膜を形成した状態で該酸化
   膜とポリシリコン膜との界面に増速酸化用の不純物イオ
   ンを注入した後に該ポリシリコン膜を選択酸化すること
   で増速酸化させた選択酸化膜を形成することを特徴とす
   る不揮発性半導体記憶装置の製造方法。
2. 【請求項２】 半導体基板上のゲート酸化膜上に形成さ
   れたポリシリコン膜上に開口部を有する耐酸化性膜を形
   成した後に該耐酸化性膜をマスクにして前記ポリシリコ
   ン膜を選択酸化して選択酸化膜を形成し、該選択酸化膜
   をマスクにして前記ポリシリコン膜をエッチングして成
   るフローティングゲートを有する不揮発性半導体記憶装
   置の製造方法において、 前記耐酸化性膜の開口部を被覆するように該開口部下の
   前記ポリシリコン膜上に酸化膜を形成した状態で該酸化
   膜とポリシリコン膜との界面に増速酸化用の不純物イオ
   ンを注入する工程と、 前記耐酸化性膜をマスクにして不純物イオンが注入され
   た前記ポリシリコン膜を増速酸化させて選択酸化膜を形
   成する工程と、 前記耐酸化性膜を除去した後に前記選択酸化膜をマスク
   にして前記ポリシリコン膜をエッチングしてフローティ
   ングゲートを形成する工程とを有することを特徴とする
   不揮発性半導体記憶装置の製造方法。
3. 【請求項３】 半導体基板上にゲート酸化膜を介してポ
   リシリコン膜及びシリコン窒化膜を形成する工程と、 前記シリコン窒化膜をパターニングして開口部を形成す
   る工程と、 前記開口部を被覆するように該開口部下の前記ポリシリ
   コン膜上に酸化膜を形成した状態で該酸化膜とポリシリ
   コン膜との界面に増速酸化用の不純物イオンを注入する
   工程と、 前記シリコン窒化膜をマスクにして前記ポリシリコン膜
   を増速酸化させて選択酸化膜を形成する工程と、 前記シリコン窒化膜を除去した後に前記選択酸化膜をマ
   スクにして前記ポリシリコン膜をエッチングしてフロー
   ティングゲートを形成する工程と、 全面に前記選択酸化膜及びフローティングゲートを被覆
   するようにトンネル酸化膜を形成する工程と、 前記トンネル酸化膜を介して前記フローティングゲート
   の上部から側部にかけてコントロールゲートを形成する
   工程と、 前記フローティングゲートあるいはコントロールゲート
   をマスクにして不純物を前記基板に注入してソース・ド
   レイン拡散領域を形成する工程とを有することを特徴と
   する不揮発性半導体記憶装置の製造方法。
4. 【請求項４】 前記不純物イオンはリンイオン、ヒ素イ
   オン等のＮ型不純物イオンであることを特徴とする請求
   項１あるいは請求項２あるいは請求項３に記載の不揮発
   性半導体記憶装置の製造方法。