KR100422351B1 - 플래쉬메모리 소자의 유전체층 형성방법 - Google Patents

플래쉬메모리 소자의 유전체층 형성방법 Download PDF

Info

Publication number
KR100422351B1
KR100422351B1 KR10-2001-0037744A KR20010037744A KR100422351B1 KR 100422351 B1 KR100422351 B1 KR 100422351B1 KR 20010037744 A KR20010037744 A KR 20010037744A KR 100422351 B1 KR100422351 B1 KR 100422351B1
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
cell region
layer
peripheral region
Prior art date
Application number
KR10-2001-0037744A
Other languages
English (en)
Other versions
KR20030001884A (ko
Inventor
양인권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0037744A priority Critical patent/KR100422351B1/ko
Publication of KR20030001884A publication Critical patent/KR20030001884A/ko
Application granted granted Critical
Publication of KR100422351B1 publication Critical patent/KR100422351B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Abstract

본 발명은 유전체층 형성을 위한 식각 공정 진행 시에 발생되는 게이트절연층의 손실을 최소화할 수 있는 플래쉬메모리 소자(flash memory device)의 유전체층 형성방법에 관해 개시한다.
개시된 본 발명의 플래쉬메모리 소자의 유전체층 형성방법은 셀영역과 주변영역이 정의된 반도체기판을 제공하는 단계와, 기판의 셀영역과 주변영역에 게이트절연층 및 도전층을 차례로 형성하는 단계와, 기판에 주변영역은 덮고 셀영역의 일부위를 노출시키는 제 1감광막패턴을 형성하는 단계와, 제 1감광막패턴을 마스크로 하여 셀영역의 도전층을 제거하여 도전패턴을 형성하는 단계와, 제 1감광막패턴을 제거하는 단계와, 셀영역의 도전패턴을 포함한 게이트절연층과 주변영역의 도전층 상에 산화막-질화막-산화막-질화막(ONON)의 구조를 가진 절연층을 형성하는 단계와, 셀영역 및 주변영역의 절연층 상에 셀영역은 덮고 주변영역을 노출시키는 제 2감광막패턴을 형성하는 단계와, 제 2감광막패턴을 마스크로 하여 주변영역의 절연층 및 도전층을 건식 식각하여 제거하는 동시에 셀영역에 유전체층을 패터닝하는 단계와, 제 2감광막패턴을 제거하는 단계를 포함한다.

Description

플래쉬메모리 소자의 유전체층 형성방법{method for forming dielectric layer of flash memory device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게는 유전체층 형성을 위한 식각 공정 진행 시에 발생되는 게이트절연층의 손실을 최소화할 수 있는 플래쉬메모리 소자(flash memory device)의 유전체층 형성방법에 관한 것이다.
일반적으로 알려진 바와 같이, 디램(DRAM)에서는 전원이 공급된 경우에만 데이타(data)를 보전하지만, 플래쉬메모리는 전원이 차단된 경우에도 데이타를 보전할 수 있는 장점이 있다.
이러한 장점에 가진 플래쉬메모리는 LV(Low Voltage)영역과 HV(High Voltage)영역을 가지며, 플로팅게이트를 형성하기 위한 유전막 형성 공정이 수반된다. 상기 유전체층 형성 공정은 셀영역에서는 플로팅게이트로서 데이타의 쓰기(write) 및 제거(erase)에 의한 동작을 해야하기 때문에 유전체층이 필요하지만, 셀영역을 제외한 주변영역에서는 트랜지스터(transistor)로 동작시키기 위해서 유전체층이 필요하지 않는다.
또한, 상기 유전체층 형성 공정 이전에 LV영역과 HV영역을 형성하기 위한 게이트절연층이 LV영역을 80Å두께로, HV영역을 160Å 두께로 형성한다.
도 1a 내지 도 1c는 종래 기술에 따른 플래쉬메모리 소자의 유전체층 형성을 보인 공정순서도이다.
종래 기술에 따른 플래쉬메모리 소자의 유전체층 형성방법은, 도 1a에 도시된 바와 같이, 먼저 셀영역(Ⅰ) 및 주변영역(Ⅱ)의 반도체기판(10)에 산화실리콘을 증착하여 게이트절연층(12)을 형성한 다음, 상기 게이트절연층(12)에 불순물이 도핑된 다결정실리콘을 증착하여 도전층(14)을 형성한다. 이때, 게이트절연층(12)은 80∼100Å두께로 형성된다.
이어서, 도전층(14) 상에 감광막(photoresist:PR)을 도포한 다음, 노광 및 현상하여 셀영역(Ⅰ)의 일부를 노출시키고 주변영역(Ⅱ)을 완전히 노출시키는 제 1감광막패턴(16)을 형성한다.
그 다음, 제 1감광막패턴(16)을 마스크로 하여 셀영역(Ⅰ)의 도전층을 식각하여 도전패턴(15)을 형성하며, 동시에 주변영역(Ⅱ)의 도전층을 제거하여 게이트절연층을 노출시킨다. 이때, 상기 도전층 식각공정은 건식식각 및 습식식각 방법에 의해 진행된다.
또한, 상기 도전패턴(15)는 이 후의 공정을 거쳐서 플래쉬메모리 소자의 플로팅게이트(floating gate)가 된다.
이 후, 도 1b에 도시된 바와 같이, 제 1감광막패턴을 제거한 다음, 상기 결과물을 세정처리 한다.
이어서, 셀영역(Ⅰ)의 도전패턴(15)과 주변영역(Ⅱ)의 게이트절연층(12) 상에 산화막-질화막-산화막 순서의 ONO (Oxide-Nitride-0xide)구조를 가진 절연층(18)을 형성한다.
그 다음, 셀영역(Ⅰ)과 주변영역(Ⅱ)의 절연층(18) 상에 다시 감광막을 도포한 후, 노광 및 현상하여 셀영역(Ⅰ)은 덮고 주변영역은 노출시키는 제 2감광막패턴(20)을 형성한다.
그 다음, 도 1c에 도시된 바와 같이, 제 2감광막패턴(20)을 마스크로 하여 주변영역(Ⅱ)의 절연층을 제거하여 게이트절연층(12)을 노출시킨다. 상기 주변영역(Ⅱ)의 절연층 제거 공정은 건식식각 및 불산(HF) 또는 BOE액에 의한 습식식각 방법을 병행하여 실시한다.
이때, 셀영역(Ⅰ)에 잔류된 절연층은 유전체층(19)이 된다.
이 후, 셀영역(Ⅰ)의 제 2감광막패턴을 제거하여 플래쉬메모리 소자의 유전체층(19) 형성 공정을 완료한다.
그 다음, 도면에는 도시되어 있지 않으나, 셀영역의 유전체층 및 주변영역Ⅱ)의 게이트절연층 상에 불순물이 도핑된 다결정실리콘층, 텅스텐 금속층을 증착 및 포토리쏘그라피 공정에 의해 식각하여 콘트롤게이트를 형성한다.
그러나, 종래의 플래쉬메모리 소자의 유전체층 형성방법에서는 셀영역에 유전체층을 패터닝할 경우, 건식식각 및 습식식각 방법을 병행하여 사용하였다.
따라서, 종래에는 습식식각 방법을 사용함에 따라, 습식액에 의해 기판의 게이트절연층의 일부가 손상되었고, 또한, 건식식각 방법을 사용함에 따라, 플라즈마 상태의 식각가스에 의해 발생된 폴리머가 감광막패턴의 최상층에 부착되어 탄화경화층을 형성하였으며, 상기 탄화경화층 형성에 의해 감광막패턴의 제거가 어려운 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 셀영역에 유전체층 패터닝 시, 게이트절연층의 손실 방지 및 감광막패턴의 제거가 용이한 플래쉬메모리 소자의 유전체층 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 플래쉬메모리 소자의 유전체층 형성을 보인 공정순서도.
도 2a 내지 도 2c는 본 발명에 따른 플래쉬메모리 소자의 유전체층 형성을 보인 공정순서도.
도면의 주요부분에 대한 부호의 설명
20. 반도체기판 22. 게이트절연층
24. 도전층 26, 30. 감광막패턴
25. 도전패턴 28. 유전체층
상기 목적을 달성하기 위한 본 발명의 플래쉬메모리 소자의 유전체층 형성방법은 셀영역과 주변영역이 정의된 반도체기판을 제공하는 단계와, 기판의 셀영역과 주변영역에 게이트절연층 및 도전층을 차례로 형성하는 단계와, 기판에 주변영역은 덮고 셀영역의 일부위를 노출시키는 제 1감광막패턴을 형성하는 단계와, 제 1감광막패턴을 마스크로 하여 셀영역의 도전층을 제거하여 도전패턴을 형성하는 단계와, 제 1감광막패턴을 제거하는 단계와, 셀영역의 도전패턴을 포함한 게이트절연층과 주변영역의 도전층 상에 산화막-질화막-산화막-질화막(ONON)의 구조를 가진 절연층을 형성하는 단계와, 셀영역 및 주변영역의 절연층 상에 셀영역은 덮고 주변영역을 노출시키는 제 2감광막패턴을 형성하는 단계와, 제 2감광막패턴을 마스크로 하여 주변영역의 절연층 및 도전층을 건식 식각하는 단계와, 제 2감광막패턴을 제거하여 상기 셀영역에 잔류된 절연층으로 구성된 유전체층을 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 플래쉬메모리 소자의 유전체층 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체기판(20)의 셀영역(Ⅲ) 및 주변영역(Ⅳ)에 산화실리콘을 증착하여 게이트절연층(22)을 형성한 다음, 상기 게이트절연층(22) 상에 불순물이 도핑된 다결정실리콘층을 증착하여 도전층(24)을 형성한다.
이어서, 도전층(24)의 셀영역(Ⅲ) 및 주변영역(Ⅳ) 상에 감광막을 도포한 다음, 노광 및 현상하여 셀영역(Ⅲ)의 일부를 노출시키고 주변영역(Ⅳ)을 완전히 덮는 제 1감광막패턴(26)을 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 제 1감광막패턴을 마스크로 하여 셀영역의 도전층을 제거하여 도전패턴(25)을 형성한다. 이때, 셀영역(Ⅲ)의 도전층 제거는 건식식각 방법으로 진행된다. 이 후, 제 1감광막패턴을 제거한다.
이어서, 상기 셀영역(Ⅲ)의 도전패턴을 포함한 게이트절연층과 주변영역(Ⅳ)의 도전층 상에 산화막-질화막-산화막=질화막(Oxide-Nitride-Oxide-Nitride:ONON)구조를 가진 절연층(28)을 형성한다.
그 다음, 셀영역(Ⅲ) 및 주변영역(Ⅳ)의 절연층(28) 상에 다시 감광막을 도포한 후, 노광 및 현상하여 셀영역(Ⅲ)을 덮고 주변영역(Ⅳ)을 노출시키는 제 2감광막패턴을 형성한다.
이 후, 도 2c에 도시된 바와 같이, 제 2감광막패턴을 마스크로 하여 주변영역(Ⅳ)의 절연층 및 도전층을 제거하여 게이트절연층을 노출시킨다. 이때, 셀영역(Ⅲ)에 잔류된 절연층이 플래쉬메모리 소자의 유전체층(29)이 된다.
이어서, 제 2감광막패턴을 제거하여 플래쉬메모리 소자의 유전체층 형성 공정을 완료한다.
이상에서와 같이, 본 발명의 플래쉬메모리 소자의 유전체층 형성방법은 주변영역의 절연층 및 도전층을 1회의 건식식각 방법으로만 제거함으로써, 습식식각에 따른 절연층 손실을 방지하며, 또한 폴리머 발생을 방지하여 감광막패턴을 용이하게 제거할 수 있다.
그리고 본 발명에서는 셀영역의 유전체층으로 ONON구조의 절연층을 이용함으로써, 식각 공정에 따른 절연층의 손실을 최소화할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 셀영역과 주변영역이 정의된 반도체기판을 제공하는 단계와,
    상기 기판의 셀영역과 주변영역에 게이트절연층 및 도전층을 차례로 형성하는 단계와,
    상기 기판에 주변영역은 덮고 셀영역의 일부위를 노출시키는 제 1감광막패턴을 형성하는 단계와,
    상기 제 1감광막패턴을 마스크로 하여 상기 셀영역의 상기 도전층을 일부 제거하여 도전패턴을 형성하는 단계와,
    상기 제 1감광막패턴을 제거하는 단계와,
    상기 셀영역의 도전패턴을 포함한 게이트절연층과 상기 주변영역의 도전층 상에 산화막-질화막-산화막-질화막(ONON)의 구조를 가진 절연층을 형성하는 단계와,
    상기 셀영역 및 주변영역의 절연층 상에 셀영역은 덮고 주변영역을 노출시키는 제 2감광막패턴을 형성하는 단계와,
    상기 제 2감광막패턴을 마스크로 하여 상기 주변영역의 절연층 및 도전층을건식 식각하는 단계와,
    상기 제 2감광막패턴을 제거하여 상기 셀영역에 잔류된 절연층으로 구성된 유전체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 플래쉬메모리 소자의 유전체층 형성방법.
  2. 삭제
  3. 삭제
KR10-2001-0037744A 2001-06-28 2001-06-28 플래쉬메모리 소자의 유전체층 형성방법 KR100422351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037744A KR100422351B1 (ko) 2001-06-28 2001-06-28 플래쉬메모리 소자의 유전체층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0037744A KR100422351B1 (ko) 2001-06-28 2001-06-28 플래쉬메모리 소자의 유전체층 형성방법

Publications (2)

Publication Number Publication Date
KR20030001884A KR20030001884A (ko) 2003-01-08
KR100422351B1 true KR100422351B1 (ko) 2004-03-12

Family

ID=27711969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037744A KR100422351B1 (ko) 2001-06-28 2001-06-28 플래쉬메모리 소자의 유전체층 형성방법

Country Status (1)

Country Link
KR (1) KR100422351B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937672B1 (ko) * 2007-12-28 2010-01-19 주식회사 동부하이텍 비휘발성 메모리 소자의 제조방법
US7700469B2 (en) 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions

Also Published As

Publication number Publication date
KR20030001884A (ko) 2003-01-08

Similar Documents

Publication Publication Date Title
US5970371A (en) Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
US20060258098A1 (en) Method of fabricating semiconductor device
KR19980070519A (ko) 내장형 비휘발성 메모리용 단일 서브-0.3 미크론 제조프로세스에 비휘발성 메모리 및 논리 성분을 통합시키기위한 방법
US6284637B1 (en) Method to fabricate a floating gate with a sloping sidewall for a flash memory
US5756384A (en) Method of fabricating an EPROM cell with a high coupling ratio
KR100511598B1 (ko) 플래시 메모리 제조방법
JPH10163456A (ja) 半導体装置の製造方法
JP2598899B2 (ja) 集積回路の生産方法
US6034395A (en) Semiconductor device having a reduced height floating gate
KR100422351B1 (ko) 플래쉬메모리 소자의 유전체층 형성방법
US7186614B2 (en) Method for manufacturing high density flash memory and high performance logic on a single die
US6518103B1 (en) Method for fabricating NROM with ONO structure
US7015148B1 (en) Reduce line end pull back by exposing and etching space after mask one trim and etch
KR20020095689A (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR100871372B1 (ko) 플래쉬 메모리 소자의 게이트 형성방법
US5804489A (en) Method of manufacturing a crown shape capacitor in semiconductor memory using a single step etching
KR20030056666A (ko) 적층형 게이트 플래시 메모리 셀 제조 방법
KR100424171B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20010002009A (ko) 비휘발성 메모리 장치의 제조 방법
KR100762868B1 (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR20050068901A (ko) 비 휘발성 메모리 소자의 제조방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
KR19990060867A (ko) 스텍 게이트 형성 방법
KR20050031299A (ko) 플래시 메모리의 컨트롤 게이트 제조방법
US20030087529A1 (en) Hard mask removal process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee