KR0186181B1 - 반도체 소자의 식각방법 - Google Patents
반도체 소자의 식각방법 Download PDFInfo
- Publication number
- KR0186181B1 KR0186181B1 KR1019950067230A KR19950067230A KR0186181B1 KR 0186181 B1 KR0186181 B1 KR 0186181B1 KR 1019950067230 A KR1019950067230 A KR 1019950067230A KR 19950067230 A KR19950067230 A KR 19950067230A KR 0186181 B1 KR0186181 B1 KR 0186181B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- forming
- polysilicon
- semiconductor device
- oxide film
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 식각방법에 관한 것으로, 특히 단차가 심한 수직구조에서 발생하는 폴리실리콘 잔여물 제거 및 프로파일 조절에 용이하도록 한 반도체 소자의 식각방법을 제공하기 위한 것으로, 반도체 기판상에 산화막을 형성하는 공정과, 상기 산화막상에 일정간격을 갖고 패터닝되는 하지 필름층을 형성하는 공정과, 상기 하지 필름층을 포함한 산화막 상에 폴리실리콘층을 형성하는 공정과, HBr/SF6/He+O2가스를 이용한 식각공정으로 상기 하지 필름층과 교차하는 방향으로 상기 폴리실리콘을 패터닝하는 공정을 포함하여 이루어진다.
Description
제1도는 종래 기술에 따른 반도체 소자의 식각공정 단면도
제2도는 본 발명에 따른 반도체 소자의 식각공정 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 게이트 산화막
3 : 하지 필름 4 : 도전층
4a : 잔여물
본 발명은 반도체 소자의 식각방법에 관한 것으로, 특히 단차가 심한 수직구조에서 발생하는 잔여물 제거 및 프로파일 조절에 용이하도록 한 반도체 소자의 식각방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래 기술을 설명하면 다음과 같다.
제1도 (a)와 같이, 반도체 기판(10)상에 게이트 산화막(11)을 형성하고, 하지 필름을 전면에 증착한 후, 패터닝하여 상기 하지 필름(12)을 일정간격으로 패터닝한다. 그 다음, 제1도 (b)와 같이, 상기 반도체 기판(10) 전면에 폴리 실리콘인 도전층(13)을 증착한 후, 감광막(PR)을 도포하고, 노광 및 현상하여 상기 감광막을 하지 필름(12)과 교차되게 일정간격으로 패터닝한다.
그리고 제1도 (c)와 같이, 상기 감광막을 마스크로 도전층(13)을 식각한다.
이때, 상기 하지 필름(12)의 두께가 3000Å이상이고, 그 기울기가 80°이상일 경우에 셀부 및 주변부의 하지 필름(12)의 측면에 상기 도전층(12) 잔여물(Residue)(13a)이 형성된다.
이어서, 제1도 (d)와 같이, SF6+F123(C2HCl2F3) 및 CF4가스를 사용하여 상기 잔여물(13a)을 제거한다.
이와 같이 제조되는 반도체 소자의 식각방법에 있어서는 폴리 실리콘인 도전층(13)의 두께가 3000Å이상이면 80°이상의 기울기를 갖고 형성되었을 경우 셀부에서는 하지 필름(12)의 측면(C2)에 잔여물(13a)이 남아 이를 제거하기 위해 SF6+F123(C2HCl2F3) 및 CF4가스를 사용한다.
이때, 셀부의 코너부(C1)에서는 도전층(13)하부로 프로파일 낫칭(Profile notching)현상이 발생하여 도전층(13) 및 게이트 산화막(11)이 손상되고 주변부에서는 도전층(13)의 두께차(T1T2)에 의해 기판(10)이 트렌치(C3)이 기판 손상이 생기는 문제가 발생한다.
본 발명은 이와 같은 문제점들을 해결하기 위한 것으로, 단차가 심한 부위의 폴리 실리콘 잔여물을 HBr/SF6/He+O2가스를 사용하여 기판이나 폴리 실리콘의 손상없이 폴리 실리콘 잔여물을 제거하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 식각방법은 반도체 기판상에 산화막을 형성하는 공정과, 상기 산화막상에 일정간격을 갖고 패터닝되는 하지 필름층을 형성하는 공정과, 상기 하지 필름층을 포함한 산화막상에 폴리실리콘층을 형성하는 공정과, HBr/SF6/He+O2가스를 이용한 식각공정으로 상기 하지 필름층과 교차하는 방향으로 상기 폴리실리콘을 패터닝하는 공정을 포함하는 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제2도 (a)와 같이, 반도체 기판(1)상에 게이트 산화막(2)을 형성하고 하지 필름(3)을 전면에 증착한 후 일정간격을 갖도록 패터닝한다.
그 다음 제2도 (b)와 같이, 상기 반도체 기판(1) 전면에 폴리 실리콘인 도전층(4)을 증착한 후, 감광막(PR)을 도포하고 노광 및 현상하여 상기 감광막을 하지 필름(3)과 교차되게 일정간격으로 패터닝한다.
그리고 제2도 (c)와 같이, 상기 감광막을 마스크로 도전층(4)을 식각한다.
이때, 상기 하지 필름(3)의 두께가 3000Å이상이고, 기울기가 80°이상일경우 셀부에서는 하지 필름(3)과 도전층(4)이 교차하는 코너부(C1) 및 하지 필름(3)의 측면(C2) 부분에 폴리 실리콘 잔여물(4a)이 남고 주변부에서도 하지 필름(3) 측면에 도전층(4)의 두께차(T1T2)에 의해 잔여물(4a)이 남는다.
따라서, 제2도 (d)와 같이, 상기 셀부와 주변부의 잔여물까지도 제거하기 위하여 HBr/SF6/He+O2가스를 1 : 1 : 0.06~0.1의 비율로 혼합하여 건식식각한다.
이상 상술한 바와 같이 본 발명에 의하면, 하지 필름을 일정간격 형성한 후, 상기 하지 필름과 교차되게 도전층인 폴리 실리콘층을 패터닝하는 공정에서 도전층의 두께가 3000Å이상이고, 기울기가 80°이상일 경우 단차가 심한 부위의 하지 필름의 측면에 폴리 실리콘 잔여물이 존재하게 되므로 이를 제거하기 위해 HBr/SF6/He+O2가스를 1 : 1 : 0.06~0.1의 비율로 혼합하여 식각가스로 사용하면 HBr가스에 의한 프로파일 낫칭 현상이 제거되고, SF6가스에 의한 측면과 코너부의 잔여물이 제거되며, He+O2가스에 의해 게이트 산화막과 폴리 실리콘의 선택비가 높아져 기판 손상을 방지하는 효과가 있다.
Claims (2)
- 반도체 기판상에서 단차를 갖고 형성되는 폴리실리콘층의 식각방법에 있어서, 상기 반도체 기판상에 게이트 산화막을 형성하는 공정과, 상기 산화막상에 선택적으로 하지 필름층을 형성하는 공정과, 상기 하지 필름층을 포함한 상기 하지 필름층과 단차를 이루는 상기 산화막상에 폴리실리콘층을 형성하는 공정과, HBr/SF6/He+O2가스를 이용한 식각공정으로 상기 하지 필름층과 교차하는 방향으로 상기 폴리실리콘을 패터닝하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각방법.
- 제1항에 있어서, 상기 HBr/SF6/He+O2가스의 비율은 1 : 1 : 0.06~0.1로 혼합하여 사용함을 특징으로 하는 반도체 소자의 식각방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950067230A KR0186181B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 식각방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950067230A KR0186181B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 식각방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0186181B1 true KR0186181B1 (ko) | 1999-04-15 |
Family
ID=19447596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950067230A KR0186181B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 식각방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0186181B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950067230A patent/KR0186181B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990027887A (ko) | 스페이서를 이용한 반도체장치의 미세 패턴 형성방법 | |
KR0186181B1 (ko) | 반도체 소자의 식각방법 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
KR101031520B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100265340B1 (ko) | 반도체소자 제조방법 | |
KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
KR100607755B1 (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR0147771B1 (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
KR0150751B1 (ko) | 잔류 폴리실리콘 제거 방법 | |
KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
KR950010853B1 (ko) | 반도체장치의 역 콘택 제조 방법 | |
KR100197657B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
KR100223772B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR20030059418A (ko) | 반도체 소자의 제조방법 | |
KR100281269B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
US6833315B1 (en) | Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits | |
KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
KR20060011021A (ko) | 반도체 소자의 제조 방법 | |
KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |