KR970051844A - 반도체 장치의 얼라인 키 패턴 형성방법 - Google Patents

반도체 장치의 얼라인 키 패턴 형성방법 Download PDF

Info

Publication number
KR970051844A
KR970051844A KR1019950049698A KR19950049698A KR970051844A KR 970051844 A KR970051844 A KR 970051844A KR 1019950049698 A KR1019950049698 A KR 1019950049698A KR 19950049698 A KR19950049698 A KR 19950049698A KR 970051844 A KR970051844 A KR 970051844A
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
conductive plug
trench
key pattern
Prior art date
Application number
KR1019950049698A
Other languages
English (en)
Other versions
KR0165353B1 (ko
Inventor
김정엽
김민정
부재필
정인권
배용국
여정호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950049698A priority Critical patent/KR0165353B1/ko
Publication of KR970051844A publication Critical patent/KR970051844A/ko
Application granted granted Critical
Publication of KR0165353B1 publication Critical patent/KR0165353B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는 반도체 기판에 형성된 절연층내에 트랜치를 형성하는 단계(A); 트랜치 내부에 도전성 플러그를 형성하는 단계(B); 상기 절연층과 상기 도전성 플러그간에 단차를 형성하는 단계(C)를 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법을 제공한다. 본 발명에 의하면, 추가의 사진식각 공정 없이도 얼라인 키 패턴 영역에 단차를 형성함으로써 후속단계에서의 얼라인이 가능해진다.

Description

반도체 장치의 얼라인 키 패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 절연층을 식각하여 매몰 도전층을 돌출시킴으로써 얼라인 키 패턴 영역에 단차를 형성시킨 얼라인 키 패턴 형성방법을 나타낸 도면이고,

Claims (10)

  1. 반도체 기판에 형성된 절연층내에 트랜치를 형성하는 단계(A); 트랜치 내부에 도전성 플러그를 형성하는 단계(B); 상기 절연층과 상기 도전성 플러그간에 단차를 형성하는 단계(C)를 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  2. 제1항에 있어서, 상기 절연층 표면이 상기 도전성 플러그 표면보다 낮도록 절연층만을 선택적으로 식각하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  3. 제1항에 있어서, 상기 도전성 플러그 표면이 상기 절연층 표면보다 낮도록 도전성 플러그 표면만을 선택적으로 식각하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  4. 제1항에 있어서, 상기 절연층과 도전성 플러그의 단차가 50 내지 5000Å인 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  5. 제1항에 있어서, 상기 형성된 도전성 플러그가 텅스텐, 구리 및 알루미늄으로 이루어진 군으로부터 선택된 적어도 하나인 것을 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  6. 반도체 기판의 제1절연층 상부에 제2절연층을 형성하는 단계(A); 상기 제1절연층과 제2절연층 내부에 트랜치를 형성하는 단계(B); 트랜치 내부에 도전성 플러그를 형성하는 단계(C); 제2절연층을 제거하는 단계(D)를 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  7. 제6항에 있어서, 상기 제2절연층의 두께가 50 내지 5000Å인 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  8. 제6항에 있어서, 상기 제2절연층은 상기 제1절연층 및 도전성 플러그에 대해 선택적인 식각비를 갖고 있는 물질로 이루어져 있는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
  9. 제8항에 있어서, 상기 제2절연층이 실리콘 질화물로 이루어져 있는 것을 특징으로하는 반도체 장치의 얼라인 키 패턴 형성방법.
  10. 제6항에 있어서, 상기 형성된 도전성 플러그가 텅스텐, 구리 및 알루미늄로 이루어진 군으로부터 선택된 적어도 하나인 것을 포함하는 것을 특징으로 하는 반도체 장치의 얼라인 키 패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950049698A 1995-12-14 1995-12-14 반도체 장치의 얼라인 키 패턴 형성방법 KR0165353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049698A KR0165353B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 얼라인 키 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049698A KR0165353B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 얼라인 키 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970051844A true KR970051844A (ko) 1997-07-29
KR0165353B1 KR0165353B1 (ko) 1999-02-01

Family

ID=19439953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049698A KR0165353B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 얼라인 키 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0165353B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587035B1 (ko) * 1999-10-25 2006-06-07 주식회사 하이닉스반도체 반도체 웨이퍼의 정렬마크 형성방법
KR20140077526A (ko) 2012-12-14 2014-06-24 도레이첨단소재 주식회사 우수한 레이저 전사 특성을 가진 레이저 열전사용 도너 필름 및 이를 이용한 유기 전계 발광 소자의 제조방법
KR20140077527A (ko) 2012-12-14 2014-06-24 도레이첨단소재 주식회사 레이저 열전사용 도너 필름

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558042B1 (ko) * 1999-11-16 2006-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100868634B1 (ko) * 2007-05-04 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자 및 반도체 소자의 제조 방법
KR20220047469A (ko) 2020-10-08 2022-04-18 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587035B1 (ko) * 1999-10-25 2006-06-07 주식회사 하이닉스반도체 반도체 웨이퍼의 정렬마크 형성방법
KR20140077526A (ko) 2012-12-14 2014-06-24 도레이첨단소재 주식회사 우수한 레이저 전사 특성을 가진 레이저 열전사용 도너 필름 및 이를 이용한 유기 전계 발광 소자의 제조방법
KR20140077527A (ko) 2012-12-14 2014-06-24 도레이첨단소재 주식회사 레이저 열전사용 도너 필름

Also Published As

Publication number Publication date
KR0165353B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940010205A (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR970052489A (ko) 반도체소자의 배선구조와 그 형성방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR950034415A (ko) 반도체 소자의 미세패턴 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR940010366A (ko) 반도체 소자의 콘택홀 제조방법
KR970018216A (ko) 반도체 장치의 평탄화 방법
KR970024007A (ko) 반도체장치의 콘택 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR970003851A (ko) 반도체 소자의 금속배선 형성방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR19980082864A (ko) 반도체 장치의 금속배선층 형성방법
KR970030404A (ko) 반도체 장치의 층간절연막 평탄화 방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR970013024A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR970030800A (ko) 반도체 소자의 비트라인 형성방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR970003839A (ko) 반도체장치의 다층 배선구조 및 그 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR950027971A (ko) 반도체소자의 미세패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee