KR19980082864A - 반도체 장치의 금속배선층 형성방법 - Google Patents

Abstract

본 발명의 반도체 장치의 배선층 형성방법은 반도체 기판 상에 하부 금속막 패턴을 형성하는 단계와, 상기 하부 금속막 패턴이 형성된 결과물 전면에 제1 포토레지스트막을 형성하는 단계와, 상기 제1 포토레지스트막 상에 절연막을 형성하는 단계와, 상기 절연막 상에 제2 포토레지스트막 패턴을 형성하는 단계와, 상기 제2 포토레지스트막 패턴을 마스크로 상기 절연막을 식각하여 절연막 패턴을 형성하는 단계와, 상기 제2 포토레지스트막 패턴을 제거하는 단계와, 상기 절연막 패턴을 마스크로 상기 제1 포토레지스트막을 식각하여 비아홀을 갖는 제1 포토레지스트막 패턴을 형성하는 단계와, 상기 절연막 패턴을 제거하는 단계와, 상기 비아홀에 선택적으로 매립되는 상부 금속막 패턴을 형성하는 단계와, 상기 제1 포토레지스트막을 제거하는 단계와, 상기 하부 금속막 패턴 및 상부 금속막 패턴이 형성된 반도체 기판의 전면에 폴리머막을 형성하는 단계와, 상기 폴리머막을 에치백하여 하부 금속막 패턴 및 상부 금속막 패턴들 사이에 층간절연막을 형성하는 단계를 포함한다.

Description

반도체 장치의 금속배선층 형성방법

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 금속배선층 형성방법에 관한 것이다.

일반적으로, 반도체 장치의 제조공정에 있어서, 금속배선층 사이의 층간절연막에서 발생되는 기생 커패시턴스를 낮추어 반도체 장치의 속도 향상을 위하여 층간절연막을 형성하는 물질로 저유전막을 이용하기 위한 실험이 행하여지고 있다. 그러나, 하부 금속층 상에 저유전막을 형성하고 패터닝함에 있어서 많은 공정상의 문제점이 있다.

따라서, 본 발명의 기술적 과제는 상술한 문제점을 해결하여 안정적인 저유전물질을 층간절연막으로 적용한 반도체 장치의 금속배선층 형성방법을 제공하는 데 있다.

도 1 내지 도 6은 본 발명에 의한 반도체 장치의 금속배선층 형성방법을 도시한 단면도들이다.

상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 장치의 배선층 형성방법은 반도체 기판 상에 하부 금속막 패턴을 형성하는 단계와, 상기 하부 금속막 패턴이 형성된 결과물 전면에 제1 포토레지스트막을 형성하는 단계와, 상기 제1 포토레지스트막 상에 절연막을 형성하는 단계와, 상기 절연막 상에 제2 포토레지스트막 패턴을 형성하는 단계와, 상기 제2 포토레지스트막 패턴을 마스크로 상기 절연막을 식각하여 절연막 패턴을 형성하는 단계와, 상기 제2 포토레지스트막 패턴을 제거하는 단계와, 상기 절연막 패턴을 마스크로 상기 제1 포토레지스트막을 식각하여 비아홀을 갖는 제1 포토레지스트막 패턴을 형성하는 단계와, 상기 절연막 패턴을 제거하는 단계와, 상기 비아홀에 선택적으로 매립되는 상부 금속막 패턴을 형성하는 단계와, 상기 제1 포토레지스트막을 제거하는 단계와, 상기 하부 금속막 패턴 및 상부 금속막 패턴이 형성된 반도체 기판의 전면에 폴리머막을 형성하는 단계와, 상기 폴리머막을 에치백하여 하부 금속막 패턴 및 상부 금속막 패턴들 사이에 층간절연막을 형성하는 단계를 포함한다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 1 내지 도 6은 본 발명에 의한 반도체 장치의 금속배선층 형성방법을 도시한 단면도들이다.

도 1에서, 하부 구조물(도시 안됨)이 형성된 반도체 기판(1) 상에 하부 금속막 패턴(3)을 형성한다. 이어서, 상기 하부 금속막 패턴(3)이 형성된 결과물 전면에 제1 포토레지스트막(5)을 형성한다.

도 2에서, 상기 제1 포토레지스트막(5) 상에 제1 절연막(7)을 형성한다. 상기 제1 절연막(7)은 실리콘 산화막 또는 실리콘 질화막(SiON, SiN)으로 형성한다. 이어서, 상기 제1 절연막(7) 상에 제2 포토레지스트막을 형성한 후 패터닝하여 제2 포토레지스트막 패턴(9)을 형성한다.

도 3에서, 상기 제2 포토레지스트막 패턴(9)을 마스크로 상기 제1 절연막(7)을 식각하여 제1 절연막 패턴(7a)을 형성한다. 이어서, 상기 제2 포토레지스트막 패턴(9)을 제거한다.

도 4에서, 상기 제1 절연막 패턴(7a)을 마스크로 상기 제1 포토레지스트막(5)을 식각하여 비아홀(8)을 갖는 제1 포토레지스트막 패턴(5a)을 형성한다. 이어서, 상기 제1 절연막 패턴(7a)을 제거한다.

도 5에서, 상기 비아홀(8)에 선택적으로 매립되는 상부 금속막 패턴(10)을 형성한다. 상기 상부 금속막 패턴(10)은 Al, W, 또는 Cu로 형성한다. 이렇게 되면, 상기 반도체 기판 상에는 하부 금속막 패턴(3)과 상부 금속막 패턴(10)이 연결된 상태가 된다.

도 6에서, 먼저, 상기 제1 포토레지스트막(5a)을 제거한다. 이어서, 상기 상부 금속막 패턴(10) 및 하부 금속막 패턴(3)이 형성된 결과물 전면에 제2 절연막(11)을 형성한다. 이어서, 상기 제2 절연막(11)이 형성된 반도체 기판(1)의 전면에 폴리이미드 등의 카본(corbon)을 기본 소오스로 하는 폴리머막을 형성한 후 에치백하여 층간절연막(13)을 형성한다. 본 실시예에서 상기 제2 절연막(11)을 형성하였으나, 형성하지 않을 수도 있다.

상술한 바와 같이 본 발명은 선택적으로 비아홀에 금속막을 매립한 후, 전면에 폴리머를 코팅하여 층간절연막을 형성하므로 폴리머막인 층간절연막을 식각할 필요없어 안정적인 비아홀 매립이 가능하다.

Claims (1)

1. 반도체 기판 상에 하부 금속막 패턴을 형성하는 단계;

   상기 하부 금속막 패턴이 형성된 결과물 전면에 제1 포토레지스트막을 형성하는 단계;

   상기 제1 포토레지스트막 상에 절연막을 형성하는 단계;

   상기 절연막 상에 제2 포토레지스트막 패턴을 형성하는 단계;

   상기 제2 포토레지스트막 패턴을 마스크로 상기 절연막을 식각하여 절연막 패턴을 형성하는 단계;

   상기 제2 포토레지스트막 패턴을 제거하는 단계;

   상기 절연막 패턴을 마스크로 상기 제1 포토레지스트막을 식각하여 비아홀을 갖는 제1 포토레지스트막 패턴을 형성하는 단계;

   상기 절연막 패턴을 제거하는 단계;

   상기 비아홀에 선택적으로 매립되는 상부 금속막 패턴을 형성하는 단계;

   상기 제1 포토레지스트막을 제거하는 단계;

   상기 하부 금속막 패턴 및 상부 금속막 패턴이 형성된 반도체 기판의 전면에 폴리머막을 형성하는 단계; 및

   상기 폴리머막을 에치백하여 하부 금속막 패턴 및 상부 금속막 패턴들 사이에 층간절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 금속배선층 형성방법.