KR950021118A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR950021118A
KR950021118A KR1019930030871A KR930030871A KR950021118A KR 950021118 A KR950021118 A KR 950021118A KR 1019930030871 A KR1019930030871 A KR 1019930030871A KR 930030871 A KR930030871 A KR 930030871A KR 950021118 A KR950021118 A KR 950021118A
Authority
KR
South Korea
Prior art keywords
forming
film
metallization
metal
metal wiring
Prior art date
Application number
KR1019930030871A
Other languages
English (en)
Other versions
KR970007837B1 (en
Inventor
전종포
정종문
강영수
황욱중
전제하
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR93030871A priority Critical patent/KR970007837B1/ko
Publication of KR950021118A publication Critical patent/KR950021118A/ko
Application granted granted Critical
Publication of KR970007837B1 publication Critical patent/KR970007837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 제1도 및 제2도에 도시된 바와 같이 반도체 소자의 제조공정중 콘택홀에 소자간의 전기적 접속을 위한 금속배선층 형성방법에 있어서, 절연막(12)을 전도층(11)상에 형성하고, 상기 절연막(12)의 소정부위를 선택 식각하여 금속접속을 이룰 콘택홀을 형성한 다음, 전체구조 상부에 내열성이 강한 금속배선 형성 방지막(13)을 도포하는 제1단계와, 마스크 공정을 진행하여 금속배선이 형성되지 않을 부위에 소정의 금속배선 형성 방지막 패턴(13')을 형성하는 제2단계와 상기 금속배선형성 방지막 패턴(13)을 경화시킨 후 금속배선 형성 방지막 패턴(13') 상부와 콘택홀 저면에 금속막(14)을 형성하는 제3단계와, 전체구조 상부에 소자보호를 위한 평탄화용 물질(16)을 도포하는 제4단계와, 금속배선 형성 방지막 패턴(13') 상부에 증착된 금속막(4)을 폴리싱(polishing)하여 제거함으로써 각각의 금속배선층(14)을 분리시켜 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1F도는 본 발명의 일 실시예에 따른 금속 배선 형성 공정 단면도.
제2A도 내지 제2D도는 본 발명의 다른 실시예에 따른 금속배선 형성 공정 단면도.

Claims (5)

  1. 반도체 소자의 제조공정중 콘택홀에 소자간의 전기적 접속을 위한 금속배선 형성방법에 있어서, 절연막(12)을 전도층(11) 상에 형성하고, 상기 절연막(12)의 소정부위를 선택 식각하여 금속접속을 이룰 콘택홀을 상기 전도층(11) 형성한 다음, 전체구조 상부에 내열성이 강한 금속배선 형성 방지막(13)을 도포하는 제1단계와, 마스크 공정을 진행하여 금속배선이 형성되지 않을 부위에 소정의 금속배선 형성 방지막 패턴(13')을 형성하는 제2단계와, 상기 금속배선 형성 방지막 패턴(13')을 경화시킨 후 금속배선 형성 방지막 패턴(13') 상부와 콘택홀 저면에 금속막(14)을 형성하는 제3단계와, 전체구조 상부에 소자보호를 위한 평탄화용 물질(16)을 도포하는 제4단계와, 금속배선 형성 방지막 패턴(13') 상부에 증착된 금속막(4)을 폴리싱(polishing)하여 제거함으로써 각각의 금속배선층(14)을 분리시켜 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의금속배선 형성방법.
  2. 제1항에 있어서, 상기 금속배선 형성 방지막(13)은 폴리이미드막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 평탄화용 물질(16)은 폴리이미드 또는 감광막중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서, 상기 제3단계는 금속막(14) 형성전에 전체구조 표면에 장벽금속막(15)을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제4항에 있어서, 상기 장벽금속막(15)은 TiN 및 Ti막으로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93030871A 1993-12-29 1993-12-29 Metalizing method of semiconductor device KR970007837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR93030871A KR970007837B1 (en) 1993-12-29 1993-12-29 Metalizing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR93030871A KR970007837B1 (en) 1993-12-29 1993-12-29 Metalizing method of semiconductor device

Publications (2)

Publication Number Publication Date
KR950021118A true KR950021118A (ko) 1995-07-26
KR970007837B1 KR970007837B1 (en) 1997-05-17

Family

ID=19373844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93030871A KR970007837B1 (en) 1993-12-29 1993-12-29 Metalizing method of semiconductor device

Country Status (1)

Country Link
KR (1) KR970007837B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
KR100274317B1 (ko) * 1997-08-26 2001-01-15 정명식 화학증착에의한개구충전방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
KR100274317B1 (ko) * 1997-08-26 2001-01-15 정명식 화학증착에의한개구충전방법

Also Published As

Publication number Publication date
KR970007837B1 (en) 1997-05-17

Similar Documents

Publication Publication Date Title
KR970018091A (ko) 반도체장치 및 그 제조방법
KR950021118A (ko) 반도체 소자의 금속배선 형성방법
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR19990000485A (ko) 반도체 칩의 가드링(guard-ring)
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR100312648B1 (ko) 반도체소자의제조방법
KR970072086A (ko) 반도체 소자의 금속 배선 형성 방법
KR960026240A (ko) 반도체 소자의 금속 배선 방법
KR960008559B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100246102B1 (ko) 반도체장치의 상부배선층 형성방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR960002644A (ko) 반도체 소자의 층간 절연막 형성방법
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
KR980005638A (ko) 반도체 소자의 금속 배선 형성방법
KR100246807B1 (ko) 반도체 소자의 제조 방법
KR19980082864A (ko) 반도체 장치의 금속배선층 형성방법
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR980005624A (ko) 반도체 소자의 금속배선 형성방법
KR950021414A (ko) 반도체 장치의 다층 배선간 연결공정
KR960015750A (ko) 반도체소자 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee