KR0147648B1 - 반도체 장치의 층간절연층 평탄화방법 - Google Patents
반도체 장치의 층간절연층 평탄화방법Info
- Publication number
- KR0147648B1 KR0147648B1 KR1019950015592A KR19950015592A KR0147648B1 KR 0147648 B1 KR0147648 B1 KR 0147648B1 KR 1019950015592 A KR1019950015592 A KR 1019950015592A KR 19950015592 A KR19950015592 A KR 19950015592A KR 0147648 B1 KR0147648 B1 KR 0147648B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- material layer
- insulating material
- insulating layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000011229 interlayer Substances 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 82
- 239000011810 insulating material Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
층간절연층을 평탄화시키는 공정에 대해 기재되어 있다. 이는 하부구조물이 형성되어 있는 반도체 기판 상에 절연물질층을 형성하는 제1 공정, 절연물질층을 플로우시켜 절연물질층의 평탄도를 개선하는 제2 공정, 플로우된 절연물질층 상에 감광막을 도포하는 제3 공정, 절연물질층의 일표면이 노출되도록 감광막을 에치백하는 제4 공정 및 노출된 절연물질층을 식각함으로써 그 표면이 평탄화된 층간절연층을 형성하는 제5 공정을 포함하는 것을 특징으로 한다. 따라서, 층간절연층의 평탄도를 용이하게 향상시킬 수 있다.
Description
제1a도 내지 제1c도는 종래의 층간절연층 평탄화방법을 설명하기 위해 도시한 단면도들이다.
제2a도 내지 제2e도는 본 발명에 의한 층간절연층 평탄화방법을 설명하기 위해 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
30 : 반도체 기판 32 : 필드산화막
34 : 게이트전극 38 : 제1 층간절연층
42 : 배선층 44 : 제2 층간절연층
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 층간절연층의 평탄도를 용이하게 개선할 수 있는 반도체 장치의 층간절연층 평탄화방법에 관한 것이다.
집적회로의 집적도가 증가함과 더불어 다층배선 공정이 실용화됨에 따라, 전극과 금속 배선막 사이에 층간절연층을 형성하는 공정은 제품의 신뢰도에 중요한 영향을 주는 공정 중의 하나가 되었다. 특히, 3층 이상의 다층배선 공정에서는, 금속 배선막이 형성되기 전의 층간절연층의 평탄화가 필수적이다.
층간절연층의 우수한 평탄도를 확보하기 위해, 현재, 첫째, 화학-기계적 폴리싱(Chemical-Mechanical Polishing)방법, 둘째, 보론-인이 도우프된 실리콘(Boron-Phospho-Silicate-Glass; 이하 BPSG라 칭함)막을 침적한 후 고온 열처리하여 이를 리플로우(reflow)시키는 리플로우법 및 셋째, 보론과 인의 농도를 증가시켜 평탄도를 개선시키는 방법이 많이 이용되고 있다.
그러나 첫째의 경우, 공정의 재현성, 공정 단가 및 불순물 오염등의 문제 때문에 양산에 적용키 어렵고, 둘째의 경우, 고온에서의 열처리 공정이 필수적이기 때문에, 고집적 MOS 소자에서는 필수적인 얕은 정션(shallow junction) 형성이 어려우며, 세째의 경우, 평탄도 개선을 위해서는, 보론과 인 농도의 증가가 필수적인데, 이는 과다한 보론 합류에 의한 보론 석출물등이 발생하게 되는 문제점을 가진다.
제1a도 내지 제1c도는 BPSG를 침적한 후 리플로우시켜 층간절연층의 평탄도를 개선하는 종래의 층간절연층 평탄화방법을 설명하기 위해 도시한 단면도들이다.
필드산화막(12) 및 게이트전극(14)이 형성되어 있는 반도체기판(10) 상에 BPSG막(16)을 도포한 후(제1a도), 850℃-900℃, 질소분위기에서 이를 고온열처리하여 리플로우시킴으로써 그 표면을 평탄화시킨다(제1b도). 이어서, 금속 배선막(18)을 형성한 후, BPSG막을 침적/ 리플로우하는 공정을 다시 행하여 상부 절연층(20)을 형성한다(제1c도).
상술한 종래의 층간절연층 평탄화방법에 의하면, BPSG막을 침적한 후 리플로우함으로써 BPSG막의 평탄도를 개선할 수 있다. 그러나, 3층 이상의 다층배선 공정에 이를 적용할 경우, 상층으로 갈수록 층간절연층의 평탄도가 저하된다는 문제점이 있다. 즉, 제1 층간절연층(최하층의 층간절연층)의 표면이 완전히 평탄화되지 않는 상태에서 제2 및 제3 층간절연층을 형성해야 하므로, 결과적으로, 최상층부의 층간절연층은 비록 리플로우 공정을 거친다해도 원하는 정도의 평탄도를 가지지 못하게 된다.
평탄도가 좋지 않은 층간절연층에 형성되어 있는 굴곡은, 금속배선 형성을 위한 사진식각 공정 시 초점심도(depth of focus)를 증가시켜야 하는등의 공정 마아진 상의 어려움을 수반하며, 상층부의 금속배선 식각시, 원하는 금속배선의 피치(width and space; 선폭과 간격)를 안정되게 패터닝하는 것을 곤란하게 한다는 단점이 있다.
이와 같은 경우, 일반적으로 금속배선의 형상이 본래의 크기를 갖지 못하고 선폭이 작아지므로, 배선의 폭이 국부적으로 절단되거나 좁아지는 형태로 패턴이 형성될 수도 있어, 배선 저항의 급격한 증가나 일렉트로 마이그레이션(electro migration)에 대한 신뢰성을 저하시킨다. 따라서, 소자의 신뢰도를 저하시킨다.
한편, BPSG막을 원하는 정도의 평탄도를 가지도록 형성하기 위해서는, 열처리 공정시 공급되는 열에너지를 높이거나, BPSG막 내에 도우프되는 불순물의 농도를 높여야 하는데, 이는 고집적 MOS 소자에서는 필수적인 얇은 정션(shallow junction) 형성을 어렵게 하거나, 보존 석출물등이 발생하게 되는 문제점을 일으킨다.
따라서, 얇은 정션 형성을 어렵게 하거나, 보론 석출물등이 발생하지 않으면서도 층간절연층의 평탄도를 향상시킬 수 있는 개선된 층간절연층 평탄화방법이 필요하게 되었다.
본 발명의 목적은 층간절연층의 평탄도를 용이하게 개선할 수 있는 반도체 장치의 층간절연층 평탄화방법을 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명에 의한 반도체 장치의 층간절연층 평탄화방법은,
하부구조물이 형성되어 있는 반도체 기판 상에 절연물질층을 형성하는 제1 공정;
상기 절연물질층을 플로우시켜 절연물질층의 평탄도를 개선하는 제2 공정;
플로우된 상기 절연물질층 상에 감광막을 도포하는 제3 공정;
상기 절연물질층의 일표면이 노출되도록 상기 감광막을 에치백하는 제4 공정;
노출된 상기 절연물질층을 식각함으로써 그 표면이 평탄화된 층간절연층을 형성하는 제5 공정을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 감광막은 상기 절연물질층의 최상부 표면을 완전히 덮을 수 있을 정도의 두께로 도포되는 것이 바람직하다. 이때, 상기 감광막은 포토레지스트인 것이 바람직하다.
본 발명에 있어서, 상기 제1 공정은 보론-인이 도우프된 실리콘(BPSG)을 사용하여 진행되는 것이 바람직하고, 더욱 바람직하게는, 10,000Å-15,000Å의 두께로 증착된다.
본 발명에 있어서, 상기 제5 공정은 이방성 식각공정으로 진행되는 것이 바람직하다.
따라서, 본 발명에 의한 층간절연층 평탄화방법에 의하면, 고온의 열에너지를 가하거나 불순물을 고농도로 도우프하는 공정을 행하지 않고도, 층간절연층의 평탄도를 용이하게 개선할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다.
제2a도 내지 제2e도는 본 발명에 의한 층간절연층 평탄화방법을 설명하기 위해 도시한 단면도들이다.
먼저, 제2a도는 절연물질층(36)을 형성하는 공정을 도시한 것으로서, 이는 반도체 기판(30)의 비활성영역에 필드산화막(32)을 형성하는 제1 공정, 반도체 기판 상에, 예컨대 게이트 전극과 같은 하부구조물(34)을 형성하는 제2 공정 및 결과물 전면에, 예컨대 BPSG를 12,000Å-15,000Å의 두께로 침적하여 상기 절연물질층(36)을 형성하는 제3 공정으로 진행된다.
이때, 상기 BPSG에는 보론 및/또는 인 석출물이 생성되지 않을 정도의 농도로 보론 및 인 이온이 도우프되어 있다.
제2b도는 절연물질층(36)을 리플로우하는 공정 및 감광막을 도포하는 공정을 도시한 것으로서, 이는 예컨대 850℃-900℃, 질소분위기에서 상기 절연물질층을 열처리함으로써 리플로우하는 제1 공정 및 리플로우된 상기 절연물질층 상에, 예컨대 포토레지스트와 같은 감광막을 도포하는 제2 공정으로 진행된다. 이때, 리플로우 공정을 거친 상기 절연물질층의 평탄도는 리플로우 공정을 거치기 전 보다 높아진다.
제2c도는 감광막을 에치백하는 공정을 도시한 것으로서, 이는 건식식각 방법으로 상기 절연물질층의 일표면이 노출될 때 까지 상기 감광막을 에치백함으로써 절연물질층(36)의 움푹한 부분(A)에만 감광막을 남기는 공정으로 진행된다.
제2d도는 층간절연층(38)을 형성하는 공정을 도시한 것으로서, 이는 남겨진 상기 감광막을 식각마스크로 하고, 노출된 절연물질층을 식각대상물로 한 이방성식각 공정을 행하므로써 평탄도가 개선된 상기 층간절연층(38)을 형성하는 제1 공정 및 상기 남겨진 감광막을 제거하는 제2 공정으로 진행된다.
감광막을 에치백하는 공정에 의해 절연물질층의 솟은 부분(제2c도에서 B로 표시된 부분)을 노출시킨 후, 이 솟은 부분을 이방성 식각공정으로 식각하므로, 결과적으로, 솟은 부분이 없는 층간절연층을 형성할 수 있다. 따라서, 제2d도까지의 공정을 행한 후의 층간절연층(38)의 평탄도는 상기 제2b도까지의 공정을 행한 후의 절연물질층(36)의 평탄도 보다 높다.
제2e도는 상부 배선(42) 및 상부 절연층(44)을 형성하는 공정을 도시한 것으로서, 이는 통상의 금속 배선공정으로, 상기 층간절연층(38) 상에 상부 배선(42)을 형성하는 제1 공정 및 결과물 전면에, 예컨대 제2a도 내지 제2d도에서 설명한 바와 같은 공정을 반복함으로써 상부 절연층(44)를 형성하는 제2 공정으로 진행된다.
상기 제2e도의 단면도와 제1c도의 단면도를 비교했을 때, 상부 절연층(제2e도에서는 도면부호 44이고, 제1c도에서는 도면부호 20)의 평탄도는 제2e도의 경우 더 향상되었다는 것을 알 수 있다.
따라서, 본 발명에 의한 반도체 장치의 층간절연층 평탄화방법에 의하면, 리플로우 공정 시 기판에 가하는 열에너지를 높이거나 층간절연층에 도우프되는 불순물의 농도를 증가시키지 않고도, 층간절연층의 평탄도를 향상시킬 수 있다. 또한, 층간절연층을 BPSG로 형성하지 않는 경우에도 용이하게 평탄도를 향상시킬 수 있다.
본 발명의 층간절연층 평탄화방법은, 다층배선 공정이 적용되고 있는 반도체 제품, 특히 논리(Logic) 제품등에 그 적용이 용이하다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.
Claims (6)
- 하부구조물이 형성되어 있는 반도체 기판 상에 절연물질층을 형성하는 제1 공정; 상기 절연물질층을 플로우시켜 절연물질층의 평탄도를 개선하는 제2 공정; 플로우된 상기 절연물질층 상에 감광막을 도포하는 제3 공정; 상기 절연물질층의 일표면이 노출되도록 상기 감광막을 에치백하는 제4 공정; 노출된 상기 절연물질층을 식각함으로써 그 표면이 평탄화된 층간절연층을 형성하는 제5 공정을 포함하는 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
- 제1항에 있어서, 상기 감광막은 상기 절연물질층의 최상부 표면을 완전히 덮을 수 있을 정도의 두께로 도포되는 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
- 제1항에 있어서, 상기 감광막은 포토레지스트인 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
- 제1항에 있어서, 상기 제1 공정은 보론-인이 도우프된 실리콘(BPSG)을 사용하여 진행되는 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
- 제4항에 있어서, 상기 보론-인이 도우프된 실리콘은 10,000Å-15,000Å의 두께로 증착되는 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
- 제1항에 있어서, 상기 제5 공정은 이방성 식각공정으로 진행되는 것을 특징으로 하는 반도체 장치의 층간절연층 평탄화방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015592A KR0147648B1 (ko) | 1995-06-13 | 1995-06-13 | 반도체 장치의 층간절연층 평탄화방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015592A KR0147648B1 (ko) | 1995-06-13 | 1995-06-13 | 반도체 장치의 층간절연층 평탄화방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003647A KR970003647A (ko) | 1997-01-28 |
| KR0147648B1 true KR0147648B1 (ko) | 1998-11-02 |
Family
ID=19417010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015592A KR0147648B1 (ko) | 1995-06-13 | 1995-06-13 | 반도체 장치의 층간절연층 평탄화방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147648B1 (ko) |
-
1995
- 1995-06-13 KR KR1019950015592A patent/KR0147648B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003647A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169283B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3251867B2 (ja) | 半導体ウエハの層間スタッド形成方法 | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| US6576508B2 (en) | Formation of a frontside contact on silicon-on-insulator substrate | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| JPH0586653B2 (ko) | ||
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR0176195B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR0141932B1 (ko) | 반도체장치의 제조방법 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JPH06224188A (ja) | 集積回路製造方法 | |
| KR100223284B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100345670B1 (ko) | 비피에스지의 리플로우에 따른 패턴의 이동을 방지할 수있는 소자 제조 방법 | |
| KR19990059187A (ko) | 반도체장치의 층간절연막 평탄화방법 | |
| KR100232230B1 (ko) | 반도체 소자의 제조방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR20030057719A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR940011731B1 (ko) | 개구부의 형성방법 | |
| JPH04280455A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |