KR100214067B1 - 반도체 장치의 다층금속배선 형성방법 - Google Patents
반도체 장치의 다층금속배선 형성방법 Download PDFInfo
- Publication number
- KR100214067B1 KR100214067B1 KR1019960023631A KR19960023631A KR100214067B1 KR 100214067 B1 KR100214067 B1 KR 100214067B1 KR 1019960023631 A KR1019960023631 A KR 1019960023631A KR 19960023631 A KR19960023631 A KR 19960023631A KR 100214067 B1 KR100214067 B1 KR 100214067B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal
- conductive layer
- contact window
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 접촉창 식각후 제2금속배선과 동일계의 원소를 미리 이온주입한 후에 제2금속배선 재료를 증착함으로써 접촉창의 저항이 감소되고 단차 피복성을 향상시켜 금속배선 간의 접촉이 원활해지며, 접촉창의 기능이 극대화 됨으로서 공정상의 수율을 증대시키고 반도체 소자의 동작 특성을 개선하는 효과가 있으며, 반도체 장치의 다층금속배선 형성방법에 있어서, 기판상에 제1금속배선을 형성한후 전체구조 상부에 소정의 층간 절연막을 형성하는 단계, 상기 제1금속배선을 선택 식각하여 접촉창을 형성한후 제2금속배선과 동일한 금속 원소를 이온주입하는 단계, 전체구조 상부에 제2금속배선을 형성하는 단계를 포함해서 이루어지는 것을 특징으로 한다.
Description
제1도 내지 제5도는 본 발명의 일 실시예에 따른 다층배선 형성 공정도.
제6도 내지 제8도는 종래기술에 따른 다층배선 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 폴리실리콘막 패턴
3 : 금속층간 절연막(IMO) 4 : SOG(Spin On Glass)막
5 : 알루미늄막 6 : 금속배선
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 다층배선 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 각종 패턴이 미세화되고 있으며, 이에 따라 층간의 수직 배선을 이루기 위한 접촉창의 단차비가 높아지고 있다.
첨부된 도면 제6도 내지 제8도는 종래기술에 따른 다층배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 종래기술을 살펴본다.
종래기술에 따른 다층배선 형성 공정은, 우선 제6도에 도시된 바와 같이 실리콘 기판(11) 상에 하부 전도층인 폴리실리콘막 패턴(12)을 형성한 다음, 제7도에 도시된 바와 같이 전체구조 상부에 금속층간 절연막(IMO, Intet-metal Oxide)(13) 및 SOG(Spin On Glass)막(14)을 형성하여 평탄화된 층간절연막을 이루고, 이를 선택식각하여 폴리실리콘막 패턴(12)을 노출시키는 접촉창을 형성한다.
다음으로, 제8도에 도시된 바와 같이 전체구조 상부에 알루미늄막을 증착하고, 이를 패터닝하여 폴리실리콘막 패턴(12)에 콘택되는 금속배선(15)을 형성한다.
이러한 종래기술을 사용하여 다층배선을 형성할 경우, 전술한 바와 같은 접촉창의 높은 단차비에 의해 금속배선(15)의 접촉상태가 나빠지고, 단차 피복성(Stepcoverage) 또한 불량하게 되므로 배선 간의 콘택이 제대로 이루어지지 않는 문제점이 있었다. 또한 접촉창의 높은 저항은 반도체 소자의 동작 특성에 좋지 않은 영향을 미치게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 다층배선의 콘택 특성을 향상시키고, 단차 피복성을 개선하는 반도체 소자의 다층배선 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 반도체 소자의 다층배선 형성방법에 있어서, 하부 전도층이 형성된 기판 상에 층간절연막을 형성하는 제1단계; 상기 층간절연막을 선택 식각하여 상기 하부 전도층을 노출시키는 접촉창을 형성하는 제2단계; 상기 제2단계 수행 후, 전체구조 표면에 상부 전도층을 이루는 원소와 동일한 금속 원소를 이온주입하는 제3단계; 상기 하부 전도층에 콘택되는 상기 상부 전도층을 형성하는 제4단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 제1도 내지 제5도는 본 발명의 일 실시예에 따른 반도체 소자의 다층배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 다층배선 형성 공정은, 먼저 제1도에 도시된 바와 같이 실리콘 기판(1) 상의 소정 부위에 하부 배선인 폴리실리콘막 패턴(2)을 형성한다.
다음으로, 제2도에 도시된 바와 같이 전체구조 상부에 금속층간 절연막(IMO)(3)을 증착하고, 평탄화 절연막인 SOG막(4)를 증착하여 전체 층간절연막의 평탄화를 이룬다.
이어서, 제3도에 도시된 바와 같이 SOG막(4) 및 금속층간 절연막(3)을 선택 식각하여 폴리실리콘막 패턴(2)을 노출시키는 접촉창을 형성한 다음, 알루미늄 이온주입(Al Imlantation)을 실시한다. 알루미늄 이온주입을 실시하는 이유는 이후 폴리실리콘막 패턴(2)에 콘택될 금속배선 재료인 알루미늄막(5)과 동일한 금속 원소인 알루미늄을 이온주입함으로서 배선 사이의 접촉 특성을 극대화하고, 또한 알루미늄막 증착시 접촉창에서의 단차 피복성을 향상하기 위함이다.
다음으로, 제4도에 도시된 바와 같이 금속배선 재료인 알루미늄막(5)을 전체구조상부에 증착한다.
끝으로, 제5도에 도시된 바와 같이 알루미늄막(5)을 선택 식각하여 금속배선(6)을 형성한다.
상기와 같이 본 발명은 접촉창 식각후 상부 배선과 동일계의 원소를 미리 이온주입한 후에 금속배선 재료를 증착함으로써, 접촉창의 저항 감소를 비롯한 접촉 특성 향상의 효과가 있으며, 단차 피복성을 향상시켜 반도체 소자의 동작 특성 및 수율을 증대시키는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변현 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (2)
- 반도체 소자의 다층배선 형성방법에 있어서, 하부 전도층이 형성된 기판 상에 층간절연막을 형성하는 제1단계; 상기 층간절연막을 선택 식각하여 상기 하부 전도층을노출시키는 접촉창을 형성하는 제2단계; 상기 제2단계 수행 후, 전체구조 표면에 상부 전도층을 이루는 원소와 동일한 금속 원소를 이온주입하는 제3단계; 상기 하부 전도층에 콘택되는 상기 상부 전도층을 형성하는 제4단계를 포함하여 이루어진 반도체 소자의 다층배선 형성방법.
- 제1항에 있어서, 상기 상부 전도층이 알루미늄으로 이루어지며, 상기 금속 원소가 알루미늄(Al)인 것을 특징으로 하는 반도체 소자의 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023631A KR100214067B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 장치의 다층금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023631A KR100214067B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 장치의 다층금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006148A KR980006148A (ko) | 1998-03-30 |
| KR100214067B1 true KR100214067B1 (ko) | 1999-08-02 |
Family
ID=19463349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023631A KR100214067B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 장치의 다층금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214067B1 (ko) |
-
1996
- 1996-06-25 KR KR1019960023631A patent/KR100214067B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006148A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1248641A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US5055426A (en) | Method for forming a multilevel interconnect structure on a semiconductor wafer | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100595319B1 (ko) | 반도체 소자의 다층 금속배선 및 그 제조방법 | |
| KR20090044669A (ko) | 반도체소자의 층간 절연 방법 | |
| KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
| KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| KR0167282B1 (ko) | 반도체 장치의 다층배선 형성방법 | |
| KR100299332B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| KR100546296B1 (ko) | 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR0172505B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100260512B1 (ko) | 층간 절연막 평탄화 방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100250757B1 (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| KR20030080311A (ko) | 반도체 소자의 스크래치 결함 방지 방법 | |
| KR100415988B1 (ko) | 반도체 장치의 비아홀 형성 방법 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100336553B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR100194600B1 (ko) | 다층 금속배선 제조방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR100203299B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |