KR980006148A - 반도체 장치의 다층 금속배선 형성방법 - Google Patents

반도체 장치의 다층 금속배선 형성방법 Download PDF

Info

Publication number
KR980006148A
KR980006148A KR1019960023631A KR19960023631A KR980006148A KR 980006148 A KR980006148 A KR 980006148A KR 1019960023631 A KR1019960023631 A KR 1019960023631A KR 19960023631 A KR19960023631 A KR 19960023631A KR 980006148 A KR980006148 A KR 980006148A
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
semiconductor device
contact window
metal
Prior art date
Application number
KR1019960023631A
Other languages
English (en)
Other versions
KR100214067B1 (ko
Inventor
이영범
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960023631A priority Critical patent/KR100214067B1/ko
Publication of KR980006148A publication Critical patent/KR980006148A/ko
Application granted granted Critical
Publication of KR100214067B1 publication Critical patent/KR100214067B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 접촉창 식각후 제2 금속배선과 동일계의 원소를 미리 이온주입한 후에 제2 금속배선 재료를 증착함으로서 접촉창의 저항이 감소되고 단차 피복성을 향상시켜 금속배선 간의 접촉이 원활해지며, 접촉창의 기능이 극대화 됨으로서 공정상의 수율을 증대시키고 반도체 소자의 동작 특성을 개선하는 효과가 있으며, 반도체 장치의 다층금속배선 형성방법에 있어서, 기판상에 제1 금속배선을 형성한후 전체구조 상부에 소정의 층간 절연막을 형성하는 단계, 상기 제1 금속배선을 선택 식각하여 접촉창을 형성한후 제2 금속배선과 동일한 금속 원소를 이온주입하는 단계, 전체구조 상부에 제2 금속배선을 형성하는 단계를 포함해서 이루어지는 것을 특징으로 한다.

Description

반도체 장치의 다층금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 일실시예에 따른 다층금속배선 형성공정도.

Claims (2)

  1. 반도체 장치의 다층금속배선 형성방법에 있어서, 기판상에 제1 금속배선을 형성한후 전체구조 상부에 소정의 층간 절연막을 형성하는 단계, 상기 제1 금속배선을 선택 식각하여 접촉창을 형성한 후 제2 금속배선과 동일한 금속 원소를 이온주입하는 단계, 전제구조 상부에 제2 금속배선을 형성하는 단계를 포함해서 이루어지는 반도체 장치의 다층금속배선 형성방법.
  2. 제1항에 있어서, 상기 제2 금속배선은 알루미늄막인 것을 특징으로 하는 반도체 장치의 다층금속배선 형성방법.
KR1019960023631A 1996-06-25 1996-06-25 반도체 장치의 다층금속배선 형성방법 KR100214067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023631A KR100214067B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 다층금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023631A KR100214067B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 다층금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR980006148A true KR980006148A (ko) 1998-03-30
KR100214067B1 KR100214067B1 (ko) 1999-08-02

Family

ID=19463349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023631A KR100214067B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 다층금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100214067B1 (ko)

Also Published As

Publication number Publication date
KR100214067B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US4109372A (en) Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
KR960039281A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR970067775A (ko) 반도체 장치
JPH07115133A (ja) 半導体装置およびその製造方法
TW200518265A (en) Copper damascene structure and semiconductor device including the structure and method of fabricating the same
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR980006148A (ko) 반도체 장치의 다층 금속배선 형성방법
TW428289B (en) Semiconductor device having an improved lead connection structure and manufacturing method thereof
KR970054316A (ko) 평면형 안티(anti)퓨즈 소자의 제조방법
KR970018658A (ko) 확산방지층을 함유하는 게이트 구조 및 그 제조방법
KR970052242A (ko) 반도체 소자의 금속배선 형성방법
KR960042952A (ko) 금속배선간 접촉을 위한 접촉창 및 그 형성방법
KR960019511A (ko) 반도체장치의 제조방법
KR970072318A (ko) 반도체 장치의 배선 형성방법
KR970052364A (ko) 반도체 장치의 콘택 형성 방법
KR970030393A (ko) 반도체 장치의 제조방법
KR19980065662A (ko) 반도체 소자의 다층배선 형성방법
KR960039148A (ko) 반도체 장치의 층간접속방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR960019701A (ko) 집적 회로 및 그 제조 방법
KR970018230A (ko) 금속배선의 장벽금속 형성 방법
KR970053541A (ko) 다층 금속 배선 구조의 반도체 소자의 제조방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR960002648A (ko) 반도체 소자의 금속층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070419

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee