KR970054316A - 평면형 안티(anti)퓨즈 소자의 제조방법 - Google Patents

평면형 안티(anti)퓨즈 소자의 제조방법 Download PDF

Info

Publication number
KR970054316A
KR970054316A KR1019950049253A KR19950049253A KR970054316A KR 970054316 A KR970054316 A KR 970054316A KR 1019950049253 A KR1019950049253 A KR 1019950049253A KR 19950049253 A KR19950049253 A KR 19950049253A KR 970054316 A KR970054316 A KR 970054316A
Authority
KR
South Korea
Prior art keywords
active layer
insulating film
forming
manufacturing
film
Prior art date
Application number
KR1019950049253A
Other languages
English (en)
Other versions
KR100216544B1 (ko
Inventor
김종대
백종태
송윤호
윤선진
조경익
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950049253A priority Critical patent/KR100216544B1/ko
Priority to JP8333983A priority patent/JP2863767B2/ja
Publication of KR970054316A publication Critical patent/KR970054316A/ko
Application granted granted Critical
Publication of KR100216544B1 publication Critical patent/KR100216544B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 안티퓨스 소자의 제조방법에 관한 것으로, 특히 활성층형성용 금속의 전기적 특성을 향상시켜 저전압에서도 프로그래밍이 가능하도록 하는데 적합하도록 한 안티퓨즈 소자의 제조방법에 관한 것이다. 상술한 본 발명은 활성층(23)으로서 Si1-xGex을 형성하고 접촉창(30,31)에 의해 노출된 활성층(23) 표면에 TEOS막을 형성하며, 이 TEOS막의 표면에 전극을 형성한 구조로 제조하여 균일한 절연파괴전압과 낮은 절연파괴전압을 실현함으로써 프로그래밍의 신뢰성이 증대된다.

Description

평면형 안티(anti)퓨즈 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 평면형 안티퓨즈 소자의 제조방법을 나타낸 공정 단면도.

Claims (6)

  1. 반도체기판(21) 상에 제1절연막(22)과 Si1-xGex을 차례로 형성하는 공정과, 상기 SixGex을 사진식각법으로 패터닝하여 소정의 폭을 갖는 활성층(23)을 형성하는 공정과, 상기 제1절연막과 활성층의 전면에 층간절연막으로서 제2절연막을 형성한 후 이를 사진식각법으로 패터닝하여 상기 활성층의 양단을 소정의 폭으로 노출시키는 접촉창을 형성하는 공정과, 상기 접촉창에 의해 노출된 활성층의 표면에 제3절연막을 형성하는 공정과, 상기 제3절연막과 제3절연막의 전면에 도정성금속을 증착한 후 이를 사진식각법으로 패터닝하여 소정의 폭을 갖는 배선전극을 형성하는 공정을 포함하는 것을 특징으로 하는 안티퓨즈 소자의 제조방법.
  2. 제1항에 있어서, 상기 활성층(23)은 MBE 장치를 이용하여 형성됨을 특징으로 하는 안티퓨즈 소자의 제조방법.
  3. 제2항에 있어서, 상기 활성층(23)은 Si0.75Ge0.25막으로 형성됨을 특징으로 하는 안티퓨즈 소자의 제조방법.
  4. 제3항에 있어서, 상기 활성층(23)은 BF2를 이온 주입한 Si0.75Ge0.25막으로 형성됨을 특징으로 하는 안티퓨즈 소자의 제조방법.
  5. 제1항에 있어서, 상기 제2절연막(24)은 TEOS와 BPSG를 차례로 증착하여 형성됨을 특징으로 하는 안티퓨즈 소자의 제조방법.
  6. 제1항에 있어서, 상기 제3절연막(25,26)은 100nm의 두께를 갖는 TEOS막으로 형성됨을 특징으로 하는 안티퓨즈 소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950049253A 1995-12-13 1995-12-13 평면형 안티퓨즈 소자의 제조방법 KR100216544B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950049253A KR100216544B1 (ko) 1995-12-13 1995-12-13 평면형 안티퓨즈 소자의 제조방법
JP8333983A JP2863767B2 (ja) 1995-12-13 1996-12-13 平面型アンチヒューズ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049253A KR100216544B1 (ko) 1995-12-13 1995-12-13 평면형 안티퓨즈 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970054316A true KR970054316A (ko) 1997-07-31
KR100216544B1 KR100216544B1 (ko) 1999-08-16

Family

ID=19439600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049253A KR100216544B1 (ko) 1995-12-13 1995-12-13 평면형 안티퓨즈 소자의 제조방법

Country Status (2)

Country Link
JP (1) JP2863767B2 (ko)
KR (1) KR100216544B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425579B1 (ko) * 2001-07-21 2004-04-03 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
KR20240109513A (ko) 2023-01-04 2024-07-11 (주)스페이스엔지니어링 썰매장 튜브이송장치
KR20240109514A (ko) 2023-01-04 2024-07-11 (주)스페이스엔지니어링 사계절 무빙벨트시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954417B1 (ko) 2002-12-23 2010-04-26 매그나칩 반도체 유한회사 반도체 소자의 퓨즈 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425579B1 (ko) * 2001-07-21 2004-04-03 한국전자통신연구원 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법
KR20240109513A (ko) 2023-01-04 2024-07-11 (주)스페이스엔지니어링 썰매장 튜브이송장치
KR20240109514A (ko) 2023-01-04 2024-07-11 (주)스페이스엔지니어링 사계절 무빙벨트시스템

Also Published As

Publication number Publication date
JPH1050842A (ja) 1998-02-20
JP2863767B2 (ja) 1999-03-03
KR100216544B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR890013785A (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판의 제조방법
KR930014765A (ko) 전계 효과 트랜지스터를 구비한 반도체 디바이스 및 그 제조 방법
KR930009017A (ko) 필드시일드분리구조의 반도체장치 및 그 제조방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR19980069958A (ko) 에스오아이 응용을 위한 벌크 실리콘 전압 평면
KR970067775A (ko) 반도체 장치
KR950028198A (ko) 캐패시터 제조방법
KR880014649A (ko) 반도체 장치 및 그 제조방법
KR900019155A (ko) 식각 베리어를 사용한 콘택 형성 방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR970054316A (ko) 평면형 안티(anti)퓨즈 소자의 제조방법
KR930020581A (ko) 콘택 홀(contact hole)구조 및 제조방법
KR920015650A (ko) 반도체 발광소자 및 그 제조방법
KR19990081298A (ko) 반도체 장치의 커패시터 제조방법
KR960035974A (ko) 트랜지스터 몸체와 도체사이의 내부연결 형성 방법
KR890013738A (ko) 집적회로 기판상의 소자들을 금속화층에 접속하는 방법
KR100300075B1 (ko) 반도체 소자의 배선구조
KR870001655A (ko) 반도체장치의 제조방법
KR970024026A (ko) 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System)
KR960026847A (ko) 반도체 소자의 캐패시터 제조방법
KR960026930A (ko) 반도체 소자의 제조방법
KR950021617A (ko) 반도체 메모리장치 제조방법
KR960032652A (ko) 게이트 전극 형성방법
KR970067896A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee