JP2863767B2 - 平面型アンチヒューズ素子の製造方法 - Google Patents
平面型アンチヒューズ素子の製造方法Info
- Publication number
- JP2863767B2 JP2863767B2 JP8333983A JP33398396A JP2863767B2 JP 2863767 B2 JP2863767 B2 JP 2863767B2 JP 8333983 A JP8333983 A JP 8333983A JP 33398396 A JP33398396 A JP 33398396A JP 2863767 B2 JP2863767 B2 JP 2863767B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- manufacturing
- antifuse element
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、平面型アンチヒ
ューズ素子の製造方法に関し、特に、熱的バジェット
（thermal budget）が低い物質を活性層に使用して低電
圧においてもプログラミングが可能なアンチヒューズ素
子の製造方法に関するものである。
ューズ素子の製造方法に関し、特に、熱的バジェット
（thermal budget）が低い物質を活性層に使用して低電
圧においてもプログラミングが可能なアンチヒューズ素
子の製造方法に関するものである。
【０００２】
【従来の技術】従来、現場加工型ゲートアレイ（Field
Programing Gate Array：ＦＰＧＡ）をプログラミング
するためアンチヒューズ素子が利用されていた。例え
ば、アンチヒューズ素子において、正電圧パルスをアン
チヒューズ素子に印加することにより活性層上に形成さ
れている絶縁膜が破壊される。結果的に、活性層の領域
にアルミニウムの導線が形成されることによりＦＰＧＡ
をプログラミングすることができる。
Programing Gate Array：ＦＰＧＡ）をプログラミング
するためアンチヒューズ素子が利用されていた。例え
ば、アンチヒューズ素子において、正電圧パルスをアン
チヒューズ素子に印加することにより活性層上に形成さ
れている絶縁膜が破壊される。結果的に、活性層の領域
にアルミニウムの導線が形成されることによりＦＰＧＡ
をプログラミングすることができる。
【０００３】一般的に、半導体素子をプログラミングす
る方法には、信号線の間に形成されているアンチヒュー
ズを導通状態になるようにしてトランジスタに電圧を印
加することによりプログラミングする方法と、配線の所
定の領域を断線することによりトランジスタに印加され
る電圧（あるいは信号）を遮断する方法がある。
る方法には、信号線の間に形成されているアンチヒュー
ズを導通状態になるようにしてトランジスタに電圧を印
加することによりプログラミングする方法と、配線の所
定の領域を断線することによりトランジスタに印加され
る電圧（あるいは信号）を遮断する方法がある。
【０００４】通常、前述した如き方法のうち前者の方法
のように電圧が印加されていないトランジスタに信号電
圧が印加されるようにしてプログラミングする方法に使
用されるヒューズをアンチヒューズ素子と称する。
のように電圧が印加されていないトランジスタに信号電
圧が印加されるようにしてプログラミングする方法に使
用されるヒューズをアンチヒューズ素子と称する。
【０００５】このようなアンチヒューズ素子は、プログ
ラミングされる前は高い抵抗値を、逆に、プログラミン
グ後は低い抵抗値を保ち、プログラミング時間は可能な
限り短く且つ適切なプログラミング電圧を保つことが望
ましい。印加される電圧は絶縁膜の破壊と密接な関係を
有し、また、素子の両端に流れる電流はプログラミング
後の活性層と電極との接触抵抗と密接な関係を有する。
ラミングされる前は高い抵抗値を、逆に、プログラミン
グ後は低い抵抗値を保ち、プログラミング時間は可能な
限り短く且つ適切なプログラミング電圧を保つことが望
ましい。印加される電圧は絶縁膜の破壊と密接な関係を
有し、また、素子の両端に流れる電流はプログラミング
後の活性層と電極との接触抵抗と密接な関係を有する。
【０００６】例えば、アンチヒューズ素子は所望する電
圧以下においては駆動することなく、活性層と配線電極
の間に介挿される絶縁膜の破壊後には活性層と配線金属
の接触抵抗は低く、さらに、あらかじめ設定された電圧
において迅速に絶縁膜の破壊が行われて素子が駆動状態
（ＯＮ）にならなければならない。
圧以下においては駆動することなく、活性層と配線電極
の間に介挿される絶縁膜の破壊後には活性層と配線金属
の接触抵抗は低く、さらに、あらかじめ設定された電圧
において迅速に絶縁膜の破壊が行われて素子が駆動状態
（ＯＮ）にならなければならない。
【０００７】かかるアンチヒューズ素子は図１（Ａ）乃
至（Ｆ）に図示される如く製造される。図１（Ａ）にお
いて、半導体基板１１上に第１絶縁膜１２が形成され
る。この第１絶縁膜１２は熱酸化工程により形成され
る。図１（Ｂ）において、第１絶縁膜１２上にポリシリ
コン層１３ａを形成した後、このポリシリコン層１３ａ
の全面にイオン注入装置を用いて不純物を注入し、これ
を熱処理することにより注入された不純物を活性化させ
る。
至（Ｆ）に図示される如く製造される。図１（Ａ）にお
いて、半導体基板１１上に第１絶縁膜１２が形成され
る。この第１絶縁膜１２は熱酸化工程により形成され
る。図１（Ｂ）において、第１絶縁膜１２上にポリシリ
コン層１３ａを形成した後、このポリシリコン層１３ａ
の全面にイオン注入装置を用いて不純物を注入し、これ
を熱処理することにより注入された不純物を活性化させ
る。
【０００８】図１（Ｃ）に図示されている如く、ポリシ
リコン層１３ａをフォトリソグラフィ（photolithograp
hy）工程とエッチング工程を経ることによりパターニン
グして所定の幅を有する活性層１３を形成する。図１
（Ｄ）に図示されている如く、活性層１３を含む第１絶
縁膜１２上に第２絶縁膜１４を形成した後、フォトリソ
グラフィ工程とエッチング工程を経ることにより第２絶
縁膜１４の一部分をエッチングして活性層１３表面の一
部分が露出される第１及び第２コンタクトホール１５
ａ，１５ｂを形成する。
リコン層１３ａをフォトリソグラフィ（photolithograp
hy）工程とエッチング工程を経ることによりパターニン
グして所定の幅を有する活性層１３を形成する。図１
（Ｄ）に図示されている如く、活性層１３を含む第１絶
縁膜１２上に第２絶縁膜１４を形成した後、フォトリソ
グラフィ工程とエッチング工程を経ることにより第２絶
縁膜１４の一部分をエッチングして活性層１３表面の一
部分が露出される第１及び第２コンタクトホール１５
ａ，１５ｂを形成する。
【０００９】図１（Ｅ）に図示されている如く、第１及
び第２コンタクトホール１５ａ，１５ｂそれぞれにおい
て露出された活性層１３の表面を熱酸化して熱酸化膜１
６を形成する。図１（Ｆ）に図示されている如く、金属
配線形成工程により第１及び第２コンタクトホール１５
ａ，１５ｂ各部分の熱酸化膜１６と接触する電極１７を
形成する。以上の工程を経てアンチヒューズ素子１９が
製造される。配線電極１７には主にアルミニウムが用い
られる。
び第２コンタクトホール１５ａ，１５ｂそれぞれにおい
て露出された活性層１３の表面を熱酸化して熱酸化膜１
６を形成する。図１（Ｆ）に図示されている如く、金属
配線形成工程により第１及び第２コンタクトホール１５
ａ，１５ｂ各部分の熱酸化膜１６と接触する電極１７を
形成する。以上の工程を経てアンチヒューズ素子１９が
製造される。配線電極１７には主にアルミニウムが用い
られる。
【００１０】
【発明が解決しようとする課題】前述した如く、活性層
１３と電極１７の間に熱酸化膜１６を形成することによ
り下記のような問題点が生じる。活性層１３として用い
られるポリシリコン層１３ａにおいては、自己抵抗を低
くするため高濃度の不純物がドーピングされる。ドープ
ドシリコン層上に熱酸化工程により熱酸化膜１６を形成
する際、ドープドシリコン層の粗い表面状態のため熱酸
化膜１６の厚さ調整が非常に難しくなり、形成された熱
酸化膜１６表面の平坦度が不良になる。このため、アン
チヒューズ素子のプログラミング電圧が著しく不均一に
なることにより素子の信頼性が低下するという問題が起
きる。
１３と電極１７の間に熱酸化膜１６を形成することによ
り下記のような問題点が生じる。活性層１３として用い
られるポリシリコン層１３ａにおいては、自己抵抗を低
くするため高濃度の不純物がドーピングされる。ドープ
ドシリコン層上に熱酸化工程により熱酸化膜１６を形成
する際、ドープドシリコン層の粗い表面状態のため熱酸
化膜１６の厚さ調整が非常に難しくなり、形成された熱
酸化膜１６表面の平坦度が不良になる。このため、アン
チヒューズ素子のプログラミング電圧が著しく不均一に
なることにより素子の信頼性が低下するという問題が起
きる。
【００１１】また、従来の技術においては、活性層１３
を形成するため、ポリシリコン層１３ａを形成し、ポリ
シリコン層１３ａを不純物イオン注入法によりドーピン
グし、続いてドープドポリシリコン層を結晶化及び活性
化させるため熱処理工程を実施する。ところが、かかる
熱処理工程は高温において実施しなければならないとい
う短所がある。
を形成するため、ポリシリコン層１３ａを形成し、ポリ
シリコン層１３ａを不純物イオン注入法によりドーピン
グし、続いてドープドポリシリコン層を結晶化及び活性
化させるため熱処理工程を実施する。ところが、かかる
熱処理工程は高温において実施しなければならないとい
う短所がある。
【００１２】この発明は上述した従来例に係る問題点を
解消するためになされたもので、その目的は、活性層を
熱処理温度が低い物質で形成し、均一な絶縁破壊電圧と
低い絶縁破壊電圧を有する絶縁膜により絶縁膜を活性層
と電極の間に形成して、アンチヒューズ素子の駆動のた
めの入力エネルギーの損失を減少することができる平面
型アンチヒューズ素子の製造方法を提供することであ
る。
解消するためになされたもので、その目的は、活性層を
熱処理温度が低い物質で形成し、均一な絶縁破壊電圧と
低い絶縁破壊電圧を有する絶縁膜により絶縁膜を活性層
と電極の間に形成して、アンチヒューズ素子の駆動のた
めの入力エネルギーの損失を減少することができる平面
型アンチヒューズ素子の製造方法を提供することであ
る。
【００１３】
【課題を解決するための手段】上記目的を実現するため
の、この発明に係るアンチヒューズ素子の製造方法は、
半導体基板上に第１絶縁膜とシリコン−ゲルマニウム層
を順次形成する工程、上記シリコン−ゲルマニウム層を
不純物イオン注入法によりドーピングしてドープドシリ
コン−ゲルマニウム層を形成する工程、上記ドープドシ
リコン−ゲルマニウム層をパターニングしてシリコン−
ゲルマニウムパターンを形成する工程、上記シリコン−
ゲルマニウムパターンを含む上記第１絶縁膜上に第２絶
縁膜を形成する工程、上記第２絶縁膜の第１及び第２選
択領域をエッチングして上記シリコン−ゲルマニウムパ
ターンの表面が露出される第１及び第２コンタクトホー
ルを形成する工程、上記第１及び第２コンタクトホール
を通じて露出された上記シリコン−ゲルマニウムパター
ンの表面に第３絶縁膜を形成する工程、上記第１及び第
２コンタクトホールの上記第３絶縁膜に接触する配線電
極を形成する工程でなることを特徴とするものである。
の、この発明に係るアンチヒューズ素子の製造方法は、
半導体基板上に第１絶縁膜とシリコン−ゲルマニウム層
を順次形成する工程、上記シリコン−ゲルマニウム層を
不純物イオン注入法によりドーピングしてドープドシリ
コン−ゲルマニウム層を形成する工程、上記ドープドシ
リコン−ゲルマニウム層をパターニングしてシリコン−
ゲルマニウムパターンを形成する工程、上記シリコン−
ゲルマニウムパターンを含む上記第１絶縁膜上に第２絶
縁膜を形成する工程、上記第２絶縁膜の第１及び第２選
択領域をエッチングして上記シリコン−ゲルマニウムパ
ターンの表面が露出される第１及び第２コンタクトホー
ルを形成する工程、上記第１及び第２コンタクトホール
を通じて露出された上記シリコン−ゲルマニウムパター
ンの表面に第３絶縁膜を形成する工程、上記第１及び第
２コンタクトホールの上記第３絶縁膜に接触する配線電
極を形成する工程でなることを特徴とするものである。
【００１４】また、上記シリコン−ゲルマニウム層は、
分子線エピタキシを用いて形成されることを特徴とする
ものである。
分子線エピタキシを用いて形成されることを特徴とする
ものである。
【００１５】また、上記シリコン−ゲルマニウム層は、
約２５０ｎｍの厚さに形成されることを特徴とするもの
である。
約２５０ｎｍの厚さに形成されることを特徴とするもの
である。
【００１６】また、上記シリコン−ゲルマニウム層は、
Ｓｉ0.75Ｇｅ0.25層に形成されることを特徴とするもの
である。
Ｓｉ0.75Ｇｅ0.25層に形成されることを特徴とするもの
である。
【００１７】また、上記ドープドシリコン−ゲルマニウ
ム層は、ＢＦ2イオンが注入されて形成されることを特
徴とするものである。
ム層は、ＢＦ2イオンが注入されて形成されることを特
徴とするものである。
【００１８】また、上記ドープドシリコン−ゲルマニウ
ム層は、６０ＫｅＶのエネルギーで１×１０15ｃｍ-2の
濃度を有するＢＦ2イオンを注入して形成されることを
特徴とするものである。
ム層は、６０ＫｅＶのエネルギーで１×１０15ｃｍ-2の
濃度を有するＢＦ2イオンを注入して形成されることを
特徴とするものである。
【００１９】また、上記第２絶縁膜は、ＴＥＯＳ（Tetr
a Ethylene Ortho Silicate）とＢＰＳＧ（Boron Phosp
horous Silicate Glass）を順次蒸着して形成されるこ
とを特徴とするものである。
a Ethylene Ortho Silicate）とＢＰＳＧ（Boron Phosp
horous Silicate Glass）を順次蒸着して形成されるこ
とを特徴とするものである。
【００２０】また、上記第３絶縁膜は、ＴＥＯＳを薄く
蒸着して形成されることを特徴とするものである。
蒸着して形成されることを特徴とするものである。
【００２１】また、上記第３絶縁膜は、ＴＥＯＳを約１
０ｎｍの厚さに蒸着することにより形成されることを特
徴とするものである。
０ｎｍの厚さに蒸着することにより形成されることを特
徴とするものである。
【００２２】さらに、上記第３絶縁膜は、６８０℃の温
度においてＴＥＯＳを約１０ｎｍの厚さに蒸着し、Ｎ2
ガス雰囲気において９００℃の温度で熱処理することに
より形成されることを特徴とするものである。
度においてＴＥＯＳを約１０ｎｍの厚さに蒸着し、Ｎ2
ガス雰囲気において９００℃の温度で熱処理することに
より形成されることを特徴とするものである。
【００２３】
実施の形態１．以下、添付した図面を参照してこの発明
の実施の形態１を詳細に説明する。図１（Ａ）乃至
（Ｇ）は実施の形態１によるアンチヒューズ素子を製造
するための工程を示す断面図である。図１（Ａ）におい
て、シリコン基板２１上に５６０ｎｍ厚さの第１絶縁膜
２２が形成される。この第１絶縁膜２２は熱酸化による
か或いは化学気相成長法（Chemical Vapor Depositio
n：ＣＶＤ）により形成される。
の実施の形態１を詳細に説明する。図１（Ａ）乃至
（Ｇ）は実施の形態１によるアンチヒューズ素子を製造
するための工程を示す断面図である。図１（Ａ）におい
て、シリコン基板２１上に５６０ｎｍ厚さの第１絶縁膜
２２が形成される。この第１絶縁膜２２は熱酸化による
か或いは化学気相成長法（Chemical Vapor Depositio
n：ＣＶＤ）により形成される。
【００２４】図１（Ｂ）に図示した如く、第１絶縁膜２
２上にシリコン−ゲルマニウム層２３ａが形成される。
シリコン−ゲルマニウム層２３ａは、分子線エピタキシ
（Molecular Beam Epitaxy；ＭＢＥ）装置を利用して５
８０℃の温度において１Å／ｓｅｃの成長速度で２５０
ｎｍの厚さに形成される。シリコン−ゲルマニウム層２
３ａはＳｉ1-xＧｅx層、好ましくはＳｉ0.75Ｇｅ0.25層
に形成する。
２上にシリコン−ゲルマニウム層２３ａが形成される。
シリコン−ゲルマニウム層２３ａは、分子線エピタキシ
（Molecular Beam Epitaxy；ＭＢＥ）装置を利用して５
８０℃の温度において１Å／ｓｅｃの成長速度で２５０
ｎｍの厚さに形成される。シリコン−ゲルマニウム層２
３ａはＳｉ1-xＧｅx層、好ましくはＳｉ0.75Ｇｅ0.25層
に形成する。
【００２５】図１（Ｃ）に図示した如く、ドープドシリ
コン−ゲルマニウム層２３ｂは、シリコン−ゲルマニウ
ム層２３ａに不純物イオンを注入法によりドーピングし
て形成される。ドープドシリコン−ゲルマニウム層２３
ｂは、６０ＫｅＶのエネルギーで１×１０15ｃｍ-2の濃
度を有するＢＦ2イオンを注入することにより形成され
る。
コン−ゲルマニウム層２３ｂは、シリコン−ゲルマニウ
ム層２３ａに不純物イオンを注入法によりドーピングし
て形成される。ドープドシリコン−ゲルマニウム層２３
ｂは、６０ＫｅＶのエネルギーで１×１０15ｃｍ-2の濃
度を有するＢＦ2イオンを注入することにより形成され
る。
【００２６】図１（Ｄ）において図示した如く、ドープ
ドシリコン−ゲルマニウム層２３ｂをフォトリソグラフ
ィ工程とエッチング工程を利用してパターニングをする
ことによりシリコン−ゲルマニウムパターンが形成され
る。このシリコン−ゲルマニウムパターン２３は、アン
チヒューズ素子の活性層として使用される。シリコン−
ゲルマニウムパターン２３を形成するためのエッチング
工程は乾式エッチング法により実施される。
ドシリコン−ゲルマニウム層２３ｂをフォトリソグラフ
ィ工程とエッチング工程を利用してパターニングをする
ことによりシリコン−ゲルマニウムパターンが形成され
る。このシリコン−ゲルマニウムパターン２３は、アン
チヒューズ素子の活性層として使用される。シリコン−
ゲルマニウムパターン２３を形成するためのエッチング
工程は乾式エッチング法により実施される。
【００２７】図１（Ｅ）に図示されている如く、シリコ
ン−ゲルマニウムパターン２３を含む第１絶縁膜２２上
に第２絶縁膜２４が形成される。第２絶縁膜２４は、Ｃ
ＶＤ装置においてＴＥＯＳ（Tetra Ethylene Ortho Sil
icate）とＢＰＳＧ（Boron Phosphorous Silicate Glas
s）を順次蒸着して約６００ｎｍの厚さに形成される。
その後、フォトリソグラフィ工程及びエッチング工程に
より第２絶縁膜２４の第１及び第２選択領域をエッチン
グしてシリコン−ゲルマニウムパターン２３表面が露出
される第１及び第２コンタクトホール３０、３１を形成
する。
ン−ゲルマニウムパターン２３を含む第１絶縁膜２２上
に第２絶縁膜２４が形成される。第２絶縁膜２４は、Ｃ
ＶＤ装置においてＴＥＯＳ（Tetra Ethylene Ortho Sil
icate）とＢＰＳＧ（Boron Phosphorous Silicate Glas
s）を順次蒸着して約６００ｎｍの厚さに形成される。
その後、フォトリソグラフィ工程及びエッチング工程に
より第２絶縁膜２４の第１及び第２選択領域をエッチン
グしてシリコン−ゲルマニウムパターン２３表面が露出
される第１及び第２コンタクトホール３０、３１を形成
する。
【００２８】図１（Ｆ）を参照すると、第１及び第２コ
ンタクトホール３０，３１各々から露出されたシリコン
−ゲルマニウム２３の露出された表面に第３絶縁膜２５
が形成される。第３絶縁膜２５は、６８０℃の温度にお
いてＴＥＯＳを約１０ｎｍの厚さに薄く蒸着し、Ｎ2ガ
ス雰囲気において９００℃の温度で熱処理することによ
り形成する。
ンタクトホール３０，３１各々から露出されたシリコン
−ゲルマニウム２３の露出された表面に第３絶縁膜２５
が形成される。第３絶縁膜２５は、６８０℃の温度にお
いてＴＥＯＳを約１０ｎｍの厚さに薄く蒸着し、Ｎ2ガ
ス雰囲気において９００℃の温度で熱処理することによ
り形成する。
【００２９】図１（Ｇ）を参照すると、金属配線形成工
程により第１及び第２コンタクトホール３０，３１各部
分に形成された第３絶縁膜２５と接触する配線電極２７
を形成する。このような過程を通じてアンチヒューズ素
子２９が製造される。なお、配線電極２７には主にアル
ミニウムが使用される。
程により第１及び第２コンタクトホール３０，３１各部
分に形成された第３絶縁膜２５と接触する配線電極２７
を形成する。このような過程を通じてアンチヒューズ素
子２９が製造される。なお、配線電極２７には主にアル
ミニウムが使用される。
【００３０】次に、図２は活性層にポリシリコンを使用
した従来のアンチヒューズ素子と活性層にシリコン−ゲ
ルマニウムを使用したこの発明のアンチヒューズ素子各
々に電圧を印加したとき各素子の両端に流れる電流の分
布を示すグラフである。
した従来のアンチヒューズ素子と活性層にシリコン−ゲ
ルマニウムを使用したこの発明のアンチヒューズ素子各
々に電圧を印加したとき各素子の両端に流れる電流の分
布を示すグラフである。
【００３１】図２において知ることができるように、従
来のアンチヒューズ素子とこの発明のアンチヒューズ素
子各々に５．５Ｖの電源を印加する場合、これらの素子
は漏洩電流が０．１ｐＡ以下において良好であり、絶縁
膜の破壊電圧を約１０Ｖでプログラミングする場合アン
チヒューズ素子において要求されるエネルギーは非常に
低かった。
来のアンチヒューズ素子とこの発明のアンチヒューズ素
子各々に５．５Ｖの電源を印加する場合、これらの素子
は漏洩電流が０．１ｐＡ以下において良好であり、絶縁
膜の破壊電圧を約１０Ｖでプログラミングする場合アン
チヒューズ素子において要求されるエネルギーは非常に
低かった。
【００３２】しかし、図２に図示された如く、ポリシリ
コンを使用した従来のアンチヒューズ素子の絶縁破壊電
圧特性ｂはシリコン−ゲルマニウムを使用したこの発明
のアンチヒューズ素子の絶縁破壊電圧特性ａよりも僅か
に高かった。この発明のアンチヒューズ素子において、
絶縁破壊電圧が低い理由は、シリコン−ゲルマニウム層
上に形成されたＴＥＯＳ膜内に分布された欠陥密度がポ
リシリコン層上に形成された絶縁膜（熱酸化膜）の欠陥
密度よりも高いためである。
コンを使用した従来のアンチヒューズ素子の絶縁破壊電
圧特性ｂはシリコン−ゲルマニウムを使用したこの発明
のアンチヒューズ素子の絶縁破壊電圧特性ａよりも僅か
に高かった。この発明のアンチヒューズ素子において、
絶縁破壊電圧が低い理由は、シリコン−ゲルマニウム層
上に形成されたＴＥＯＳ膜内に分布された欠陥密度がポ
リシリコン層上に形成された絶縁膜（熱酸化膜）の欠陥
密度よりも高いためである。
【００３３】このような現象は従来の絶縁膜とこの発明
の絶縁膜各々のファウラーノードハイム（Fowler-Nordh
eim）トンネリング領域においても観察されている。す
なわち、ポリシリコン層上に形成された絶縁膜において
はファウラーノードハイムトンネリング現象が現れる
が、シリコン−ゲルマニウム層上に形成された絶縁膜に
おいては膜内の欠陥による電流が発生する。
の絶縁膜各々のファウラーノードハイム（Fowler-Nordh
eim）トンネリング領域においても観察されている。す
なわち、ポリシリコン層上に形成された絶縁膜において
はファウラーノードハイムトンネリング現象が現れる
が、シリコン−ゲルマニウム層上に形成された絶縁膜に
おいては膜内の欠陥による電流が発生する。
【００３４】図３はこの発明により製造された素子に正
電圧のパルスを印加してプログラミングした後に測定さ
れた素子の抵抗分布を表したグラフである。この例にお
いて、印加された電圧と電流は各々１５Ｖと１５ｍＡで
あり、１ｍｓｅｃの間持続した。素子の両端を流れる電
流は外部抵抗を測定回路に連結して調整をした。このと
き、測定された抵抗値は大体１６〜１８Ω程度と低く現
れた。
電圧のパルスを印加してプログラミングした後に測定さ
れた素子の抵抗分布を表したグラフである。この例にお
いて、印加された電圧と電流は各々１５Ｖと１５ｍＡで
あり、１ｍｓｅｃの間持続した。素子の両端を流れる電
流は外部抵抗を測定回路に連結して調整をした。このと
き、測定された抵抗値は大体１６〜１８Ω程度と低く現
れた。
【００３５】以上の実験結果から分かるように、活性層
としてシリコン−ゲルマニウムを使用し、活性層と電極
の間の絶縁膜としてＴＥＯＳを使用して製造されたこの
発明のアンチヒューズ素子は活性層としてポリシリコン
を使用し、活性層と電極の間の絶縁膜として熱酸化膜を
使用して製造された従来のアンチヒューズ素子と比較す
ると、この発明の絶縁膜の厚さの調整が容易であり、低
電流においてプログラミングが可能であるため、結果的
にはプログラミング後に抵抗値の均一度を向上させると
ともに低い抵抗値を得ることができる。さらに、活性層
としてシリコン−ゲルマニウム層を使用することによ
り、従来技術のポリシリコン層の熱処理温度（活性化エ
ネルギー、再結晶化、溶融温度）より低い温度において
熱処理が可能であり、結果的にプログラミング電圧を低
くすることができる。
としてシリコン−ゲルマニウムを使用し、活性層と電極
の間の絶縁膜としてＴＥＯＳを使用して製造されたこの
発明のアンチヒューズ素子は活性層としてポリシリコン
を使用し、活性層と電極の間の絶縁膜として熱酸化膜を
使用して製造された従来のアンチヒューズ素子と比較す
ると、この発明の絶縁膜の厚さの調整が容易であり、低
電流においてプログラミングが可能であるため、結果的
にはプログラミング後に抵抗値の均一度を向上させると
ともに低い抵抗値を得ることができる。さらに、活性層
としてシリコン−ゲルマニウム層を使用することによ
り、従来技術のポリシリコン層の熱処理温度（活性化エ
ネルギー、再結晶化、溶融温度）より低い温度において
熱処理が可能であり、結果的にプログラミング電圧を低
くすることができる。
【００３６】
【発明の効果】したがって、この発明によれば、活性層
を熱処理温度が低い物質で形成し、均一な絶縁破壊電圧
と低い絶縁破壊電圧を有する絶縁膜により絶縁膜を活性
層と電極の間に形成して、アンチヒューズ素子の駆動の
ための入力エネルギーの損失を減少することができ、ア
ンチヒューズ素子の活性層上に形成される絶縁膜の平坦
度及び厚さの調節が容易であるため、プログラミング電
圧を低くすることができる。
を熱処理温度が低い物質で形成し、均一な絶縁破壊電圧
と低い絶縁破壊電圧を有する絶縁膜により絶縁膜を活性
層と電極の間に形成して、アンチヒューズ素子の駆動の
ための入力エネルギーの損失を減少することができ、ア
ンチヒューズ素子の活性層上に形成される絶縁膜の平坦
度及び厚さの調節が容易であるため、プログラミング電
圧を低くすることができる。
【図１】 この発明による平面型アンチヒューズ素子を
製造するための工程を図示した断面図である。
製造するための工程を図示した断面図である。
【図２】 従来の技術とこの発明から得た各々の平面型
アンチヒューズ素子の配線電極の両端に電圧を印加した
とき活性層に流れる電流分布を図示するグラフである。
アンチヒューズ素子の配線電極の両端に電圧を印加した
とき活性層に流れる電流分布を図示するグラフである。
【図３】 この発明による平面型アンチヒューズ素子が
プログラミングされた後、素子の抵抗分布を図示するグ
ラフである。
プログラミングされた後、素子の抵抗分布を図示するグ
ラフである。
【図４】 従来技術による平面型アンチヒューズ素子を
製造するための工程を図示した断面図である。
製造するための工程を図示した断面図である。
１１ 半導体基板、１２ 第１絶縁膜、１３ 活性層、
１３ａ ポリシリコン、１４ 第２絶縁膜、１５ａ及び
１５ｂ 第１及び第２コンタクトホール、１６ 熱酸化
膜、１７ 電極、１９ アンチヒューズ素子、２１ 半
導体基板、２２ 第１絶縁膜、２３ シリコン−ゲルマ
ニウムパターン（活性層）、２３ａ シリコン−ゲルマ
ニウム層、２３ｂ ドープドシリコン−ゲルマニウム
層、２４ 第２絶縁膜、２５ 第３絶縁膜、２７ 電
極、２９ アンチヒューズ素子、３０及び３１ 第１及
び第２コンタクトホール。
１３ａ ポリシリコン、１４ 第２絶縁膜、１５ａ及び
１５ｂ 第１及び第２コンタクトホール、１６ 熱酸化
膜、１７ 電極、１９ アンチヒューズ素子、２１ 半
導体基板、２２ 第１絶縁膜、２３ シリコン−ゲルマ
ニウムパターン（活性層）、２３ａ シリコン−ゲルマ
ニウム層、２３ｂ ドープドシリコン−ゲルマニウム
層、２４ 第２絶縁膜、２５ 第３絶縁膜、２７ 電
極、２９ アンチヒューズ素子、３０及び３１ 第１及
び第２コンタクトホール。
フロントページの続き (72)発明者 尹 善 ▲しん▼ 大韓民国大田廣域市儒城區魚隱洞99 ハ ンビットアパート102−206 (72)発明者 趙 庚 翼 大韓民国大田廣域市儒城區魚隱洞99 ハ ンビットアパート119−1201 (56)参考文献 特開 平５−343633（ＪＰ，Ａ) 特開 平６−295991（ＪＰ，Ａ) 特開 平６−260558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 27/10 431 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (10)
- 【請求項１】 平面型アンチヒューズ素子の製造方法に
おいて、 半導体基板上に第１絶縁膜とシリコン−ゲルマニウム層
を順次形成する工程、 上記シリコン−ゲルマニウム層を不純物イオン注入法に
よりドーピングしてドープドシリコン−ゲルマニウム層
を形成する工程、 上記ドープドシリコン−ゲルマニウム層をパターニング
してシリコン−ゲルマニウムパターンを形成する工程、 上記シリコン−ゲルマニウムパターンを含む上記第１絶
縁膜上に第２絶縁膜を形成する工程、 上記第２絶縁膜の第１及び第２選択領域をエッチングし
て上記シリコン−ゲルマニウムパターンの表面が露出さ
れる第１及び第２コンタクトホールを形成する工程、 上記第１及び第２コンタクトホールを通じて露出された
上記シリコン−ゲルマニウムパターンの表面に第３絶縁
膜を形成する工程、 上記第１及び第２コンタクトホールの上記第３絶縁膜に
接触する配線電極を形成する工程でなることを特徴とす
る平面型アンチヒューズ素子の製造方法。 - 【請求項２】 請求項１記載の平面型アンチヒューズ素
子の製造方法において、上記シリコン−ゲルマニウム層
は、分子線エピタキシを用いて形成されることを特徴と
する平面型アンチヒューズ素子の製造方法。 - 【請求項３】 請求項１または２記載の平面型アンチヒ
ューズ素子の製造方法において、上記シリコン−ゲルマ
ニウム層は、約２５０ｎｍの厚さに形成されることを特
徴とする平面型アンチヒューズ素子の製造方法。 - 【請求項４】 請求項１ないし３のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記シリ
コン−ゲルマニウム層は、Ｓｉ0.75Ｇｅ0.25層に形成さ
れることを特徴とする平面型アンチヒューズ素子の製造
方法。 - 【請求項５】 請求項１ないし４のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記ドー
プドシリコン−ゲルマニウム層は、ＢＦ2イオンが注入
されて形成されることを特徴とする平面型アンチヒュー
ズ素子の製造方法。 - 【請求項６】 請求項１ないし５のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記ドー
プドシリコン−ゲルマニウム層は、６０ＫｅＶのエネル
ギーで１×１０15ｃｍ-2の濃度を有するＢＦ2イオンを
注入して形成されることを特徴とする平面型アンチヒュ
ーズ素子の製造方法。 - 【請求項７】 請求項１ないし６のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記第２
絶縁膜は、ＴＥＯＳとＢＰＳＧを順次蒸着して形成され
ることを特徴とする平面型アンチヒューズ素子の製造方
法。 - 【請求項８】 請求項１ないし７のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記第３
絶縁膜は、ＴＥＯＳを薄く蒸着して形成されることを特
徴とする平面型アンチヒューズ素子の製造方法。 - 【請求項９】 請求項１ないし８のいずれかに記載の平
面型アンチヒューズ素子の製造方法において、上記第３
絶縁膜は、ＴＥＯＳを約１０ｎｍの厚さに蒸着すること
により形成されることを特徴とする平面型アンチヒュー
ズ素子の製造方法。 - 【請求項１０】 請求項１ないし９のいずれかに記載の
平面型アンチヒューズ素子の製造方法において、上記第
３絶縁膜は、６８０℃の温度においてＴＥＯＳを約１０
ｎｍの厚さに蒸着し、Ｎ2ガス雰囲気において９００℃
の温度で熱処理することにより形成されることを特徴と
する平面型アンチヒューズ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950049253A KR100216544B1 (ko) | 1995-12-13 | 1995-12-13 | 평면형 안티퓨즈 소자의 제조방법 |
| KR1995-49253 | 1995-12-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050842A JPH1050842A (ja) | 1998-02-20 |
| JP2863767B2 true JP2863767B2 (ja) | 1999-03-03 |
Family
ID=19439600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8333983A Expired - Fee Related JP2863767B2 (ja) | 1995-12-13 | 1996-12-13 | 平面型アンチヒューズ素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2863767B2 (ja) |
| KR (1) | KR100216544B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425579B1 (ko) * | 2001-07-21 | 2004-04-03 | 한국전자통신연구원 | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 |
| KR100954417B1 (ko) | 2002-12-23 | 2010-04-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 퓨즈 형성 방법 |
-
1995
- 1995-12-13 KR KR1019950049253A patent/KR100216544B1/ko not_active IP Right Cessation
-
1996
- 1996-12-13 JP JP8333983A patent/JP2863767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054316A (ko) | 1997-07-31 |
| JPH1050842A (ja) | 1998-02-20 |
| KR100216544B1 (ko) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244828A (en) | Method of fabricating a quantum device | |
| US4514895A (en) | Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions | |
| US4214918A (en) | Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6359253B2 (ja) | ||
| JPH0451071B2 (ja) | ||
| JPH11288883A (ja) | 多結晶シリコン構造体に対する製造方法 | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2863767B2 (ja) | 平面型アンチヒューズ素子の製造方法 | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JPH02864B2 (ja) | ||
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS643046B2 (ja) | ||
| JPH0467336B2 (ja) | ||
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3258817B2 (ja) | ゲート電極の作製方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3055609B2 (ja) | 半導体装置の製造方法 | |
| JPH02863B2 (ja) | ||
| JPS6315471A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2853143B2 (ja) | 半導体装置の製造方法 | |
| JPH05267164A (ja) | ケイ化物とのシリコン接点を備えた集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |