KR100425579B1 - 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 - Google Patents
게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 Download PDFInfo
- Publication number
- KR100425579B1 KR100425579B1 KR10-2001-0044056A KR20010044056A KR100425579B1 KR 100425579 B1 KR100425579 B1 KR 100425579B1 KR 20010044056 A KR20010044056 A KR 20010044056A KR 100425579 B1 KR100425579 B1 KR 100425579B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- source
- germanium
- supplying
- silicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
ALE 방법에 의하여 저온에서 실리콘 게르마늄 박막을 형성하기 위한 방법에 대하여 개시한다. 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는, 150 ∼ 400℃로 유지되는 반응 챔버 내에서 ALE 방법에 의해 기판상에 Si1-xGex박막을 형성하는 단계를 포함한다. 상기 Si1-xGex박막을 형성하는 단계는 상기 기판상에 실리콘 소스를 공급하는 단계와, 상기 기판상에 제1 퍼지 가스를 공급하는 단계와, 상기 기판상에 게르마늄 소스를 공급하는 단계와, 상기 기판상에 제2 퍼지 가스를 공급하는 단계와, 상기 기판상에 수소 라디칼을 공급하는 단계를 포함한다. 상기 실리콘 소스 공급 단계 및 게르마늄 소스 공급 단계에서는 각각 상기 Si1-xGex박막 내의 x 값에 따라 다른 종류의 소스를 선택하여 공급함으로써, 게르마늄의 조성 조절이 용이하며 급준한 조성의 기울기를 구현할 수 있다. 또한, N 타입과 P 타입의 도판트 농도를 제어할 수 있으며, δ-도핑과 같은 아주 얇은 도핑 프로파일도 쉽게 구현할 수 있다.
Description
본 발명은 반도체 박막 형성 방법에 관한 것으로, 특히 단위 원자층 에피택시(atomic layer epitaxy: ALE) 방법에 의한 실리콘 게르마늄 박막 형성 방법에 관한 것이다.
현재 실리콘 반도체에 게르마늄을 첨가하여 고속 및 고이동도 소자에 응용하기 위한 연구가 활발히 진행되고 있다. 실리콘-게르마늄의 이종 접합 기술은 실리콘 게르마늄 베이스(base) 구조를 가진 HBT (heterobipolar transistor), 실리콘 게르마늄 채널 MOSFET (metal-oxide semiconductor field-effect transistor), 또는 양자 우물을 이용한 실리콘 게르마늄 MODFET (modulation-doped field-effect transistor) 구조를 구현하기 위하여 우수한 특성이 확보되어야 할 핵심적인 기술이다. 특히, 소자가 고집적화 되고 있는 현재의 시점에서 실리콘 반도체는 한계를 가지고 있으며, 기존의 실리콘 공정과 조화될 수 있는 다른 공정이 확보되어야 한다. 이를 위하여, 실리콘과 비슷한 성질을 가지면서 밴드갭(band gap)이 훨씬 작은 게르마늄을 첨가한 화합물을 성장시킴으로써, 고속 소자 및 고이동도 소자의 구현을 가능하게 한다. HBT의 경우에는 베이스(base)를 실리콘 게르마늄으로 성장시켜 고속 동작을 가능하게 할 뿐 만 아니라 직류 특성도 향상시키는 것으로 보고되었다.
기존의 CVD(chemical vapor deposition) 방법은 실리콘 게르마늄 박막을 증착하는데 있어서 SiH4, Si2H6, SiH2Cl2와 GeH4등과 같은 무기물 소스(source)의 열분해를 이용하였다. 따라서, 기존의 CVD 방법에서는 증착 온도가 높고, 게르마늄의 조성을 높이는 데 한계가 있다.
실제로, HBT의 경우에는 접합 용량(junction capacitance) 및 주행 시간(transit time)의 특성과, 얼리(Early) 전압 및 전류 이득(β)이 게르마늄 조성비에 대하여 지수 함수적인 관계를 가지고 있다. 따라서, 실리콘 게르마늄 박막에서 게르마늄의 조성비를 어느 정도로 자유롭게 조절할 수 있는지가 소자의 특성을 향상시키는 중요한 열쇠가 된다. 또한, 실리콘 게르마늄 박막에서 게르마늄 조성비가 증가하게 되면 상기 실리콘 게르마늄 박막의 두께가 낮은 경우에 구조적인 결함이 생기게 된다. 이와 같이 결함이 발생되는 두께를 임계 두께라고 한다. 임계 두께는 온도가 증가함에 따라 감소되는 경향이 있다. 따라서, 실리콘 게르마늄을 저온에서 증착하게 되면 결함이 없는 보다 두꺼운 실리콘 게르마늄 박막을 얻을 수 있다. 따라서, 저온에서 게르마늄 조성비의 조절이 용이하고 게르마늄 조성비를100%까지 증가시킬 수 있는 보다 새로운 실리콘 게르마늄 박막 형성 기술이 필요하다.
또한, HBT의 경우에는 베이스(base)에서 게르마늄의 조성비 변화 프로파일을 사각형, 삼각형 또는 사다리꼴 모양으로 만든다. 그 중에서, 특히 삼각형 프로파일을 가지도록 게르마늄 조성비를 변화시키는 경우, 급준한 기울기를 갖는 프로파일이 얻어지도록 게르마늄 조성비를 정확히 조절하는 기술이 요구된다. 그리고, MOSFET에서도 캐리어의 이동도를 높이기 위하여 실리콘 게르마늄 박막을 증착하여 채널을 형성한다. 여기서, P 채널의 경우에는 게르마늄 조성비가 40 ∼ 60%까지 높아야 하며 채널층이 형성되기 전에 기울기를 갖고 있는 게르마늄 조성비 프로파일을 가지는 버퍼층이 형성되어야 한다. 이와 같은 버퍼층을 형성하는 경우에도 실리콘 게르마늄 박막 내에서의 높은 게르마늄 조성비 및 게르마늄 조성비 프로파일의 기울기 조절 능력이 필요하다. 또한, 500℃ 이상의 온도에서는 실리콘 게르마늄 박막 내에서 실리콘 게르마늄이 분해되어 게르마늄이 계면으로 편석(segregation)되는 현상이 발생된다. 이와 같이 게르마늄이 편석되는 현상이 발생되면 주변 층들에 스트레스를 가하게 되고, 채널 내에서 캐리어들의 이동도가 저하되며, 박막의 특성이 저하된다. 따라서, 실리콘 게르마늄 박막 형성 공정이 저온에서 이루어질 필요가 있다. N 채널의 경우에도 실리콘 채널이 실리콘 게르마늄 박막 사이에 존재하며 이 경우에도 실리콘층과 실리콘 게르마늄 박막 계면 및 조성비의 정확한 제어가 요구된다.
실리콘 게르마늄 박막에서 게르마늄 조성비의 정확한 제어 뿐 아니라 실시간도핑을 위해서는 도핑 농도 및 농도 분포의 정확한 제어도 필요하다. 실 예로 실리콘 게르마늄 MODFET의 경우 운반자를 공급하는 도핑층을 매우 얇은 두께로 증착시켜야 한다. 그러나, 기존의 이온 주입 방법으로는 한계가 있고 실시간 도핑을 해야 하며, 이를 위하여는 도판트 농도와 그 농도 분포의 제어가 용이한 증착법이 요구된다.
그러나, 기존의 CVD 방법을 이용하는 경우에는 이러한 조성 변화를 정확하게 조절하는 데 한계가 있다. 또한, 기존의 MBE(molecular beam epitaxy) 방법을 이용하는 경우에는 게르마늄 조성비 조절은 용이하지만, 장비 제작 및 유지에 필요한 비용이 많이 들고 비교적 고온에서 박막이 성장된다. 따라서, CVD 방법과 유사하면서 저온에서 게르마늄 조성비를 자유롭게 조절할 수 있는 새로운 방식이 요구된다.
기존의 CVD 방법의 한계를 극복하고 정확한 두께의 조절을 위해서 단위 원자층 에피택시(ALE) 방법이 도입되었지만, 실리콘 또는 게르마늄 각각의 물질만을 증착하는 연구가 주류를 이루었다. 또한, 이러한 실리콘과 게르마늄의 박막을 성장시키는 데 있어서도 적당한 반응 가스를 찾지 못하여 저온에서 소스를 흡착시키고 다음 펄스에서 기판의 온도를 올려서 열분해 시키는 방법을 이용하거나, SiH2Cl2및 수소 원자를 이용하여 실리콘 박막을 증착하는 방식을 이용하였다. 그러나, 상당량의 염소 원자(Cl)가 기판에 잔류함이 보고되었다. 실리콘 게르마늄 박막 증착을 위한 ALE에 관한 연구는 거의 전무하다. 실리콘 게르마늄 박막 증착을 위하여 Si2H6와 Ge2H6를 섞어서 소스로 공급하고 다음 펄스에서 기판을 가열하는 방법을 시도하기는하였으나 많은 한계를 보였다.
본 발명의 목적은 실리콘 게르마늄 박막 내에서 게르마늄 조성비를 쉽게 변화시킬 수 있고 우수한 특성을 가지는 박막을 제공할 수 있는 실리콘 게르마늄 박막 형성 방법을 제공하는 것이다.
도 1은 ALE 방법에 따라 박막을 형성하는 데 있어서 공급 가스의 펄스 시간에 따른 박막의 사이클당 증착 두께 변화 특성을 나타내는 그래프이다.
도 2는 ALE 방법에서 사이클 수에 따른 두께의 변화를 나타낸 그래프이다.
도 3은 ALE 방법에서 퍼지 가스의 공급 시간에 따른 박막 증착 두께의 변화를 나타낸 그래프이다.
도 4는 박막을 증착하는 데 있어서 증착 온도에 따른 박막의 증착율 변화를 나타낸 그래프이다.
도 5는 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Si1-xGex박막을 증착할 때 게르마늄의 조성을 조절하는 방법을 설명하기 위한 도면이다.
도 6은 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Si1-xGex박막에 N 타입 도핑을 행하는 경우의 펄스 구성을 나타내는 도면이다.
도 7은 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Si1-xGex박막에 P 타입 도핑을 행하는 경우의 펄스 구성을 나타내는 도면이다.
도 8은 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Ge의 조성비를 변화시키면서 Si1-xGex박막을 형성할 때 Si1-xGex박막 내에서의 Ge 조성비 프로파일을 나타내는 도면이다.
도 9는 도 8의 영역 Ⅰ 및 영역 Ⅲ에서의 펄스 구성을 나타낸 도면이다.
도 10은 도 8의 영역 Ⅱ에서 게르마늄의 조성비가 50% 이하인 경우의 펄스 구성을 나타낸 도면이다.
도 11은 도 8의 영역 Ⅱ에서 게르마늄의 조성비가 50%를 초과하는 경우의 펄스 구성을 나타낸 도면이다.
도 12는 본 발명에 따른 실리콘 게르마늄 박막 형성 방법을 구현하기 위하여 사용 가능한 장치의 구성을 개략적으로 도시한 도면이다.
도 13은 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Si1-xGex박막을 형성하는 데 있어서, 각각의 소스 및 반응 가스의 낭비를 막기 위한 펄스 구성을 나타낸 도면이다.
도 14는 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서 챔버 내에 공급되는 전기적인 펄스와 실제로 기판에서 느끼는 펄스를 비교하여 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 챔버, 12: 기판, 14: 앵글 밸브, 20: 원료 공급부, 21: 가스상의 실리콘 소스 공급부, 22: 액상의 실리콘 소스 공급부, 23: 가스상의 게르마늄 소스 공급부, 24: 액상의 게르마늄 소스 공급부, 25: 수소 가스 공급부, 26: 플라즈마 발생 장치, 27: P 타입 도판트 소스 공급부, 28: N 타입 도판트 소스 공급부, 29: 불활성 가스 공급부, 30: 배기부, 32: 부스터 펌프, 34: 드라이 펌프, 36: 터보 분자 펌프, 38: 게이트 밸브, 41, 42: 밸브, 43: 유량 조절 밸브, 51, 52: 밸브, 53: 유량 조절 밸브, 62, 64, 66, 68, 70, 72: MFC, 202: 실리콘 소스 공급부, 204: 게르마늄 소스 공급부, 206: 수소 공급부, 208: 도판트 소스 공급부.
상기 목적을 달성하기 위하여, 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는, 150 ∼ 400℃로 유지되는 반응 챔버 내에서 단위 원자층 에피택시(atomic layer epitaxy) 방법에 의해 기판상에 Si1-xGex박막을 형성하는 단계를 포함한다. 상기 Si1-xGex박막을 형성하는 단계는 상기 기판상에 실리콘 소스를 공급하는 단계와, 상기 기판상에 제1 퍼지 가스를 공급하는 단계와, 상기 기판상에 게르마늄 소스를 공급하는 단계와, 상기 기판상에 제2 퍼지 가스를 공급하는 단계와, 상기 기판상에 수소 라디칼을 공급하는 단계를 포함하고, 상기 실리콘 소스 공급 단계 및 게르마늄 소스 공급 단계에서는 각각 상기 Si1-xGex박막 내의 x 값에 따라 다른 종류의 소스를 선택하여 공급한다.
상기 실리콘 소스는 SiH4, Si(CH3)4, Si(C2H5)4또는 Si(N(CH3)2)4이고, 상기 게르마늄 소스는 GeH4, Ge(CH3)4, Ge(C2H5)4또는 Ge(N(CH3)2)4이다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법은 상기 기판상에 수소 라디칼을 공급한 후 상기 기판상에 제3 퍼지 가스를 공급하는 단계를 더 포함할 수 있다. 상기 제1, 제2 및 제3 퍼지 가스는 불활성 가스로 이루어진다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 있어서, 게르마늄 조성비가 50% 이하인 상기 Si1-xGex박막을 형성하기 위하여, 상기 실리콘 소스 공급 단계에서는 Si(CH3)4, Si(C2H5)4및 Si(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급하고, 상기 게르마늄 소스 공급 단계에서는 GeH4를 공급한다. 이 때, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 게르마늄 소스 공급 단계에서는 GeH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시킨다. 또한, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 게르마늄 소스 공급 단계에서는 GeH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시킨다.
또한, 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에 있어서, 게르마늄 조성비가 50% 보다 큰 상기 Si1-xGex박막을 형성하기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4가스를 공급하고, 상기 게르마늄 소스 공급 단계에서는 Ge(CH3)4, Ge(C2H5)4및 Ge(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급한다. 이 때, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시킨다. 또한, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시킨다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법은 상기 실리콘 소스 공급 단계 후 상기 게르마늄 소스 공급 단계 전에 상기 기판상에 도판트(dopant) 소스를 공급하는 단계를 더 포함할 수 있다. 상기 도판트 소스는 N 타입 도판트 소스 또는 P 타입 도판트 소스이다. 상기 도판트 소스 공급 단계에서는 상기 Si1-xGex박막 내에서의 도핑 농도를 조절하기 위하여 상기 도판트 소스의 공급 시간을 조절한다. 이 때, 상기 도판트 소스의 공급 시간이 증가됨에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 감소시키고, 상기 도판트 소스의 공급 시간이 감소함에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 증가시킨다.
본 발명에 의하면, 약 150 ∼ 400℃의 저온에서 행해지는 ALE 방법에 의하여우수한 특성을 가지는 실리콘 게르마늄 박막이 얻어질 수 있고, 실리콘 게르마늄 박막 내에서 게르마늄 조성비를 쉽게 변화시킬 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 Si1-xGex박막을 형성하기 위하여 ALE 방법을 이용한다. Si1-xGex박막 증착 및 B, P 등과 같은 도판트의 실시간 도핑을 ALE 방법으로 수행함에 있어서, 펄스 시간과 1회 사이클의 구성을 조절함으로써 게르마늄 조성, 도핑 농도 및 그 프로파일을 원하는 대로 조절하고 사이클 반복 횟수에 의하여 Si1-xGex박막의 두께를 조절한다. 이를 위하여 실리콘 소스 공급 단계 및 게르마늄 소스 공급 단계에서는 각각 Si1-xGex박막 내의 x 값에 따라 다른 종류의 소스를 선택하여 공급한다. 본 발명에서는 Si1-xGex박막 형성 공정을 약 150 ∼ 400℃의 저온에서 행한다.
도 1은 ALE 방법에 따라 박막을 형성하는 데 있어서 공급 가스의 펄스 시간에 따른 박막의 증착 두께 변화 특성을 나타내는 그래프이다. 상기 공급 가스는 예를 들면 박막 형성에 필요한 소스, 반응 가스 또는 도핑 가스로 될 수 있다.
ALE 방법은 소스와 반응물을 시차적으로 주입하여 표면에서의 반응을 유도하는 기술이다. CVD 방법은 공급 가스의 분해 온도 이상의 온도로 유지되는 기판상에 소스 및 반응 가스를 동시에 주입하는 방법인 반면, ALE 방법은 소스를 공급 가스의 분해 온도 이하에서 기판상에 흡착시키고, 퍼지(purge)를 한 후, 반응 가스를 상기 기판상에 공급하여 표면 반응을 유도하는 것이다. 이 때, 기판상에 흡착된 소스는 기판(증착 초기의 경우) 또는 박막(증착 진행중인 경우)상에 화학 흡착하게 되어 1층이 형성되고, 이후 계속 소스가 공급되면 소스 위에 소스가 물리 흡착을하게 된다. 물리 흡착은 결합력이 약하므로 후속의 퍼지 가스를 펄스 공급함으로써 물리 흡착된 소스를 탈착시켜 제거한다. 따라서, 기판상에 증착되는 양은 흡착량에 따라 좌우되고 박막의 두께는 셀프리미팅(self-liming)된다. 소스 뿐 만 아니라 반응 가스 또는 도핑 가스의 공급시에도 이와 같은 현상이 나타나며 소정 시간 이상펄스 공급이 계속되면 사이클당 증착 두께가 포화되는 경향이 나타난다. 도 1에서 영역 A는 펄스 시간에 따라 사이클당 증착 두께가 증가되는 영역이고, 영역 B는 펄스 시간에 대하여 사이클당 증착 두께가 포화된 영역이다. 이와 같이 영역 A 및 영역 B가 뚜렷이 구분되는 것이 ALE 방법에서의 대표적인 특성이다.
도 2는 ALE 방법에서 사이클 수에 따른 두께의 변화를 나타낸 그래프이다. ALE 방법에 의해 형성되는 박막의 두께는 기판상의 흡착량에 따라 좌우된다. 따라서, 펄스 시간과 펄스의 구성이 일정하다면 사이클 수에 선형적으로 비례하는 관계를 갖는다. 따라서, 사이클 당 증착 두께에 대한 데이터만 확보된다면 사이클 수로 두께를 조절할 수 있다. 특히, Si1-xGex박막을 실리콘층위에 증착하는 경우에는 Si1-xGex박막의 두께를 측정하는 것이 어렵다. 따라서, 두께 조절 방식이 확보되면 일일이 두께를 모니터하지 않아도 원하는 두께로 조절 가능하다.
소스 공급과 반응 가스 공급 사이에 공급되는 퍼지 가스는 물리 흡착된 소스와 반응 가스를 탈착시키고 기상에 잔존하는 가스를 제거하는 역할을 한다. 일반적으로 불활성 가스인 Ar을 사용하며 물리 흡착된 소스 또는 반응 가스는 부분압의 차에 의해 확산되어 챔버로부터 배출된다.
도 3은 ALE 방법에서 퍼지 가스의 공급 시간에 따른 박막의 사이클당 증착 두께의 변화를 나타낸 그래프이다. 공급 시간이 짧은 경우에는 물리 흡착된 소스 또는 반응 가스가 표면에 잔존하거나, 기상에 잔존하는 가스가 모두 제거되지 못했기 때문에 두께가 다소 두꺼워진다. 하지만, 일정 시간 이상 동안 퍼지 가스가 공급되면 두께가 일정한 값으로 감소된다. 형성하고자 하는 특정 박막에 대하여 이와 같은 데이타가 미리 확보된다면 형성하고자 하는 박막의 두께 조절이 용이해진다. 이 때, 결정되는 포화 영역에 도달하는 최소의 펄스 시간은 잔류하는 가스를 얼마나 빨리 제거하는가에 따라 좌우되며, 이는 반응로의 부피와 가스 펌프 능력에 따라 결정된다. 반응로의 부피는 최소한으로 구성하고 필요 이상의 부피를 없애는 방향으로 설계되어야 한다.
도 4는 박막을 증착하는 데 있어서 증착 온도에 따른 박막의 증착율 변화를 나타낸 그래프이다.
도 4에서, X 축은 온도(T)의 역수이고, Y 축은 증착율의 로그(log)값이다. 소스의 분해 온도 이상의 고온에서는 온도가 증가함에 따라 소스가 분해되어 박막이 증착되는 비율이 높아지는데 이는 증착 반응이 온도에 지수 함수의 관계로 증가하기 때문에 직선적인 증가 경향을 보인다. 따라서, 직선의 기울기는 반응의 활성화 에너지를 의미한다. 영역 C는 CVD 성장이 이루어지는 영역으로, 비교적 고온의 박막 성장이 이루어지며 성장 온도에 따라 성장율이 민감하게 좌우된다. 영역 C 보다 낮은 온도 영역인 영역 D는 ALE 성장이 이루어지는 영역으로, 소스 또는 반응 가스가 분해되지 않고 흡착되는 영역이다. 따라서, 흡착 확률이 어느 수준 이상으로 되면 온도 변화에 관계없이 흡착 계수가 일정하게 되고, 증착율은 흡착에 좌우되므로 증착율도 일정한 값을 유지하게 된다. 따라서, 영역 D의 범위가 넓어지게 되면 어느 정도의 온도 변화에도 둔감한 일정한 값의 증착 두께가 얻어지고 박막의 균일도가 확보된다. 영역 D의 넓이는 물질 사이의 결합력에 의존하게 되므로 소스 및 반응 가스의 선택에 따라서 많은 차이를 보인다. 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서 이용되는 ALE 공정은 도 4의 영역 D에서 이루어지며, 영역 D에서 보다 높은 온도에서는 CVD 영역이 된다. 영역 D 보다 저온에서는 증착율이 온도의 증가에 따라 증가하는 영역 E를 얻을 수 있다. 영역 E에서는 증착량이 흡착량에 좌우되기는 하지만, 흡착 확률 계수가 온도에 의존하여 변하므로 이 영역에서는 온도에 따라 흡착량의 변화가 야기되어 증착율도 온도에 의존하게 된다. 따라서, 매우 낮은 온도에서도 ALE 증착을 구현하기 어렵게 된다. 따라서, ALE 온도창 (temperature window)은 CVD 영역인 영역 C와 저온 영역인 영역 E의 사이에 놓이게 되며 소스 및 반응 가스를 선정할 때 이를 고려해야 한다. 또한, ALE 온도창은 소스와 반응 가스와의 반응이 가능한 온도 이상이 되어야 하며 이러한 모든 요소들을 통해 상기 온도창이 결정된다.
도 5는 본 발명의 일 실시예에 따른 실리콘 게르마늄 박막 형성 방법에 따라 Si1-xGex박막을 증착할 때 게르마늄의 조성을 조절하는 방법을 설명하기 위한 도면으로, Si1-xGex박막 형성을 위한 공급 가스의 펄스 구성 및 Si1-xGex박막 내에서의 게르마늄(Ge)의 조성비를 조절하기 위한 펄스 구성을 나타낸 것이다. 도 5의 (a)에도시한 바와 같이, 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 Si1-xGex박막을 형성하기 위하여, 기판상에 실리콘(Si) 소스를 공급한다. 이 때, 상기 Si 소스로서 SiH4또는 SiR4(R은 CH3, C2H5또는 N(CH3)2임)를 사용할 수 있다. 그 후, 상기 기판상에 제1 퍼지 가스, 예를 들면 Ar과 같은 불활성 가스를 공급한다. 이어서, 상기 기판상에 게르마늄(Ge) 소스를 공급한다. 상기 Ge 소스로서 GeH4또는 GeR4(R은 CH3, C2H5또는 N(CH3)2임)를 사용할 수 있다. 그 후, 상기 기판상에 제2 퍼지 가스, 예를 들면 Ar과 같은 불활성 가스를 공급한다. 이어서, 상기 기판상에 수소 라디칼(H*)을 공급한 후, 제3 퍼지 가스, 예를 들면 Ar과 같은 불활성 가스를 공급한다.
보다 상세히 설명하면, Si 소스로서 SiR4를 사용하고 Ge 소스로서 GeH4를 이용하는 경우, 다음과 같은 반응으로 Si1-xGex박막이 형성되고, R이 CH3인 경우 CH4가 부산물로 형성되어 빠져 나가게 된다.
반응식 1에서는 Si과 Ge이 1:1의 조성비로 들어가게 되므로 Si1-xGex박막을 형성하기 위하여 수소 라디칼(H*)의 펄스를 반응 가스로서 첨가한다. 이 경우, 다음과 같은 반응이 일어난다.
도 5의 (a)에 도시한 바와 같은 펄스 구성으로 Si1-xGex박막을 형성하는 데 있어서, Ge의 조성비는 펄스 시간을 변화시킴으로써 제어한다. 에를 들면, Si1-xGex박막을 형성하기 위하여 Ge 소스인 GeH4펄스와 H*펄스의 시간을 배분해서 공급하면 된다. 만일 Si이 100%인 Si1-xGex박막을 증착시킨다면 GeH4펄스는 0초로 하여 주입하지 않고, H*펄스는 SiR4와 반응하여 불순물이 없는 Si 박막이 형성될 때까지 충분한 시간을 주입한다. Si1-xGex화합물에서 x의 값을 증가시키고자 한다면 도 5의 (b)에 도시한 바와 같이 Ge 소스 예를 들면 GeH4의 펄스 시간은 점차 증가시키고, H*펄스 시간은 점차 감소시킨다. 이와 같은 방법으로 펄스 시간 구성을 조절함으로써 Si1-xGex박막 내에서의 Ge 조성비를 원하는 바에 따라 조절할 수 있다.
여기서, Si 소스 및 Ge 소스로서 각각 SiR4및 GeH4를 사용하는 경우 제어 가능한 Ge의 조성비는 50%까지이다. 50%를 초과하는 Ge 조성비를 가지도록 Ge를 첨가하고자 할 때에는 Si 소스 및 Ge 소스로서 각각 SiH4및 GeR4를 사용해야 한다. 이는 나머지 R기를 반응시키기 위하여 수소 라디칼을 이용하기 때문에 Ge의 함량이 Si보다 많아지게 되면 Ge과 결합하는 R이 Si과 결합하는 H 보다 많아지기 때문이다.
즉, Ge 조성비가 50% 이하인 상기 Si1-xGex박막을 형성하기 위하여, 상기 Si 소스 공급 단계에서는 Si(CH3)4, Si(C2H5)4및 Si(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급하고, 상기 Ge 소스 공급 단계에서는 GeH4를 공급한다. 이 때, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 Ge 소스 공급 단계에서는 GeH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시킨다. 또한, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 Ge 소스 공급 단계에서는 GeH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시킨다.
Ge 조성비가 50% 보다 큰 상기 Si1-xGex박막을 형성하기 위하여, 상기 Si 소스 공급 단계에서는 SiH4가스를 공급하고, 상기 Ge 소스 공급 단계에서는 Ge(CH3)4, Ge(C2H5)4및 Ge(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급한다. 여기서, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 Si 소스 공급 단계에서는 SiH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시킨다. 또한, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 Si 소스 공급 단계에서는 SiH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시킨다.
상기한 바와 같이, 50%를 경계로 Ge의 조성비를 변화시키고자 한다면 Ge 소스 및 Si 소스를 각각 바꿔주고 수소를 포함한 유량의 변화가 있어야 한다. 따라서, Si1-xGex박막 형성 장치에서 SiH4과 SiR4를 함께 사용할 수 있도록 구성되어야 한다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 Si1-xGex박막에 도판트를 실시간 도핑하기 위하여, Si 공급 단계 후 Ge 공급 단계 전에 기판상에 도판트 소스를 공급하는 단계를 더 포함할 수 있다. 상기 도판트 소스는 N 타입 도판트 소스 또는 P 타입 도판트 소스이며, N 타입 도판트 소스로는 예를 들면 PH3또는 P(CH3)3를 사용할 수 있고, P 타입 도판트 소스로는 예를 들면 B2H6를 사용할 수 있다. 상기 도판트 소스 공급 단계에서는 상기 Si1-xGex박막 내에서의 도핑 농도를 조절하기 위하여 상기 도판트 소스의 공급 시간을 조절한다. 또한, 상기 도판트 소스의 공급 시간이 증가됨에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 감소시키고, 상기 도판트 소스의 공급 시간이 감소함에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 증가시킨다. 이에 대하여 다음에 보다 상세히 설명한다.
도 6은 Si1-xGex박막에 N 타입 도핑을 행하는 경우의 펄스 구성을 나타내는 도면이다. N 타입의 도판트 소스로서 PH3를 사용한 것으로 도시하였으나, P(CH3)3와 같은 유기물 소스를 사용하는 것도 가능하다. 도핑 농도에 따라서 PH3의 펄스 시간을 조절한다. 이 경우, 도핑을 하지 않은 경우와 비교하여 수소 라디칼의 펄스 시간을 줄인다. 도판트가 P인 경우 반응식 3과 같은 반응으로 도핑이 이루어진다.
이와 같이 도핑 농도를 조절할 때 주의해야 할 점은 PH3의 펄스 시간에 대해서도 도 1을 참조하여 설명한 바와 같은 관계를 가진다는 것이다. 두께 증가 영역인 영역 A에서는 두께 변화의 기울기가 커서 급격히 변하므로 정확한 농도의 조절을 위해서 펄스 시간을 최소한 0.1초 단위로 조절하는 기술이 필요하다. 이는 제조 장치에서 온/오프 밸브의 반응 시간에도 좌우되는 것이다.
도 7은 Si1-xGex박막에 P 타입 도핑을 행하는 경우의 펄스 구성을 나타내는 도면이다. P 타입의 도판트 소스로서 B2H6를 선택한 경우를 도시하였다. PH3의 경우와 마찬가지로 이 때에도 수소 라디칼의 펄스 시간을 줄이고 B2H6펄스 시간을 조절하여 도핑 농도를 조절한다. 이 경우는 반응식 4와 같은 반응으로 도핑이 이루어진다.
만일 50%를 초과하는 Ge 조성비로 Si1-xGex박막을 형성할 때, 도판트로서 B 또는 P를 도핑하는 경우 SiR4와의 반응 대신 GeR4와의 반응을 유도하는 것이 좋으며, 이 때의 반응식은 반응식 3 및 반응식 4와 유사하다.
도 8은 Ge의 조성비를 변화시키면서 Si1-xGex박막을 형성하는 경우 상기 Si1-xGex박막 내에서의 Ge 조성비 프로파일을 나타낸 도면이다.
도 8에는 삼각형 형상의 Ge 조성비 프로파일을 가지는 경우 Si1-xGex박막의 접합 깊이에 따른 Ge의 조성비 프로파일을 도시하였다. 도 8에서, 영역 Ⅰ에서는 Si이 100%이고, 영역 Ⅱ에서는 Ge의 조성비가 선형적으로 증가하며, 영역 Ⅲ에서는 다시 Si이 100%인 영역이 되는 프로파일 구성을 예시하였다.
도 9는 영역 Ⅰ과 영역 Ⅲ에서의 펄스 구성을 나타낸 도면으로, Si 박막이므로 Si 소스인 SiR4와 수소 원자 만으로 구성되어 있다.
도 10 및 도 11은 각각 영역 Ⅱ에서의 펄스 구성을 나타낸 도면이다. 영역 Ⅱ에서는 Ge의 펄스 시간을 점차로 늘림과 동시에 수소 라디칼의 펄스를 줄이는 펄스의 구성이 필요하다. 그런데, 영역 Ⅱ에서 Ge 함량을 50% 이하까지만 늘린다면 도 10에 도시한 바와 같은 펄스 구성이 필요하고, Ge 함량을 50% 보다 크게 늘리고자 한다면 Ge 함량 50%까지는 도 10의 펄스 구성을 사용하다가 50%를 초과하면 도 11의 펄스 구성으로 바꿔 주어야 한다.
도 12는 본 발명에 따른 실리콘 게르마늄 박막 형성 방법을 구현하기 위하여 사용 가능한 장치의 구성을 개략적으로 도시한 도면이다.
도 12를 참조하면, 본 발명에 따른 실리콘 게르마늄 박막 형성 장치는 기판(12)상에 Si1-xGex박막을 성장시키기 위한 챔버(10)와, 상기 Si1-xGex박막을 성장시키는 데 필요한 원료를 상기 챔버 내에 공급하기 위한 원료 공급부(20)와, 상기 챔버(10) 내부를 배기시키기 위한 배기부(30)를 포함한다. 상기 원료 공급부(20)는 실리콘 소스 공급부(202)와 게르마늄 소스 공급부(204)를 포함한다.
상기 실리콘 소스 공급부(202)는 가스상의 실리콘 소스 공급부(21)와, 액상의 실리콘 소스 공급부(22)와, 상기 가스상의 실리콘 소스 공급부(21) 및 액상의 실리콘 소스 공급부(22)로부터 공급되는 원료중 어느 하나만을 선택적으로 상기 챔버(10) 내에 공급하기 위하여 온/오프 가능한 복수의 밸브(41, 42, 43)로 이루어진다. 또한, 상기 게르마늄 소스 공급부(204)는 가스상의 게르마늄 소스 공급부(23)와, 액상의 게르마늄 소스 공급부(24)와, 상기 가스상의 게르마늄 소스 공급부(23) 및 액상의 게르마늄 소스 공급부(24)로부터 공급되는 원료중 어느 하나만을 선택적으로 상기 챔버(10) 내에 공급하기 위하여 온/오프 가능한 복수의 밸브(51, 52, 53)로 이루어진다.
또한, 상기 원료 공급부(20)는 수소 공급부(206)를 더 포함한다. 상기 수소 공급부(206)는 수소 가스 공급부(25)와, 상기 수소 가스 공급부(25)로부터 공급되는 수소 가스를 이용하여 상기 Si1-xGex박막 성장에 필요한 수소 라디칼을 발생시키기 위한 플라즈마 발생 장치(26)로 이루어진다.
상기 원료 공급부(20)에는 도판트 소스 공급부(208)와, 퍼지를 위하여 사용될 불활성 가스 공급부(29)가 구비되어 있다. 상기 도판트 소스 공급부(208)는 P 타입 도판트 소스 공급부(27) 및 N 타입 소스 공급부(28)로 구성되어 있다. 상기 불활성 가스 공급부(29)로부터 Ar이 공급될 수 있다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 Si1-xGex박막을 형성하기 위하여 Si1-xGex박막 내에서의 Ge 조성비가 50% 이하인 경우와 50%를 초과하는 경우 각각에 대하여 Si 소스 및 Ge 소스의 구성을 다르게 한다. 즉, Si1-xGex박막 내에서의 Ge 조성비가 50% 이하인 경우에는 Si 소스 및 Ge 소스로서 각각 SiR4및 GeH4를 사용하고, 50%를 초과하는 경우에는 Si 소스 및 Ge 소스로서 각각 SiH4및 GeR4를 사용한다. 따라서, 유기물 소스 공급을 위한 액상의 실리콘 소스 공급부(22) 및 액상의 게르마늄 소스 공급부(24)와, 가스상의 소스 공급을 위한 가스상의 실리콘 소스 공급부(21) 및 가스상의 게르마늄 소스 공급부(23)를 포함함으로써 유기물 소스 공급 및 가스상의 소스 공급이 모두 가능하다. 액상의 유기물 소스는 기화된 가스의 유량을 유량 조절 밸브(metering valve)(43, 53)로 각각 조절하여 공급하고, 유기물 소스가 공급되는 동안에는 가스상의 소스 공급은 차단된다. 상기 수소 공급부(206)로부터 공급되는 수소 가스의 경우는 일부는 캐리어(carrier)가스로 사용되고 일부는 수소 라디칼 즉, 반응 가스로 사용된다. 상기 원료 공급부(20)로부터 공급되는 원료는 각각 MFC(mass flow controller)(62, 64, 66, 68, 70, 72)에 의해 그들의 유량이 조절된다. 수소 라디칼은 텅스텐 필라멘트나 플라즈마에 의해 가능한데, 본 발명에서는 리모트(remote) 플라즈마를 사용하였다. 따라서, 수소 분자는 상기 플라즈마 발생장치(26)에서 수소 원자로 분해되어 반응성 기체로서 상기 챔버(10) 내에 공급된다. 또한, 각각의 공급 원료의 펄스는 시차를 두고 상기 챔버(10)에 공급되므로, 임의의 소스가 공급될 경우 다른 소스 또는 반응 가스는 배출 라인(vent line)을 통해 펌프로 빠져 나간다. 상기 챔버(10)에 공급되는 소스, 반응 가스 및 도핑 가스는 각각의 라인을 통해 독립적으로 공급되며, 이는 라인에서의 상호 반응을 방지하기 위한이다. 상기와 같은 구성을 가지는 본 발명에 따른 실리콘 게르마늄 박막 형성 장치는 필요한 원료들을 동시에 연속적으로 주입하는 CVD 방식의 증착 공정을 적용하는 가능하다. 상기 배기부(30)는 초고진공(UHV: ultra high vacuum) 및 저진공 모두를 가능하게 하기 위하여 부스터(booster) 펌프(32)로 바이패스(by-pas)를 연결하였으며, 상기 챔버(10)와 터보 분자 펌프(turbo molecular pump)(36)는 게이트 밸브(38)에 의하여 각각 분리되어 있다. 도 12에서, 참조 부호 "14"는 앵글 밸브를 나타내고, "34"는 드라이 펌프를 나타낸다.
도 13은 도 12에 도시한 바와 같은 실리콘 게르마늄 박막 형성 장치를 사용하여 Si1-xGex박막을 형성하는 데 있어서, Si 소스, Ge 소스 및 반응 가스의 공급시 각각의 소스와 반응 가스의 낭비를 막기 위한 펄스 구성을 나타낸 도면이다. 다른펄스가 공급되는 동안 임의의 한 펄스가 계속 온(on) 상태로 공급이 유지된다면 각각의 소스 또는 반응 가스의 소모량이 커질 것이다. 따라서, 상기 다른 펄스가 공급되는 동안 상기 임의의 한 펄스는 오프(off) 상태를 유지하고, 상기 임의의 한 펄스가 주입되는 시간 얼마 전에 미리 온 상태로 전환하여 벤트(vent)로 흘려보내어 공급되는 양을 안정화하여야 한다. 즉, 도 13에서 다른 펄스, 예를 들면 퍼지 가스 공급을 위한 펄스가 공급되는 동안 Si 소스가 상기 챔버(10)에 공급되기 얼마 전에 상기 Si 소스 공급을 "300"으로 표시한 펄스와 같이 온 상태로 전환하여 빗금으로 표시되어 있는 "F" 부분을 벤트로 흘려보낸다. 그리고, 점선에 도달하게 되면 그 때 벤트쪽을 차단하고 상기 챔버(10)로 Si 소스를 공급한다. 또한, 도 13에서 퍼지 가스가 공급되는 동안 Ge 소스가 상기 챔버(10)에 공급되기 얼마 전에 상기 Ge 소스 공급을 "400"으로 표시한 펄스와 같이 온 상태로 전환하여 빗금으로 표시되어 있는 "G" 부분을 벤트로 흘려보낸다. 그리고, 점선에 도달하게 되면 그 때 벤트쪽을 차단하고 상기 챔버(10)로 Ge 소스를 공급한다. 수소 라디칼의 경우도 마찬가지로, 도 13에서 퍼지 가스가 공급되는 동안 수소 라디칼이 상기 챔버(10)에 공급되기 얼마 전에 상기 수소 라디칼 공급을 "500"으로 표시한 펄스와 같이 온 상태로 전환하여 빗금으로 표시되어 있는 "H" 부분을 벤트로 흘려보낸다. 그리고, 점선에 도달하게 되면 그 때 벤트쪽을 차단하고 상기 챔버(10)로 수소 라디칼을 공급한다. 상기와 같은 펄스 구성을 위하여 각각의 소스 또는 반응 가스의 공급량이 안정화되는데 필요한 시간이 미리 결정되어야 한다.
도 14는 상기 챔버(10) 내에 공급되는 전기적인 펄스와 실제로 상기기판(12)에서 느끼는 펄스를 비교하여 나타낸 도면이다. 도 14에서, 전기적인 펄스는 실선으로 표시되었고, 상기 기판(12)에서 느끼는 펄스는 점선으로 표시되었다. 퍼지 시간이 짧거나 공급 원료의 유량이 불충분하면 실제의 펄스가 전기적인 펄스와 중첩될 수 있다. 이 경우에는 ALE 기구에서 벗어나 CVD 기구가 나타나게 된다. 또한, 기상에서의 균질(homogeneous) 반응이 나타날 수도 있다. 이와 같은 펄스의 테일(tail)은 반응 챔버의 부피와 가스의 펌핑 능력에 따라 좌우되며, 반응 챔버의 설계를 개선함으로서 이를 줄일 수 있다.
본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 ALE 방법에 의하여 실리콘 게르마늄 박막을 형성하기 위하여 유기물로 이루어지는 액상의 실리콘 및 게르마늄 소스, 가스상의 실리콘 및 게르마늄 소스, 수소 라디칼 및 도핑 가스를 이용한다. 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 약 150 ∼ 400℃의 비교적 저온으로 유지되는 반응 챔버 내에서 ALE 방법에 의하여 기판상에 Si1-xGex박막을 형성한다. Si1-xGex박막 형성 공정이 저온에서 이루어지므로 실리콘 게르마늄 박막의 임계 두께가 증가되고 게르마늄의 편석을 줄일 수 있다는 장점을 가지고 있다. 또한, ALE의 기본 기구에서 실리콘 게르마늄 박막의 두께가 셀프리미팅(self-limiting)되기 때문에 사이클 당 증착되는 Si1-xGex박막의 두께가 일정한 값으로 포화된다. 따라서, 실리콘 게르마늄 박막의 두께를 반복되는 사이클 횟수로 조절할 수 있다는 장점을 가지고 있다. 그리고, ALE 방법에서는 실리콘 게르마늄 박막 내에서 게르마늄 조성비를 비교적 쉽게 변화시킬 수 있다. 따라서, 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 게르마늄 조성비 프로파일로서 삼각형 형상 뿐 만 아니라 보다 다양한 형상으로 게르마늄 조성비를 변화시킬 수 있다.
또한, 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 실리콘 소스 공급 단계 후 게르마늄 소스 공급 단계 전에 기판상에 조판트 소스를 공급하는 단계를 더 포함할 수 있다. 따라서, 실리콘 게르마늄 박막 내에서 게르마늄의 조성비 뿐 만 아니라 도판트 소스, 예를 들면 PH3및 B2H6와 같은 도핑 가스를 펄스 방식으로 공급하고, 그 펄스 시간을 조절함으로써 실리콘 게르마늄 박막 내에서 도핑 농도의 양 및 농도의 분포를 정확히 구현할 수 있다. 따라서, MODFET에서 아주 얇은 막 내에 도핑을 시행하는 δ-도핑도 실시간(in-situ)으로 구현 가능하며, 이종 접합 MOSFET의 경우 채널 뿐 만 아니라 폴리실리콘으로 이루어지는 전극 물질에도 제약 없이 적용 가능하다.
일반적으로, 실리콘 기판 위에 증착되는 실리콘 게르마늄 박막의 두께를 측정하는 것은 어렵다. 따라서, 실리콘 게르마늄 박막의 두께를 정확히 조절하는 증착 기술이 요구된다. 본 발명에 따른 실리콘 게르마늄 박막 형성 방법에서는 실리콘 소스, 게르마늄 소스 및 수소 라디칼과 같은 반응 가스 각각의 펄스 타임(pulse time)을 조절함으로써 실리콘 게르마늄 박막 내의 게르마늄 조성비를 0 ∼ 100%까지 제한없이 변화를 줄 수 있다. 따라서, HBT, HFET(hetero-stucture field-effecttransistor) 및 MODFET에서 소자의 교류 및 직류 특성 향상을 꾀할 수 있다. 뿐 만 아니라 MOSFET에서 나타나는 단채널 효과를 극복하는 데에도 상당한 도움을 줄 것으로 기대한다. 또한, 실리콘 게르마늄 박막 내에서 게르마늄 조성의 급준한 변화를 형성하게 되면 이 부분에 보다 강한 전기장을 유발하여 HBT의 경우에는 소자 특성의 향상을 꾀할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (18)
150 ∼ 400℃로 유지되는 반응 챔버 내에서 단위 원자층 에피택시(atomic layer epitaxy) 방법에 의해 기판상에 Si1-xGex박막을 형성하는 단계를 포함하고, 상기 Si1-xGex박막을 형성하는 단계는
상기 기판상에 실리콘 소스를 공급하는 단계와,
상기 기판상에 제1 퍼지 가스를 공급하는 단계와,
상기 기판상에 게르마늄 소스를 공급하는 단계와,
상기 기판상에 제2 퍼지 가스를 공급하는 단계와,
상기 기판상에 수소 라디칼을 공급하는 단계를 포함하고,
상기 실리콘 소스 공급 단계 및 게르마늄 소스 공급 단계에서는 각각 상기Si1-xGex박막 내의 x 값에 따라 다른 종류의 소스를 선택하여 공급하는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서, 상기 실리콘 소스는 SiH4, Si(CH3)4, Si(C2H5)4또는 Si(N(CH3)2)4인 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서, 상기 게르마늄 소스는 GeH4, Ge(CH3)4, Ge(C2H5)4또는 Ge(N(CH3)2)4인 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서,
상기 기판상에 수소 라디칼을 공급한 후 상기 기판상에 제3 퍼지 가스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서, 상기 제1 및 제2 퍼지 가스는 불활성 가스로 이루어지는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제4항에 있어서, 상기 제3 퍼지 가스는 불활성 가스로 이루어지는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서,
게르마늄 조성비가 50% 이하인 상기 Si1-xGex박막을 형성하기 위하여, 상기 실리콘 소스 공급 단계에서는 Si(CH3)4, Si(C2H5)4및 Si(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급하고, 상기 게르마늄 소스 공급 단계에서는 GeH4를 공급하는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제7항에 있어서, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 게르마늄 소스 공급 단계에서는 GeH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제7항에 있어서, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 게르마늄 소스 공급 단계에서는 GeH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서,
게르마늄 조성비가 50% 보다 큰 상기 Si1-xGex박막을 형성하기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4가스를 공급하고, 상기 게르마늄 소스 공급 단계에서는 Ge(CH3)4, Ge(C2H5)4및 Ge(N(CH3)2)4로 이루어지는 군에서 선택되는 어느 하나를 공급하는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제10항에 있어서, 상기 Si1-xGex박막에서 x 값을 증가시키기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4의 공급 시간을 감소시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 증가시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제10항에 있어서, 상기 Si1-xGex박막에서 x 값을 감소시키기 위하여, 상기 실리콘 소스 공급 단계에서는 SiH4의 공급 시간을 증가시키고, 상기 수소 라디칼을 공급하는 단계에서는 상기 수소 라디칼의 공급 시간을 감소시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제1항에 있어서,
상기 실리콘 소스 공급 단계 후 상기 게르마늄 소스 공급 단계 전에 상기 기판상에 도판트(dopant) 소스를 공급하는 단계를 더 포함하는 것을 특징으로 하는실리콘 게르마늄 박막 형성 방법.
제13항에 있어서, 상기 도판트 소스는 N 타입 도판트 소스 또는 P 타입 도판트 소스인 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제13항에 있어서, 상기 도판트 소스는 PH3, P(CH3)3또는 B2H6인 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제13항에 있어서, 상기 도판트 소스 공급 단계에서는 상기 Si1-xGex박막 내에서의 도핑 농도를 조절하기 위하여 상기 도판트 소스의 공급 시간을 조절하는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제16항에 있어서, 상기 도판트 소스의 공급 시간이 증가됨에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 감소시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
제16항에 있어서, 상기 도판트 소스의 공급 시간이 감소함에 따라 상기 수소 라디칼 공급 단계에서 상기 수소 라디칼 공급 시간을 증가시키는 것을 특징으로 하는 실리콘 게르마늄 박막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0044056A KR100425579B1 (ko) | 2001-07-21 | 2001-07-21 | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0044056A KR100425579B1 (ko) | 2001-07-21 | 2001-07-21 | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030008992A KR20030008992A (ko) | 2003-01-29 |
| KR100425579B1 true KR100425579B1 (ko) | 2004-04-03 |
Family
ID=27716106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0044056A KR100425579B1 (ko) | 2001-07-21 | 2001-07-21 | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425579B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433622B1 (ko) * | 2001-09-05 | 2004-05-31 | 한국전자통신연구원 | 원자층 에피택시법을 이용한 실리콘 박막, 저매니움 박막 및 실리콘-저매니움 박막 형성 방법 |
| US20070087581A1 (en) * | 2005-09-09 | 2007-04-19 | Varian Semiconductor Equipment Associates, Inc. | Technique for atomic layer deposition |
| KR102307061B1 (ko) | 2014-08-05 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조 방법 |
| KR101960763B1 (ko) | 2016-11-03 | 2019-03-21 | 주식회사 유진테크 | 저온 에피택셜층 형성방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054316A (ko) * | 1995-12-13 | 1997-07-31 | 양승택 | 평면형 안티(anti)퓨즈 소자의 제조방법 |
| KR19990051335A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터 |
| US6111267A (en) * | 1997-05-13 | 2000-08-29 | Siemens Aktiengesellschaft | CMOS integrated circuit including forming doped wells, a layer of intrinsic silicon, a stressed silicon germanium layer where germanium is between 25 and 50%, and another intrinsic silicon layer |
| JP2000252368A (ja) * | 1999-02-25 | 2000-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000269476A (ja) * | 1999-01-14 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 半導体結晶，その製造方法及び半導体装置 |
| KR20010028838A (ko) * | 1999-09-27 | 2001-04-06 | 윤종용 | ＳｉＧｅ 채널의 모스 트랜지스터 및 그 제조 방법 |
-
2001
- 2001-07-21 KR KR10-2001-0044056A patent/KR100425579B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970054316A (ko) * | 1995-12-13 | 1997-07-31 | 양승택 | 평면형 안티(anti)퓨즈 소자의 제조방법 |
| US6111267A (en) * | 1997-05-13 | 2000-08-29 | Siemens Aktiengesellschaft | CMOS integrated circuit including forming doped wells, a layer of intrinsic silicon, a stressed silicon germanium layer where germanium is between 25 and 50%, and another intrinsic silicon layer |
| KR19990051335A (ko) * | 1997-12-19 | 1999-07-05 | 윤종용 | 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터 |
| JP2000269476A (ja) * | 1999-01-14 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 半導体結晶，その製造方法及び半導体装置 |
| JP2000252368A (ja) * | 1999-02-25 | 2000-09-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR20010028838A (ko) * | 1999-09-27 | 2001-04-06 | 윤종용 | ＳｉＧｅ 채널의 모스 트랜지스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030008992A (ko) | 2003-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210225643A1 (en) | Method for deposition of silicon nitride layer using pretreatment, structure formed using the method, and system for performing the method | |
| US11814727B2 (en) | Systems and methods for atomic layer deposition | |
| US7723245B2 (en) | Method for manufacturing semiconductor device, and substrate processing apparatus | |
| US8034727B2 (en) | Method and apparatus for manufacturing semiconductor devices | |
| US9478415B2 (en) | Method for forming film having low resistance and shallow junction depth | |
| US6911401B2 (en) | Method for CVD process control for enhancing device performance | |
| US20100037820A1 (en) | Vapor Deposition Reactor | |
| US20030040196A1 (en) | Method of forming insulation layer in semiconductor devices for controlling the composition and the doping concentration | |
| US20040067631A1 (en) | Reduction of seed layer roughness for use in forming SiGe gate electrode | |
| KR20090085695A (ko) | 원자층 증착을 위한 기법 | |
| KR20060054387A (ko) | 증착 전 게르마늄 표면 처리 방법 | |
| US7732308B2 (en) | Process for depositing layers containing silicon and germanium | |
| KR100425579B1 (ko) | 게르마늄 조성비에 따라 다른 종류의 소스를 사용하는실리콘 게르마늄 박막 형성 방법 | |
| Mahajan et al. | Si atomic layer epitaxy based on Si2H6 and remote He plasma bombardment | |
| Jang et al. | Chemical Vapor Deposition of Epitaxial Silicon‐Germanium from Silane and Germane: I. Kinetics | |
| KR102094540B1 (ko) | 플라즈마를 이용한 박막 제조방법 및 장치 | |
| KR102357328B1 (ko) | 도핑된 ⅳ족 재료들을 성장시키는 방법 | |
| CN113840941A (zh) | 钝化膜的制造方法 | |
| US4745448A (en) | Semiconductor devices having compensated buffer layers | |
| KR20070037503A (ko) | 실리콘 및 게르마늄을 포함하는 층들의 증착 방법 | |
| KR100433622B1 (ko) | 원자층 에피택시법을 이용한 실리콘 박막, 저매니움 박막 및 실리콘-저매니움 박막 형성 방법 | |
| JP4368443B2 (ja) | 気相成長方法 | |
| Murota | Nanometer-Scale Epitaxial Growth of Group IV Semiconductors | |
| JP2004079753A (ja) | 半導体装置の製造方法 | |
| Yamaguchi et al. | Modification Effect of a-Si 1-xNx: H Surface by Hydrogen Radicals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090303 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |