JP2882844B2 - 薄膜半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エレクトロルミネッセンスディスプレイ、
液晶ディスプレイ等各種装置の駆動用等に利用されてい
る薄膜半導体装置に係り、特に、薄膜半導体としてポリ
シリコン膜が適用された薄膜半導体装置の製造方法に関
するものである。

〔従来の技術〕

この種の薄膜半導体装置としては、第10図〜第11図に
示すように、ガラス基板（ａ）と、このガラス基板
（ａ）上に設けられ活性層として作用する薄膜のポリシ
リコン膜（ｃ）と、このポリシリコン膜（ｃ）の両端部
に接続されたソース電極（Ｓ）・ドレイン電極（Ｄ）
と、ゲート絶縁膜（ｂ）を介しポリシリコン膜（ｃ）上
に設けられたゲート電極（Ｇ）とでその主要部を構成す
る『スタガー型」と称するMOS型半導体装置や、あるい
は、第12図〜第13図に示すように、ガラス基板（ａ）
と、このガラス基板（ａ）上に設けられたゲート電極
（Ｇ）と、このゲート電極（Ｇ）を被覆するゲート絶縁
膜（ｂ）と、このゲート絶縁膜（ｂ）上に設けられた薄
膜のポリシリコン膜（ｃ）と、このポリシリコン膜
（ｃ）の両端部に接続されたソース電極（Ｓ）・ドレイ
ン電極（Ｄ）とでその主要部を構成する『逆スタガー
型』と称するMOS型半導体装置等が知られている。

そして、これ等MOS型半導体装置においては、上記ソ
ース電極（Ｓ）・ドレイン電極（Ｄ）間にドレイン電圧
（V_D）を印加し、かつ、ゲート電極（Ｇ）に所定のゲー
ト電圧（V_G）を印加することでポリシリコン膜（ｃ）に
チャネルが形成され、ON状態となってドレイン電流
（I_D）が流れる一方、上記ゲート電圧（V_G）を下げて
『しきい値電圧V_TH』以下にすると上記半導体装置はOFF
状態となってドレイン電流（I_D）が流れなくなるもの
で、上述した各種装置の駆動用等に利用されているもの
である。

ところで、この種の薄膜半導体装置において上記ポリ
シリコン膜の形成に際しては、従来、ガラス基板等の適
宜部位にアモルファスシリコン膜を成膜し、かつこのア
モルファスシリコン膜を550℃〜600℃程度に加熱しその
膜内に存在するシリコン微結晶核を種に結晶成長させて
ポリシリコン膜にする方法が採られていた。

しかし、このような方法にて形成されたポリシリコン
膜はその結晶粒径が0.1〜0.2μｍと小さいため、第14図
に示すように結晶粒（ｆ）界面でのキャリアの散乱が多
く、かつ、結晶粒（ｆ）界面でのトラップ数も多いこと
から、上記MOS型の半導体装置においてはポリシリコン
膜（ｃ）のチャネル形成領域を流れるドレイン電流
（I_D）が小さく、従って、ゲートの『しきい値電圧
V_TH』が高くなってその制御特性が悪くなる欠点があっ
た。

一方、この欠点を解消する方法としてReif.等により
新たなポリシリコン膜の形成方法が提案されている（J.
Appl.Phys.61＜1987＞pp1638−1642）。

すなわち、この形成方法は、シリコン基板等の適宜面
上に薄膜ポリシリコン間を直接成膜し、かつ、このポリ
シリコン膜（ｃ′）内へ第15図（Ａ）に示すようにイオ
ン注入法によりSiイオンを特定の注入角度でもって注入
し、ある方位面に優先方向した微結晶粒（ｆ′）のみを
残りポリシリコン膜（ｃ′）内の微結晶粒（ｆ′）を破
壊させてアモルファス化した後（第15図Ｂ参照）、この
アモルファスシリコン膜を550℃〜600℃程度に加熱し、
この膜内に残存するシリコン微結晶粒（ｆ′）を種に結
晶成長させて第15図（Ｃ）に示すように粗大な結晶粒
（ｆ）で構成されたポリシリコン膜（ｃ）を形成する方
法であった。

そして、この方法により形成されたポリシリコン膜
（ｃ）はその結晶粒径が１μｍオーダーと大きいため、
その結晶粒（ｆ）界面でのキャリアの散乱や結晶粒
（ｆ）界面でのトラップ数が減少することから上記ポリ
シリコン膜（ｃ）のチャネル形成領域を流れるドレイン
電流（I_D）が大幅に増大し、ゲートの『しきい値電圧V
_TH』が低くなってその制御特性が著しく改良される利点
を有する方法であった。

しかしながら、この形成方法においては直接成膜され
たポリシリコン膜の面配向に応じて上述したようにイオ
ン注入角度を特定の値に設定する必要があり、かつ、必
要部位の微結晶粒（ｆ′）が注入イオンによって破壊さ
れないようにポリシリコン膜を液体窒素等により冷却さ
せてシリコン原子の格子振動を抑える必要があるため、
イオン注入条件の設定が厳格に要求されてその作業効率
が悪い欠点があり、かつ、シリコン基板の適宜面上にポ
リシリコン膜を直接形成する必要があることから成膜時
の温度条件が600℃以上と高温になるため、耐熱性に劣
るガラス基板等が適用できなくなる欠点があった。

そこで、この様な技術的背景の下で、A.Chiang等によ
りポリシリコン膜についての第三の形成方法が提案され
ている（Mat.Res.Soc.Symp.Proc.106＜1988＞pp305−31
0）。

すなわち、この第三の形成方法は適宜基板上に直接若
しくは適宜絶縁膜を介して薄膜のアモルファスシリコン
膜を形成し、かつ、このアモルファスシリコン膜内へイ
オン注入法によりシリコンイオンを注入し、この膜内に
存在するシリコン微結晶核の一部を破壊させてその残存
核密度を減少させた後、上記アモルファスシリコン膜を
550℃〜600℃程度に加熱し、この膜内に残存するシリコ
ン微結晶核を種に結晶成長させて粗大な結晶粒で構成さ
れたポリシリコン膜を形成する方法であった。

そして、このA.Chiang等による第三の形成方法におい
ては、上記Reif.等による形成方法と同様に『しきい値
電圧V_TH』が低くなってその制御特性が著しく改良され
ると共に、イオン注入角度の制御や注入時におけるアモ
ルファスシリコン膜の冷却処理等を必要としない分だけ
作業効率が向上する利点を有しており、かつ、ポリシリ
コン膜を直接形成する必要がないことから着膜時におけ
る温度条件が緩和される等の優れた利点を有する方法で
あった。

〔発明が解決しようとする課題〕

ところで、このA.Chiang等によるポリシリコン膜の形
成方法を適用した場合、上記Reif.等による形成方法に
較べて作業性は優れている反面、アモルファスシリコン
膜内のどの部位にシリコン微結晶核が存在しているかを
特定する適当な方法が現在のところないため、シリコン
イオンを注入してシリコン微結晶核の一部を破壊させる
際、その注入エネルギの設定作業に困難が伴う問題点が
あり、この設定値を誤った場合、アモルファスシリコン
膜内の残存核密度を減少させることができなくなり、粗
大な結晶粒で構成されるポリシリコン膜を形成できなく
なる問題点があった。

〔課題を解決するための手段〕

本発明はこのような問題点に着目してなされたもの
で、第16図に示すように適宜基板（ａ）上に直接若しく
は絶縁膜（ｇ）を介して形成されたアモルファスシリコ
ン膜（ｃ′）内のシリコン微結晶核（ｆ′）が、アモル
ファスシリコン膜（ｃ′）の膜厚如何に拘らず上記基板
（ａ）若しくは絶縁膜（ｇ）との界面近傍に集中的に存
在しているという本発明者等の重大な発見に基づいて完
成されたものである。

すなわち本発明は、 基板上に直接若しくは絶縁膜を介して薄膜のアモルフ
ァスシリコン膜を形成し、 このアモルファスシリコン膜内へイオン注入法により
不活性イオンを注入し、この膜内に存在するシリコン微
結晶核の一部を上記不活性イオンにより破壊させてその
残存核密度を減少させた後、 上記アモルファスシリコン膜を加熱処理してポリシリ
コン膜にする薄膜半導体装置の製造方法を前提とし、 上記アモルファスシリコン膜内へ不活性イオンを注入
して膜内のシリコン微結晶核を破壊させる際、注入され
た不活性イオンのダメージ領域がアモルファスシリコン
膜と基板若しくは絶縁膜との界面近傍位置に対応するよ
うにその注入エネルギを設定することを特徴とするもの
である。

この様な技術的手段において上記基板としては、従来
同様、ガラス基板、石英基板等の絶縁性基板が適用でき
る他、単結晶シリコン基板等も適用可能である。

また、必要に応じて上記基板上に設けられる絶縁膜と
しては、SiO₂（酸化シリコン）、SiN_x（窒化シリコ
ン）、及びSiO_xN_y（窒化酸化シリコン）等が適用でき、
また、その形成方法については、適用される基板の耐熱
性等を考慮して減圧CVD法、プラズマCVD法、スパッタリ
ング法等が利用できる。尚、上記酸化シリコン、窒化シ
リコン、窒化酸化シリコン等で絶縁膜を構成した場合、
この絶縁膜をガラス基板から拡散されるアルカリイオン
等のバリア層として作用させることが可能となる利点を
有している。

次に、上記アモルファスシリコン膜内へ注入されてこ
の膜内に存在するシリコン微結晶核の一部を破壊させる
不活性イオンとしては、注入された後においてその注入
イオンがシリコン膜の半導体特性に影響を及ぼさないよ
うなイオンであることを要し、例えば、シリコンイオン
（Si⁺）、ゲルマニウムイオン（Ge⁺）、炭素イオン
（C⁺）等のイオンや、アルゴンイオン（Ar⁺）、キセノ
ンイオン（Xe⁺）、クリプトンイオン（Kr⁺）等の希ガス
イオン、あるいはふっ素イオン（F⁺）、塩素イオン（Cl
⁺）、ブロムイオン（Br⁺）等のハロゲンイオン、及び
（SiF⁺）等の上記化合物イオン等が適用可能である。

また、『注入エネルギ』設定のパラメータの一つとな
る不活性イオンのダメージ領域については、『Mc Grow
−Hill Book Company社発行、S.M.Sze.編、“VLSI Tech
nology"1983年』に開示されたデータに基づいてこれを
求めることが可能であり、例えば、不活性イオンとして
『²⁸Si⁺』を適用した場合には、そのプロジェクション
レインジ（Rp:イオン注入距離）の深さ方向80％〜90％
の領域がこのダメージ領域、すなわち、ダメージ密度が
最大となる位置でシリコン微結晶核に対しこれを効率良
く破壊できる領域に相当している。

従って、この不活性イオンのダメージ領域が形成され
たアモルファスシリコン膜と基板若しくは絶縁膜との界
面近傍位置に対応するように上記『注入エネルギ』を設
定することで、アモルファスシリコン膜の界面近傍に集
中的に存在するシリコン微結晶核を上記不活性イオンに
より効率よく破壊させることができる。

尚、上記『注入エネルギ』を設定するに際しては、ア
モルファスシリコン膜の膜厚や不活性イオンのダメージ
領域といったパラメータに加えて、基板、絶縁膜、並び
にアモルファスシリコン膜等に対する不活性イオンの注
入エネルギ損率や、注入時における注入イオンのドーズ
量（ions/cm²）等のパラメータ等をも合わせて考慮する
ことが望ましい。

因みに、SiO₂の絶縁膜が形成されたシリコン基板面上
に1000Åのアモルファスシリコン膜を成膜する場合を例
に挙げ、その²⁸Si⁺イオンにおける『注入エネルギ』を
求めてみると以下のようになる。但し、シリコン基板に
対する²⁸Si⁺イオンの注入エネルギ損率（シリコン基板
内を²⁸Si⁺イオンが進入する場合、この進入を阻止する
シリコン基板の抵抗に伴って生ずる注入エネルギの損率
をいう。以下、同じ）と、SiO₂で構成された絶縁膜に対
する²⁸Si⁺イオンの注入エネルギ損率とが近似的に等し
いとの仮定に基づいている。

すなわち、絶縁膜上に形成されたアモルファスシリコ
ン膜の膜厚が1000Åであることからアモルファスシリコ
ン膜と絶縁膜との界面位置（Xd）はその深さ方向1000Å
の部位となり、この近傍領域にシリコン微結晶核が集中
的に存在していることになる。

従って、この領域に²⁸Si⁺イオンのダメージ領域を対
応させればよいから、²⁸Si⁺イオンのプロジェクション
レインジ（Rp:イオン注入距離）は以下のような計算に
より求められる。

すなわち、Rp＝1000Å/0.9〜1000Å/0.8 ≒1100Å〜1250Å そこで、²⁸Si⁺イオンをアモルファスシリコン膜の深
さ方向1100Å〜1250Å程度の領域に注入させるための
『注入エネルギ』の値は80〜90KeVとして求められる。

但し、シリコン基板に対する²⁸Si⁺イオンの注入エネ
ルギ損率は、SiO₂で構成された絶縁膜に対する²⁸Si⁺イ
オンの注入エネルギ損率により実際上大きいため、上記
『注入エネルギ』の値より若干大きめに設定する必要が
ある。

また、この技術的手段の適用範囲については、上述し
た『スタガー型』や『逆スタガー型』に加えて『コプレ
ーナ型』等のMOS型薄膜半導体装置の製造に適用できる
他、『バイポーラ型』の薄膜半導体装置の製造に適用可
能である。

〔作用〕

上述したような技術的手段によれば、 アモルファスシリコン膜内へ不活性イオンを注入して
膜内のシリコン微結晶核を破壊させる際、注入された不
活性イオンのタメージ領域がアモルファスシリコン膜と
基板若しくは絶縁膜との界面近傍位置に対応するように
その注入エネルギを設定しているため、 上記アモルファスシリコン膜の且面近傍に集中的に存
在するシリコン微結晶核を注入した不活性イオンにより
効率よく破壊させることができ、その分、破壊されずに
残存しているシリコン微結晶核間距離が長くなり、この
アモルファスシリコン膜を加熱処理して形成されるポリ
シリコン膜の結晶粒径を大きくすることが可能となる。

〔実施例〕

以下、第１図〜第２図に示されている『スタガー型』
の薄膜半導体装置の製法に適用された実施例について図
面を参照して詳細に説明する。

尚、この薄膜半導体装置は、単結晶シリコン基板
（１）と、この基板（１）上に形成された絶縁膜（２）
と、この絶縁膜（２）上に成膜された厚さ1000Åのポリ
シリコン膜（３）と、このポリシリコン膜（３）上に形
成されたSiO₂のゲート酸化膜（４）と、このゲート酸化
膜（４）上に設けられたポリシリコンのゲート電極
（Ｇ）と、上記ポリシリコン膜（３）の両端部位に設け
られたソース電極（Ｓ）・ドレイン電極（Ｄ）と、上記
ゲート電極（Ｇ）やゲート酸化膜（４）を被覆するSiO₂
の層間絶縁間（５）と、コンタクトホール（６）を介し
て上記各電極に接続されたアルミニウムの配線（７）と
でその主要部が構成されているものである。

◎第一実施例 まず、第４図（Ａ）に示すように単結晶シリコン基板
（１）面上に熱酸化法により厚さ4000ÅのSiO₂の絶縁膜
（２）を形成し、かつ、この面上に100％ SiH₄を用いた
減圧CVD法により550℃、300mTorrの条件で厚さ1000Åの
アモルファスシリコン膜（３′）を形成した。

次に、第４図（Ｂ）に示すように注入角度７゜に設定
された通常のイオン注入装置を用い、上記アモルファス
シリコン膜（３′）内へ室温条件下において²⁸Si⁺イオ
ンを注入し、アモルファスシリコン膜（３′）と絶縁膜
（２）との界面近傍に存在するシリコン微結晶核を破壊
させてその残存核密度を減少させた。

尚、第５図に示すように上記シリコン微結晶核（10）
が集中的に存在する領域はアモルファスシリコン膜
（３′）と絶縁膜（２）との界面近傍位置であり、その
界面位置（Xd＝1000Å）に²⁸Si⁺イオンのダメージ領域
を対応させることによりシリコン微結晶核（10）を効率
良く破壊させることが可能となる。そして、²⁸Si⁺イオ
ンのダメージ領域はそのプロジェクションレインジ（R
p:イオン注入距離）の深さ方向80％〜90％に相当するた
め、²⁸Si⁺イオンのプロジェクションレインジは Rp＝1000Å/0.9〜1000Å/0.8 ≒1100Å〜1250Å として求められる。

そこで、この実施例においては²⁸Si⁺イオンの注入条
件を以下の６通りに設定し、この結果を第７図〜第８図
のグラフ図に示した。

注入イオンのドーズ量を（２×10¹⁵ions/cm²）の固定
値に設定し、かつ、その注入エネルギを40KeV、70KeV、
及び100KeVの３通りに設定した。

注入エネルギを（100KeV）の固定値に設定し、かつ、
そのドーズ量を、５×10¹⁴ions/cm²、１×10¹⁵ions/c
m²、及び２×10¹⁵ions/cm²の３通りに設定した。

そして、第６図（Ａ）に示すように²⁸Si⁺イオンを注
入し、アモルファスシリコン膜（３′）と絶縁膜（２）
との界面近傍に存在するシリコン微結晶核（10）を破壊
させてその残存核密度を減少させた後（第６図Ｂ参
照）、窒素雰囲気下、600℃で72時間のアニール処理を
施し、膜内に残存するシリコン微結晶核（10）を種に結
晶成長させて第６図（Ｃ）に示すように粗大な結晶粒
（11）で構成されたポリシリコン膜（30）を形成した。

尚、この結晶粒（11）の径寸法を透過電子顕微鏡によ
り調べたところ、１〜２μｍの平均粒径が得られること
が確認できた。

この様にしてポリシリコン膜（30）を形成した後、通
常のフォトリゾグラフィー法に従い上記ポリシリコン膜
（30）上にレジスト膜（ｒ）を形成し（第４図Ｃ参
照）、このレジスト膜（ｒ）から露出するポリシリコン
膜（30）をエッチング処理により除去して活性層用のポ
リシリコン膜（３）とする（第４図Ｄ参照）。

次に、この面上に430℃の条件下、減圧CVD法により厚
さ1000ÅのSiO₂のゲート酸化膜（４）を成膜し、かつ、
このゲート酸化膜（４）を緻密化させるため、600℃、
５時間の加熱処理を施した後、この面上に減圧CVD法に
て厚さ3000Åのポリシリコン層（８）を形成し（第４図
Ｅ参照）、更に第４図（Ｆ）に示すように上記ポリシリ
コン層（８）内にイオン注入法にてp⁺イオンを注入し、
かつ、これをパターニングして第４図（Ｇ）に示すよう
にゲート電極（Ｇ）を形成した。

尚、このゲート電極（Ｇ）を形成する場合、この実施
例においてはチャネル長Ｌ＝10μｍ及びチャネル幅Ｗ＝
50μｍのものと、チャネル長Ｌ＝20μｍ及びチャネル幅
Ｗ＝50μｍの２種類のものを各々製造している。

次いで、第４図（Ｈ）に示すように上記ゲート電極
（Ｇ）をマスクにしてp⁺イオンをイオン注入することに
より、第４図（Ｉ）に示すようにゲート電極（Ｇ）に対
して自己整合されたソース電極（Ｓ）・ドレイン電極
（Ｄ）とを形成した後、減圧CVD法により厚さ7000ÅのS
iO₂の層間絶縁膜（５）を成膜し（第４図Ｊ参照）、更
に、600℃、24時間の加熱処理を施してイオン注入され
たドーパント（p⁺イオン）の活性化を行う。

次に、通常のフォトリソグラフィー処理とエッチング
処理とを施して、上記層間絶縁膜（５）とゲート酸化膜
（４）にコンタクトホール（６）を開設し、かつ、アル
ミニウムの配線（７）を形成して第１図〜第２図、並び
に第４図（Ｋ）に示した『スタガー型』の薄膜半導体装
置を得た。

◎第二実施例 この実施例は、シリコン基板（１）上に熱酸化法にて
形成されたSiO₂の絶縁膜（２）が、 減圧CVD法により形成されたSiO₂膜、 減圧CVD法により形成されたSi₃N₄膜、 により構成されている点を除き一実施例に係る製造方法
と略同一である。

尚、のSiO₂膜の厚さは4000Å、及び、のSi₃N₄膜
の厚さは2500Åであり、 また、薄膜半導体層であるアモルファスシリコン膜の
厚さは1000Å、この膜内のシリコン微結晶核を破壊させ
る²⁸Si⁺イオンの注入条件は、そのドーズ量が２×10¹⁵i
ons/cm²、注入エネルギが100KeVであった。

「イオン注入条件と半導体装置の特性との関係」 （１）第７図は、第一実施例において²⁸Si⁺イオンの
『注入エネルギ』設定条件と得られた半導体装置の『チ
ャネル移動度』並びに『しきい値電圧』との関係を示し
たグラフ図である。

すなわち、チャネル長Ｌ＝10μｍ（図中△で示す）の
薄膜半導体装置と、チャネル長Ｌ＝20μｍ（図中○で示
す）の薄膜半導体装置の２種について、イオン注入時の
ドーズ量を２×10¹⁵ions/cm²に設定し、かつ、その注入
エネルギを40KeV、70KeV、100KeVの３通りに設定して求
められた各半導体装置の『チャネル移動度』（図中、実
線で示す）と『しきい値電圧』（図中、一点鎖線で示
す）を示したものである。

尚、『チャネル移動度』と『しきい値電圧』は、飽和
領域のドレイン電流−ゲート電圧曲線から求めたもので
ある。

そして、この第７図のグラフ図から上記『注入エネル
ギ』を増加するにつれて『チャネル移動度』は増大する
一方、『しきい値電圧』は低下することが確認できる。

これは、上記『注入エネルギ』を40KeV以下に設定し
た場合、²⁸Si⁺イオンに供給されるエネルギが低過ぎて
そのプロジェクションレインジが所望の1100Å〜1250Å
より浅くなり、²⁸Si⁺イオンのダメージ領域とシリコン
微結晶核が集中的に存在する界面領域とが整合しなくな
ってその残存核密度を減少させることができなくなり、
その結果、粗大結晶粒で構成されるポリシリコン膜を形
成できないためであると推察される。

これに対し、上記『注入エネルギ』を70KeV以上に設
定した場合、²⁸Si⁺イオンのプロジェクションレインジ
が所望の1100Å〜1250Å程度となり、そのダメージ領域
と上記界面領域とが整合して残存核密度を減少させるこ
とができ、この結果、粗大結晶粒で構成されるポリシリ
コン膜が形成されるためであると推察される。

すなわち、ポリシリコン膜の結晶粒が粗大化されるこ
とにより、第３図に示すように結晶粒（11）界面でのキ
ャリアの散乱が減少し、同時に結晶粒（11）界面でのト
ラップ数も激減するため、上記『チャネル移動度』が増
大すると共に『しきい値電圧』も低下することになる。

従って、『注入エネルギ』を70KeV以上に設定して求
められた半導体装置においては、その動作スピードが速
くなると共にそのしきい値の制御特性が改良される利点
を有している。

尚、これ等の結果から、SiO₂の絶縁膜上に形成された
厚さ1000Åのアモルファスシリコン膜へ²⁸Si⁺イオンを
注入してその残存核密度を減少させる場合、そのドーズ
量を２×10¹⁵ions/cm²に設定し、かつ、その注入エネル
ギを70KeV〜100KeV程度に設定すればよいことが確認で
きる。

（２）第８図は、第一実施例において²⁸Si⁺イオンの
『ドーズ量』設定条件と得られた半導体装置の『チャネ
ル移動度』並びに『しきい値電圧』との関係を示したグ
ラフ図である。

すなわち、チャネル長Ｌ＝10μｍ（図中△で示す）の
薄膜半導体装置と、チャネル長Ｌ＝20μｍ（図中○で示
す）の薄膜半導体装置の２種について、イオン注入時の
注入エネルギを100KeVに設定し、かつ、そのドーズ量を
５×10¹⁴ions/cm²、１×10¹⁵ions/cm²、及び２×10¹⁵io
ns/cm²の３通りに設定し求められた各半導体装置の『チ
ャネル移動度』（図中、実線で示す）と『しきい値電
圧』（図中、一点鎖線で示す）を示したものである。

第７図のグラフ図と同様に、この第８図のグラフ図か
らも上記『ドーズ量』を増加するにつれて『チャネル移
動度』は増大する一方、『しきい値電圧』は低下するこ
とが確認できる。

尚、『ドーズ量』は上記界面領域に存在するシリコン
微結晶核に与えるダメージの割合を示し、ダメージ領域
を特定する上記『注入エネルギ』のパラメータとの関連
で残存核密度の減少割合を特定させるパラメータとな
る。

そして、これ等の結果からSiO₂の絶縁膜上に形成され
た厚さ1000Åのアモルファスシリコン膜へ²⁸Si⁺イオン
を注入してその残存核密度を減少させる場合、そのドー
ズ量を２×10¹⁵ions/cm²以上に設定すれば残存核密度の
減少割合を高められることが確認できる。

「絶縁膜の種類と半導体装置の特性との関係」 第９図は、シリコン基板上の絶縁膜がそれぞれ熱酸化
法にて形成されたSiO₂膜（第一実施例）、減圧CVD法に
より形成されたSiO₂膜（第二実施例）、減圧CVD法によ
り形成されたSi₃N₄膜（第二実施例）である半導体装置
の『チャネル移動度』並びに『しきい値電圧』を示した
グラフ図である。

すなわち、チャネル長Ｌ＝10μｍ（図中△で示す）の
薄膜半導体装置と、チャネル長Ｌ＝20μｍ（図中○で示
す）の薄膜半導体装置の２種について、その絶縁膜が上
述した材料で構成されている各半導体装置の『チャネル
移動度』（図中、実線で示す）と『しきい値電圧』（図
中、一点鎖線で示す）を示したものである。

そして、第９図のグラフ図から実施例に係る製造方法
においてシリコン基板面上に形成する絶縁膜材料として
SiO₂膜やSi₃N₄膜等を適用した場合、Si₃N₄膜においては
『しきい値電圧』の若干の増加があるものの『チャネル
移動度』はSiO₂膜より優れており、上述した絶縁性材料
の適用が可能であることが確認される。

尚、これ等実施例においては基板として単結晶シリコ
ン基板が用いられているが、安価なガラス基板の適用も
可能である。ここで、上記絶縁膜としてSiN_xを適用する
場合、700〜800℃の加熱条件を要する減圧CVD法はガラ
ス基板には利用できない。この場合、プラズマCVD法や
スパッタリング法の適用が可能である。尚、プラズマCV
D法を適用した場合、SiN_x膜中には原料のＨ原子が含ま
れるため、アモルファスシリコン膜を成膜する前にアニ
ール処理により離脱させておくことが望ましい。

また、SiN_x等の絶縁膜をガラス基板に適用した場合、
ガラス基板から拡散されるアルカリイオン等のバリア層
として上記絶縁膜を作用させることが可能となる利点を
有している。

〔発明の効果〕

本発明によれば、 注入された不活性イオンのダメージ領域がアモルファ
スシリコン膜の界面近傍に対応していることから、この
部位に集中的に存在するシリコン微結晶核を上記不活性
イオンにより効率よく破壊させることができ、その分、
破壊されずに残存しているシリコン微結晶核間距離が長
くなり、このアモルファスシリコン膜を加熱処理して形
成されるポリシリコン間の結晶粒径を大きくすることが
可能となる。

従って、製造された薄膜半導体装置においてはそのポ
リシリコン膜の導電率が高くなる効果を有しており、例
えば、MOS型薄膜半導体装置においてはポリシリコン膜
のチャネル形成領域を流れるドレイン電流が大きくなる
ため、チャネル移動度が増大すると共にゲートのしきい
値電圧が低くなる効果を有している。

【図面の簡単な説明】

第１図〜第９図は本発明の実施例を示しており、第１図
はその実施例に係る薄膜半導体装置の斜視図、第２図は
第１図のII−II面断面図、第３図は第２図の一部拡大
図、第４図（Ａ）〜（Ｋ）はその製造工程を示す工程説
明図、第５図は²⁸Si⁺イオンのダメージ領域とアモルフ
ァスシリコン膜中に存在するシリコン微結晶核との位置
関係を示す説明図、第６図（Ａ）〜（Ｃ）はアモルファ
スシリコン膜からポリシリコン膜を形成する形成工程
図、第７図は『注入エネルギ』設定条件と得られた半導
体装置の『チャネル移動度』並びに『しきい値電圧』と
の関係を示したグラフ図、第８図は『ドーズ量』設定条
件と得られた半導体装置の『チャネル移動度』並びに
『しきい値電圧』との関係を示したグラフ図、第９図は
シリコン基板上に形成された絶縁膜の種類とその種類の
相違に伴い半導体装置の『チャネル移動度』並びに『し
きい値電圧』の変動値を示したグラフ図であり、また、
第10図は従来のスタガー型薄膜半導体装置の斜視図、第
11図は第10図のXI−XI面断面図、第12図は従来の逆スタ
ガー型薄膜半導体装置の斜視図、第13図は第12図のXIII
−XIII面断面図、第14図はそのポリシリコン膜の部分拡
大図、第15図（Ａ）〜（Ｃ）はReif.等によりポリシリ
コン膜形成方法の工程説明図、第16図はアモルファスシ
リコン膜内に存在するシリコン微結晶核を示したアモル
ファスシリコン膜の拡大断面図である。 〔符号説明〕 （１）……シリコン基板 （２）……絶縁膜 （３）……ポリシリコン膜 （10）……シリコン微結晶核

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−76522（ＪＰ，Ａ) 特開 昭61−127118（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】基板上に直接若しくは絶縁膜を介して薄膜
   のアモルファスシリコン膜を形成し、 このアモルファスシリコン膜内へイオン注入法により不
   活性イオンを注入し、この膜内に存在するシリコン微結
   晶核の一部を上記不活性イオンにより破壊させてその残
   存核密度を減少させた後、 上記アモルファスシリコン膜を加熱処理してポリシリコ
   ン膜にする薄膜半導体装置の製造方法において、 上記アモルファスシリコン膜内へ不活性イオンを注入し
   て膜内のシリコン微結晶核を破壊させる際、注入された
   不活性イオンのダメージ領域がアモルファスシリコン膜
   と基板若しくは絶縁膜との界面近傍位置に対応するよう
   にその注入エネルギを設定することを特徴とする薄膜半
   導体装置の製造方法。