JPH0653495A - 高融点金属ゲート電極の製造方法および逆ｔ型高融点金属ゲート - Google Patents

高融点金属ゲート電極の製造方法および逆ｔ型高融点金属ゲート

Info

Publication number
JPH0653495A
JPH0653495A JP5130517A JP13051793A JPH0653495A JP H0653495 A JPH0653495 A JP H0653495A JP 5130517 A JP5130517 A JP 5130517A JP 13051793 A JP13051793 A JP 13051793A JP H0653495 A JPH0653495 A JP H0653495A
Authority
JP
Japan
Prior art keywords
refractory metal
layer
gate
gate electrode
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5130517A
Other languages
English (en)
Other versions
JPH07105498B2 (ja
Inventor
Fernand Dorleans
フェルナンド・ドーリーンズ
Liang-Choo Hsia
リアン−チュー・フシア
Louis L C Hsu
ルイス・エル−シー・シュー
Gerald R Larsen
ジェラルド・アール・ラーセン
Geraldine C Schwartz
ジェラルディン・シー・シュワルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0653495A publication Critical patent/JPH0653495A/ja
Publication of JPH07105498B2 publication Critical patent/JPH07105498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 逆Ｔ型高融点金属ゲートを有するＭＯＳトラ
ンジスタの製造方法を提供する。 【構成】 本発明によって製造されるゲートは、主要な
ＣＶＤタングステン層１４Ａと、ゲートの断面が逆
“Ｔ”型となるようにＣＶＤ部分の底部から外側へ延び
る下側スパッタ・タングステン層１６Ａとから成る。Ｃ
ＶＤタングステン層をエッチングするためにＣｌ2 ／Ｏ
2 プラズマ・エッチングを用い、ゲート電極を形成する
スパッタ・タングステン層をエッチングするために化学
エッチングを用いる。Ｃｌ2 ／Ｏ2 反応性イオン・エッ
チングに対して、スパッタ・タングステンはＣＶＤタン
グステンよりも食刻されにくい。スパッタ・タングステ
ン層はシールドとして働き、製造プロセスの間、下側酸
化物層１０をイオン損傷から防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタ・
ゲートの製造方法、詳細には反応性イオン・エッチング
（ＲＩＥ）による逆Ｔ型タングステン・ゲート構造の製
造方法に関する。
【０００２】
【従来の技術】当業者に知られているように、逆Ｔ型Ｍ
ＯＳトランジスタ・ゲート構造は、文字“Ｔ”を逆にし
た断面を有する。Ｈｕａｎｇ等は、“Ａ Ｎｏｖｅｌ
Ｓｕｂｍｉｋｕｒｏｎ ＬＤＤ Ｔｒａｎｓｉｓｔｏｒ
ｗｉｔｈ ｉｎｖｅｒｓｅ−Ｔ Ｇａｔｅ Ｓｔｒｕ
ｃｔｕｒｅ”（ＩＥＤＭ Ｔｅｃｈ Ｄｉｇ．，１９８
６，ｐｐ．７４２−７４５）の中の記事で、ポリシリコ
ンから作成された逆Ｔ型ゲート構造を有する、典型的な
軽度ドープ・ドレイン・トランジスタ（ＬＤＤトランジ
スタ）構造を開示している。逆Ｔ型ゲート構造におい
て、ゲート部はゲート構造を取り囲み絶縁する酸化物側
壁スペーサの下側に延びている。Ｈｕａｎｇは、酸化物
側壁スペーサの下側にゲート部を拡張することによっ
て、より良好にゲートを制御し、トランジスタの性能を
改善できることを開示している。
【０００３】ポリシリコン逆Ｔ型ゲート構造は広く使用
され、この技術分野で確立された方法によって製造され
る。要約すると、これらの方法では、ゲートを形成する
ポリシリコン膜は、ゲート・シリコン酸化物層の上に堆
積される。ポリシリコン膜は、反応性イオン・エッチン
グ（ＲＩＥ）され、定められたゲート領域に隣接してポ
リシリコン材料を部分的に除去する。エッチング・プロ
セスは、時間の限定されたエッチングによって任意に停
止されるので、約５０〜１００ｎｍの薄膜ポリシリコン
がゲートの下側に残留する。ソースおよびドレインのド
ーピングは、薄膜ポリシリコン部分を通してイオン注入
によって直接行われる。追加のソースおよびドレインの
イオン注入工程とエッチング工程のためのマスクとして
働く側壁スペーサは、気相成長法（ＣＶＤ）によってゲ
ートの周りに形成される。ＲＩＥ工程およびイオン注入
工程の後に、ゲート酸化物層は損傷を受ける。したがっ
て、損傷を修復するために、ゲート酸化物層を再成長さ
せることが必要である。この方法のさらなる問題は、残
留ポリシリコンの厚さが、エッチング・プロセス制御に
依存することである。
【０００４】より小さなトランジスタ・デバイスに、よ
り優秀な性能特性を実現するために、半導体技術は着実
に進歩してきた。ポリシリコンは、ＭＯＳゲート構造を
製造するために使用される最も一般的な材料である。し
かしながら、ポリシリコンは、サブミクロンのＶＬＳＩ
ゲート電極への応用を不適切にする本質的な材料制限を
有している。ポリシリコン・ゲートの抵抗値とシリサイ
ド化したポリシリコン・ゲートの抵抗値は比較的高く、
各々６０Ω／□、２０Ω／□である。これらゲートの抵
抗値は、サイズが小さくなるにしたがって大きくなる。
さらに、ポリシリコン・ゲートが用いられるとき、埋め
込みチャネルＭＯＳＦＥＴが短チャネル効果を抑制する
のは難しい。
【０００５】Ｎａｏｋｉ Ｋａｓａｉ等は、“Ｄｅｅｐ
−Ｓｕｂｍｉｃｒｏｎ Ｔｕｎｇｓｔｅｎ Ｇａｔｅ
ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ”（ＩＥＤＭ Ｔｅｃ
ｈ．Ｄｉｇ．，１９８８年）に金属ゲート技術を述べて
おり、より詳細にはＶＬＳＩゲート電極応用における、
タングステンの有利性を取り上げている。タングステン
・ゲートの抵抗値は、５Ω／□よりも小さい。タングス
テン・ゲートを含むデバイスは、相互コンダクタンスが
３０％増加し、大きなオン／オフ比に対し信頼できる低
サブスレショルド傾斜値を有する。
【０００６】さらにタングステンは、その仕事関数がシ
リコンの中間バンドギャップに偶然にも近いので、ＣＭ
ＯＳトランジスタには理想的な金属である。これによっ
て、同じスレショルド値を有するｎ−チャネルおよびｐ
−チャネル・デバイスの対称動作が可能となる。これ
は、Ａｐｐｌｉｅｄ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ
の記事“Ｇａｔｅ Ｍａｔｅｒｉａｌｓ Ｃｏｎｓｉｄ
ｅｒａｔｉｏｎ ｆｏｒＳｕｂｍｉｃｒｏｎ ＣＭＯ
Ｓ”（Ｃ．Ｙ．Ｔｉｎｇ等、第３８号、１９８９年、ペ
ージ４１６〜４２８）に記述してある。
【０００７】タングステンは、ＣＭＯＳゲート構造には
理想的な金属であるけれども、問題がないわけではな
い。タングステンの処理条件とシリコンの処理条件との
間に根本的な相違があるために、タングステン・ゲート
をシリコンＭＯＳトランジスタと共に容易に製造するこ
とを可能にするプロセスは存在しない。タングステンに
対する最も重大な問題は、低温で揮発性酸化物を形成す
ることである。前述したように、トランジスタの製造プ
ロセスの間、ゲート・シリコン酸化物層に固有の損傷が
起こる。この損傷に対しては、再成長が必要とされる。
再成長は、典型的に、ある期間、酸素雰囲気内で９００
〜１０００℃で、シリコンを酸化させることによって行
われる。したがって、タングステンは３００℃で揮発性
酸化物を形成するので、重大な問題が存在することは明
らかである。
【０００８】この問題を解決するために、Ｍ．Ｋｏｂａ
ｙａｓｈｉ等は、“Ｈｉｇｈ Ｒｅｌｉａｂｌｅ Ｔｕ
ｎｇｓｔｅｎ Ｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ”（Ｍ
ａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔ
ｙ，１９８７年）に、ウェット水素酸化法を提案してい
る。この方法では、タングステンを酸化しないでシリコ
ンを酸化することができる。この方法は、ポリシリコン
がタングステン・ゲートとゲート酸化物層との間にサン
ドイッチされるならば、薄膜に沿って適切な量の水と共
に水素を使用する。このプロセスは複雑であり、タング
ステンとシリコン酸化物層との間の粘着層として依然と
してポリシリコンが必要とされる。
【０００９】
【発明が解決しようとする課題】本発明の目的は、高融
点金属ゲートを有するＭＯＳトランジスタの製造方法を
提供することにある。
【００１０】本発明の他の目的は、比較的高密度の高融
点金属の第１層と、比較的低密度の高融点金属の第２層
とから作製されるＭＯＳトランジスタの逆Ｔ型タングス
テン・ゲートを提供することにある。
【００１１】本発明のさらに他の目的は、浅いソース／
ドレイン接合を有するトランジスタを提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明は、逆Ｔ型タング
ステン・ゲート構造を有するシリコンＭＯＳトランジス
タを製造するユニークな方法を示している。この製造方
法では、シリコン基板上に成長したゲート酸化物層への
粘着性を増進するスパッタ堆積タングステンのような低
密度の高融点金属の薄い層の上面に、比較的厚い層の高
融点金属、たとえば気相成長法（ＣＶＤ）タングステン
を堆積させている。
【００１３】窒化物マスクは、ＣＶＤタングステン層の
上にゲート領域を定める。窒化物マスクを用いてＣｌ2
／Ｏ2 プラズマ・エッチングによリ、ＣＶＤタングステ
ン層の上層はエッチングされる。エッチング速度は、ス
パッタ・タングステン層に達すると遅くなる。
【００１４】Ｃｌ2 ／Ｏ2 プラズマ反応性イオン・エッ
チングは、ＣＶＤタングステンをスパッタ・タングステ
ンよりも約３倍速い速度で除去することが見いだされて
いる。したがって、Ｃｌ2 ／Ｏ2 プラズマ反応性イオン
・エッチングに対して、スパッタ・タングステンはＣＶ
Ｄタングステンよりも食刻されにくい。このように、ス
パッタ・タングステン層は、イオン損傷から下側酸化物
層を保護するためにシールドとして働く。したがって、
ゲート酸化物の一体化が保持され、再成長は必要とされ
ない。
【００１５】ソースとドレインの接合部のイオン注入
は、ゲート側壁スペーサを形成する前に、スパッタ・タ
ングステン層内に直接行われる。側壁スペーサは、ＣＶ
Ｄタングステン・ゲート部分の周りに形成される。その
後、側壁のアニール工程が行われる。このアニール工程
は、シリコン基板内にドーパント・イオンをドライブイ
ンする働きもして、浅いソース／ドレイン接合部を形成
する。
【００１６】次に、側壁スペーサを越えて延びるスパッ
タ・タングステン層は、緩和塩基性化学エッチング液を
用いて除去される。
【００１７】このようにして製造されたタングステン・
ゲートは、主要なＣＶＤタングステン部分と、タングス
テン・ゲートの断面が逆“Ｔ”文字となるように、ＣＶ
Ｄ部分の底部から外側へ延びる下側スパッタ・タングス
テン部分とから成る。シリコン酸化物層は、製造プロセ
スの間、損傷を受けない。
【００１８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１において、シリコン基板１２上に成長したゲ
ート酸化物層１０は、完成したＭＯＳトランジスタのゲ
ート電極を構成するタングステン層１４，１６を支持し
ている。
【００１９】タングステン層を堆積させるには、通常３
つの方法があり、それらは気相成長法、蒸着法、および
スパッタリング法である。ＣＶＤタングステン膜は高純
度であり、低い抵抗率を有するが、これらの膜は大きな
結晶粒膜であり、シリコン酸化物に十分に粘着しない。
蒸着タングステン膜は、微細結晶構造を有するが、これ
らの膜は電気抵抗と応力が高く、シリコン酸化物膜に対
して粘着性が劣る。スパッタ・タングステン膜は、微細
結晶構造、低抵抗率、およびシリコン酸化物に良好に粘
着させるために調整可能な応力レベルを有する。これ
は、前述したＣ．Ｙ．Ｔｉｎｇ等の参考文献を参照でき
る。
【００２０】タングステン層１６は、適切なスパッタ堆
積法によって、ゲート酸化物層１０上に堆積する。スパ
ッタ堆積法は、良く知られた技術であり、一般に高真空
堆積装置内において行われる。タングステン・ターゲッ
ト材料は、イオンによって衝撃される。タングステン原
子は、タングステン・ターゲットから解放され、ゲート
酸化物層１０上に堆積し、薄いタングステン膜を形成す
る。好適な実施例では、スパッタ・タングステン層１６
の厚さは、約８００オングストロームである。第２タン
グステン層１４は、ＣＶＤ技術によって、スパッタ・タ
ングステン層１６上に堆積する。ＣＶＤ技術は良く知ら
れた技術であり、適切なＣＶＤ装置において、シリコン
基板１２上にタングステン原子を含む蒸気を通過させ
て、タングステン膜を形成する。好適実施例では、ＣＶ
Ｄタングステン層１４の厚さは約３５００オングストロ
ームである。
【００２１】窒化物マスク１８が、プラズマ励起気相成
長法または光励起気相成長法（ＰＥＣＶＤ）を用いて、
タングステン層１４上に堆積される。ＰＥＣＶＤ技術も
また良く知られた技術であり、レーザ光またはＵＶ光を
利用して、低温で堆積を可能とする。
【００２２】レジスト・マスク２０が、窒化物層１８上
に設けられ、ゲート電極を規定するためにパターニング
される。窒化物層１８は、ＣＦ4 プラズマ・エッチング
法によってエッチングされ、窒化物マスク１８Ａを形成
する。このとき、レジストは除去される。
【００２３】図２において、窒化物マスク１８Ａは、ゲ
ート電極の位置とパターンを定める。Ｃｌ2 ／Ｏ2 プラ
ズマ・エッチング・プロセスは、窒化物マスク１８Ａに
よって保護されないＣＶＤタングステン層１４をエッチ
ングするために用いられる。好適な実施例において、Ｃ
ｌ2 ／Ｏ2 エッチングは、単一プラズマ・エッチング反
応装置内で行われ、この反応装置は代表的に、圧力チャ
ンバ、真空系、電極と接地電極に接続されたｒｆ電源か
ら構成される。好適な実施例において、チャンバ圧力は
１００ｍＴｏｒｒ、酸素流入量は１２ｓｃｃｍ、塩素流
入量は４０ｓｃｃｍ、ｒｆ電力は６２５ワット、電極間
隔は８ｃｍに保持される。この条件の下で、ＣＶＤタン
グステン層１４のエッチング速度は、約５０００オング
ストローム／分であり、スパッタ、タングステン層１６
のエッチング速度は、かなり遅くわずか１７００オング
ストローム／分である。これは、ＣＶＤタングステン層
１４とスパッタ・タングステン層１６との間のエッチン
グ速度差が３：１であることを示している。スパッタ・
タングステンは、Ｃｌ2 ／Ｏ2 反応性イオン・エッチン
グ・プロセスに対して、ＣＶＤタングステンよりも大き
い抵抗性を示す。スパッタ・タングステン層１６は、下
側酸化物層１０に対するシールドとして働き、製造プロ
セスの間、イオン損傷から下側酸化物層１０を保護して
いる。このプロセスでは、マスク窒化物に対するＣＶＤ
タングステンのエッチング速度比は、１０：１よりも大
きい。
【００２４】図３に、Ｃｌ2 ／Ｏ2 プラズマ・エッチン
グ後のタングステン・ゲート電極１４Ａの最上部を示
す。スパッタ・タングステン層１６内への約３０％のオ
ーバエッチングは、タングステン膜の不均一性と表面ト
ポグラフィを補償して、窒化物マスク１８Ａによって保
護されないすべてのＣＶＤタングステン層１４の除去を
確実に行うのに必要である。ゲート酸化物層１０は、エ
ッチング・プロセス中、スパッタ・タングステン層１６
によって完全に覆われ保護される。残りのスパッタ・タ
ングステン層１６の厚さは、約５００±５０オングスト
ロームであり、この厚さは、反応性イオン損傷から酸化
物層１０を効果的にシールドするのに十分な厚さである
と考えられる。
【００２５】図４は、残留スパッタ・タングステン層１
６内へ直接行われる、ソース／ドレインのイオン注入を
示す。ドーパント・イオン２２が、スパッタ・タングス
テン層１６内へ注入される。ドーパント・イオン２２が
損傷を生じさせるゲート酸化物層１０の活性領域に侵入
または達しないように、イオン注入の電力は規制され
る。
【００２６】図５は、ＣＶＤタングステン・ゲート層１
４Ａの周りに形成され、スパッタ・タングステン層１６
の一部上を横方向に延びる側壁スペーサ２４を示してい
る。側壁スペーサ２４は、酸化物、窒化物またはＣＶＤ
ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌ
ｉｃａｔｅ：テトラエチル・オルトシリケート）のよう
な適切なＣＶＤ絶縁膜の方向性エッチ・バックによって
作製され、ゲート電極の側壁上に膜を残す。側壁スペー
サ２４のアニール工程と同時に、ソース２６の領域およ
びドレイン２８の領域は、ソース領域およびドレイン領
域内でのスパッタ・タングステン層１６内へ注入された
ドーパント２２が、ゲート酸化物層１０を経て、シリコ
ン基板１２内へ拡散するにしたがって形成される。この
プロセス中、ゲート領域の下側のゲート酸化物層１０
は、スパッタ・タングステン層１６によって完全に保護
されるので、ＲＩＥ損傷もイオン注入損傷も起こらな
い。その結果、タングステン・ゲートに損傷を与えるよ
うな酸化物層の再成長を避けることができる。
【００２７】図６において、側壁スペーサ２４に覆われ
ていないスパッタ・タングステン層１６の部分は、たと
えばＫＨ2 ＰＯ4 ／ＫＯＨ／Ｋ3 Ｆｅ（ＣＮ）6 のよう
な緩衝緩和塩基性化学エッチング液を用いて、選択的に
エッチングされる。このエッチング液は、スペーサ酸化
物またはゲート酸化材料を侵食しない。本発明の実施に
好適なこのようなエッチング液は、技術上良く知られて
おり、Ｔ．Ｓ Ｓｈａｋｏｆｆ等は、“Ｈｉｇｈ Ｒｅ
ｓｏｌｕｔｉｏｎ Ｔｕｎｇｓｔｅｎ Ｐａｔｔｅｒｎ
ｉｎｇ Ｕｓｉｎｇ Ｂｕｆｆｅｒｅｄ，Ｍｉｌｄｌｙ
ＢａｓｉｃＥｔｃｈｉｎｇ Ｓｏｌｕｔｉｏｎｓ”
（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１
２２，１９７５年２月）に、この技術を記述している。
【００２８】図７に、完成したＭＯＳトランジスタを示
す。ソース２６の領域とドレイン２８の領域内のゲート
酸化物層１０は、フッ化水素酸（ＢＨＦ）溶液を用いて
除去される。ＣＶＤ酸化物層１０は、ゲート電極側壁上
に第２側壁スペーサ３０を形成するために堆積され、エ
ッチ・バックされる。これは、マルチ・チャンバ・クラ
スタ／エッチング装置において好適に行われる。第２側
壁スペーサ３０は、ゲートがソース２６およびドレイン
２８によって短絡するのを防止している。シリサイド３
２および３４は、シリコン基板１２上の露出ソース２６
と露出ドレイン２８の最上部に形成される。さらにドー
パントを注入する工程と、それに続くドライブイン工程
は、シリサイド３２および３４内に直接行われ、接触・
直列抵抗を軽減する。
【００２９】本発明を好適な一実施例について説明した
が、当業者によれば、本発明の趣旨と範囲内で変更を行
うことができる。たとえば、タングステン以外の高融点
金属を、本発明の実施に使用することができる。モリブ
デンは、そのような高融点金属の一例である。
【００３０】以下、本発明の実施態様を示す。
【００３１】（１）ＭＯＳトランジスタの高融点金属ゲ
ート電極を製造する方法において、シリコン基板上に形
成されたゲート酸化物層上に、比較的高密度の高融点金
属の第１層を堆積する工程と、比較的高密度の高融点金
属の前記第１層上に、比較的低密度の高融点金属の第２
層を堆積する工程と、上部ゲート電極部分を形成するた
めに前記第２層をエッチングする工程と、前記上部ゲー
ト電極部分を越えて横方向に延びる前記ゲート電極の下
側部分を形成するために前記第１層をエッチングする工
程と、を含むことを特徴とする高融点金属ゲート電極の
製造方法。
【００３２】（２）前記高融点金属はモリブデンである
ことを特徴とする（１）記載の高融点金属ゲート電極の
製造方法。
【００３３】（３）前記高融点金属はタングステンであ
ることを特徴とする（１）記載の高融点金属ゲート電極
の製造方法。
【００３４】（４）高融点金属の前記第１層はスパッタ
堆積によって堆積し、高融点金属の前記第２層は気相成
長法によって堆積することを特徴とする（１）記載の高
融点金属ゲート電極の製造方法。
【００３５】（５）前記第２タングステン層はＣｌ2 ／
Ｏ2 プラズマによってエッチングし、前記第１タングス
テン層は前記Ｃｌ2 ／Ｏ2 プラズマ・エッチングを停止
させる働きをすることを特徴とする（３）記載の高融点
金属ゲート電極の製造方法。
【００３６】（６）前記第１タングステン層はウェット
化学エッチング液によってエッチングすることを特徴と
する（３）記載の高融点金属ゲート電極の製造方法。
【００３７】（７）前記ウェット化学エッチング液は、
ＫＨ2 ＰＯ4 ／ＫＯＨ／Ｋ3 Ｆｅ（ＣＮ）6 を含むこと
を特徴とする（６）記載の高融点金属ゲート電極の製造
方法。
【００３８】（８）前記第２層内にソース・ドーパント
およびドレイン・ドーパントを注入する工程を含み、前
記ドーパントは前記注入工程の間、前記第２層内に含ま
れ、前記ドーパントをドライブインして、浅いソース領
域と浅いドレイン領域とを形成するために、前記シリコ
ン基板をアニールする工程と、をさらに含むことを特徴
とする（１）記載の高融点金属ゲート電極の製造方法。
【００３９】（９）前記上部ゲート電極部分の周りに
に、前記下側ゲート電極部分の一部分上に延びる第１側
壁スペーサを形成する工程と、前記第１層をエッチング
する前記工程の後、前記第１側壁スペーサの周りにに第
２側壁スペーサを形成する工程と、をさらに含むことを
特徴とする（１）記載の高融点金属ゲート電極の製造方
法。
【００４０】（１０）前記ソース領域と前記ドレイン領
域上にシリサイドを形成する工程と、前記シリサイドに
ドーパントを注入する工程と、前記ソース領域と前記ド
レイン領域内に、接触・直列抵抗を軽減する前記ドーパ
ントをドライブインする工程と、をさらに含むことを特
徴とする（９）記載の高融点金属ゲート電極の製造方
法。
【００４１】（１１）前記第１層は前記第２層よりも厚
いことを特徴とする（１）記載の高融点金属ゲート電極
の製造方法。
【００４２】（１２）ＭＯＳトランジスタ・デバイスの
逆Ｔ型高融点金属ゲートにおいて、スパッタ堆積によっ
て堆積された第１高融点金属部分と、気相成長法によっ
て堆積された第２高融点金属部分とを備え、前記第１高
融点金属部分は前記第２高融点金属部分を越えて横方向
に延びている、ことを特徴とする逆Ｔ型高融点金属ゲー
ト。
【００４３】（１３）前記高融点金属はモリブデンであ
ることを特徴とする（１２）記載の逆Ｔ型高融点金属ゲ
ート。
【００４４】（１４）前記高融点金属はタングステンで
あることを特徴とする（１２）記載の逆Ｔ型高融点金属
ゲート。
【００４５】（１５）前記第１高融点金属部分の厚さは
前記第２高融点金属部分の厚さより薄いことを特徴とす
る（１２）記載の逆Ｔ型高融点金属ゲート。
【００４６】（１６）前記第１高融点金属部分の厚さは
４５０〜５５０オングストロームであり、前記第２高融
点金属部分の厚さ約３５０オングストロームであること
を特徴とする（１２）記載の逆Ｔ型高融点金属ゲート。
【００４７】（１７）前記第２高融点金属部分を取り囲
む第１側壁スペーサを備え、前記第１高融点金属部分は
前記第１側壁スペーサの下側へ部分的に延びており、前
記第１側壁スペーサを取り囲む第２側壁スペーサを備
え、前記第２側壁スペーサは前記第１側壁スペーサの下
側へ部分的に延び、前記第１高融点金属部分と接触して
いる、ことを特徴とする（１２）記載の逆Ｔ型高融点金
属ゲート。
【００４８】
【発明の効果】本発明により、高融点金属ゲートを有す
るＭＯＳトランジスタの製造方法が得られる。
【図面の簡単な説明】
【図１】逆Ｔ型タングステン・ゲートをエッチングする
前の、シリコン基板上の種々の層を示す図である。
【図２】タングステン・ゲートの上部を規定する窒化物
層を示す図である。
【図３】ＣＶＤタングステン層のプラズマ・エッチング
後の状態を示す図である。
【図４】ソース／ドレイン・イオン注入工程を示す図で
ある。
【図５】タングステン・ゲート電極を取り囲む側壁スペ
ーサを示す図である。
【図６】化学エッチングによって、余分な部分が除去さ
れた後の残留スパッタ・タングステンを示す図である。
【図７】逆Ｔ型タングステン・ゲートを有する完成した
ＭＯＳトランジスタを示す図である。
【符号の説明】
１０ ゲート酸化物層 １２ シリコン基板 １４，１６ タングステン層 １４Ａ タングステン・ゲート電極 １６Ａ 残留タングステン層 １８ 窒化物層 １８Ａ 窒化物マスク ２０ レジスト・マスク ２２ ドーパント・イオン ２４ 第１側壁スペーサ ２６ ソース ２８ ドレイン ３０ 第２側壁スペーサ ３２，３４ シリサイド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リアン−チュー・フシア アメリカ合衆国 ニューヨーク州 ストー ムヴィル アールアール２ ボックス683 （番地なし) (72)発明者 ルイス・エル−シー・シュー アメリカ合衆国 ニューヨーク州 フィッ シュキル クロスバイ コート ７ (72)発明者 ジェラルド・アール・ラーセン アメリカ合衆国 ニューヨーク州 コーン ウオール フェルガソン ロード ２ (72)発明者 ジェラルディン・シー・シュワルツ アメリカ合衆国 ニューヨーク州 ポウキ ープシ ウッドワード ロード 19

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】ＭＯＳトランジスタの高融点金属ゲート電
    極を製造する方法において、 シリコン基板上に形成されたゲート酸化物層上に、比較
    的高密度の高融点金属の第１層を堆積する工程と、 比較的高密度の高融点金属の前記第１層上に、比較的低
    密度の高融点金属の第２層を堆積する工程と、 上部ゲート電極部分を形成するために前記第２層をエッ
    チングする工程と、 前記上部ゲート電極部分を越えて横方向に延びる前記ゲ
    ート電極の下側部分を形成するために前記第１層をエッ
    チングする工程と、 を含むことを特徴とする高融点金属ゲート電極の製造方
    法。
  2. 【請求項２】高融点金属の前記第１層はスパッタ堆積に
    よって堆積し、高融点金属の前記第２層は気相成長法に
    よって堆積することを特徴とする請求項１記載の高融点
    金属ゲート電極の製造方法。
  3. 【請求項３】前記第２層内にソース・ドーパントおよび
    ドレイン・ドーパントを注入する工程を含み、前記ドー
    パントは前記注入工程の間、前記第２層内に含まれ、 前記ドーパントをドライブインして、浅いソース領域と
    浅いドレイン領域とを形成するために、前記シリコン基
    板をアニールする工程と、 をさらに含むことを特徴とする請求項１記載の高融点金
    属ゲート電極の製造方法。
  4. 【請求項４】前記上部ゲート電極部分の周りにに、前記
    下側ゲート電極部分の一部分上に延びる第１側壁スペー
    サを形成する工程と、 前記第１層をエッチングする前記工程の後、前記第１側
    壁スペーサの周りにに第２側壁スペーサを形成する工程
    と、 をさらに含むことを特徴とする請求項１記載の高融点金
    属ゲート電極の製造方法。
  5. 【請求項５】ＭＯＳトランジスタ・デバイスの逆Ｔ型高
    融点金属ゲートにおいて、 スパッタ堆積によって堆積された第１高融点金属部分
    と、 気相成長法によって堆積された第２高融点金属部分とを
    備え、前記第１高融点金属部分は前記第２高融点金属部
    分を越えて横方向に延びている、 ことを特徴とする逆Ｔ型高融点金属ゲート。
  6. 【請求項６】前記高融点金属はモリブデンであることを
    特徴とする請求項５記載の逆Ｔ型高融点金属ゲート。
  7. 【請求項７】前記高融点金属はタングステンであること
    を特徴とする請求項５記載の逆Ｔ型高融点金属ゲート。
  8. 【請求項８】前記第１高融点金属部分の厚さは前記第２
    高融点金属部分の厚さより薄いことを特徴とする請求項
    ５記載の逆Ｔ型高融点金属ゲート。
  9. 【請求項９】前記第２高融点金属部分を取り囲む第１側
    壁スペーサを備え、前記第１高融点金属部分は前記第１
    側壁スペーサの下側へ部分的に延びており、 前記第１側壁スペーサを取り囲む第２側壁スペーサを備
    え、前記第２側壁スペーサは前記第１側壁スペーサの下
    側へ部分的に延び、前記第１高融点金属部分と接触して
    いる、 ことを特徴とする請求項５記載の逆Ｔ型高融点金属ゲー
    ト。
JP5130517A 1992-06-18 1993-06-01 高融点金属ゲート電極の製造方法および逆ｔ型高融点金属ゲート Expired - Fee Related JPH07105498B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90086992A 1992-06-18 1992-06-18
US900869 1992-06-18

Publications (2)

Publication Number Publication Date
JPH0653495A true JPH0653495A (ja) 1994-02-25
JPH07105498B2 JPH07105498B2 (ja) 1995-11-13

Family

ID=25413217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5130517A Expired - Fee Related JPH07105498B2 (ja) 1992-06-18 1993-06-01 高融点金属ゲート電極の製造方法および逆ｔ型高融点金属ゲート

Country Status (3)

Country Link
US (2) US5599725A (ja)
EP (1) EP0575280A3 (ja)
JP (1) JPH07105498B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232568A (ja) * 1996-02-14 1997-09-05 Taiwan Moseki Denshi Kofun Yugenkoshi 逆ｔ字型ゲートｍｏｓトランジスタをもつｌｄｄ及びその製造方法
JP2002100685A (ja) * 2000-08-23 2002-04-05 Samsung Electronics Co Ltd 半導体装置およびその製造方法
JP2005513501A (ja) * 2001-12-21 2005-05-12 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 検体の高感度検出のために特別に構成されたゲート電極を有するｆｅｔセンサー
JP2005129632A (ja) * 2003-10-22 2005-05-19 National Institute Of Advanced Industrial & Technology Ｍｏｓｆｅｔ型半導体装置の製造方法
US8334212B2 (en) 2009-02-09 2012-12-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872733A (en) * 1995-06-06 1999-02-16 International Business Machines Corporation Ramp-up rate control circuit for flash memory charge pump
KR100190757B1 (ko) * 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
JP3714995B2 (ja) * 1995-07-05 2005-11-09 シャープ株式会社 半導体装置
US5597746A (en) * 1995-08-09 1997-01-28 Micron Technology, Inc. Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method
US5808362A (en) * 1996-02-29 1998-09-15 Motorola, Inc. Interconnect structure and method of forming
US5858867A (en) * 1996-05-20 1999-01-12 Mosel Vitelic, Inc. Method of making an inverse-T tungsten gate
US6159815A (en) * 1996-09-27 2000-12-12 Siemens Aktiengesellschaft Method of producing a MOS transistor
US6160277A (en) * 1996-10-28 2000-12-12 Micron Technology, Inc. Field effect transistor assemblies and transistor gate block stacks
JP2882395B2 (ja) * 1997-03-24 1999-04-12 日本電気株式会社 半導体集積回路装置及びその製造方法
US6160292A (en) * 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
US6133608A (en) * 1997-04-23 2000-10-17 International Business Machines Corporation SOI-body selective link method and apparatus
US6118351A (en) * 1997-06-10 2000-09-12 Lucent Technologies Inc. Micromagnetic device for power processing applications and method of manufacture therefor
US6440750B1 (en) 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
US5783479A (en) * 1997-06-23 1998-07-21 National Science Council Structure and method for manufacturing improved FETs having T-shaped gates
US6025635A (en) * 1997-07-09 2000-02-15 Advanced Micro Devices, Inc. Short channel transistor having resistive gate extensions
JP3702611B2 (ja) * 1997-10-06 2005-10-05 ソニー株式会社 固体撮像素子及びその製造方法
US5837588A (en) * 1998-01-26 1998-11-17 Texas Instruments-Acer Incorporated Method for forming a semiconductor device with an inverse-T gate lightly-doped drain structure
US6369709B1 (en) * 1998-04-10 2002-04-09 3M Innovative Properties Company Terminal for libraries and the like
US5869374A (en) * 1998-04-22 1999-02-09 Texas Instruments-Acer Incorporated Method to form mosfet with an inverse T-shaped air-gap gate structure
US6410369B1 (en) 1998-04-22 2002-06-25 International Business Machines Corporation Soi-body selective link method and apparatus
US6097056A (en) * 1998-04-28 2000-08-01 International Business Machines Corporation Field effect transistor having a floating gate
US6049114A (en) * 1998-07-20 2000-04-11 Motorola, Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
KR100275739B1 (ko) * 1998-08-14 2000-12-15 윤종용 역방향 자기정합 구조의 트랜지스터 및 그 제조방법
US6110788A (en) * 1998-09-16 2000-08-29 Micron Technology, Inc. Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
KR100296126B1 (ko) 1998-12-22 2001-08-07 박종섭 고집적 메모리 소자의 게이트전극 형성방법
KR100291513B1 (ko) 1998-12-22 2001-07-12 박종섭 반도체 소자의 제조방법
KR100299386B1 (ko) 1998-12-28 2001-11-02 박종섭 반도체 소자의 게이트 전극 형성방법
KR100345364B1 (ko) 1998-12-28 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성방법
KR100324024B1 (ko) 1998-12-28 2002-05-13 박종섭 반도체소자의게이트전극형성방법
JP3988342B2 (ja) 1998-12-29 2007-10-10 株式会社ハイニックスセミコンダクター 半導体素子のゲート電極形成方法
US6448140B1 (en) 1999-02-08 2002-09-10 Taiwan Semiconductor Manufacturing Company Laterally recessed tungsten silicide gate structure used with a self-aligned contact structure including a straight walled sidewall spacer while filling recess
US6521501B1 (en) * 1999-05-11 2003-02-18 Advanced Micro Devices, Inc. Method of forming a CMOS transistor having ultra shallow source and drain regions
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
KR100295062B1 (ko) * 1999-08-17 2001-07-12 윤종용 게이트 산화막의 손상을 회복시키는 반도체장치의 게이트 제조방법
US6183035B1 (en) * 1999-09-02 2001-02-06 The Budd Company Tonneau cover and attachment assembly
US6338520B2 (en) 1999-09-02 2002-01-15 The Budd Company Tonneau cover and attachment assembly
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6423644B1 (en) * 2000-07-12 2002-07-23 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
DE10142340B4 (de) * 2001-08-30 2006-04-13 Infineon Technologies Ag Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
US6509221B1 (en) 2001-11-15 2003-01-21 International Business Machines Corporation Method for forming high performance CMOS devices with elevated sidewall spacers
US20030235995A1 (en) * 2002-06-21 2003-12-25 Oluseyi Hakeem M. Method of increasing selectivity to mask when etching tungsten or tungsten nitride
JP2004071959A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
US6936508B2 (en) * 2003-09-12 2005-08-30 Texas Instruments Incorporated Metal gate MOS transistors and methods for making the same
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
US7015534B2 (en) * 2003-10-14 2006-03-21 Texas Instruments Incorporated Encapsulated MOS transistor gate structures and methods for making the same
US7045456B2 (en) * 2003-12-22 2006-05-16 Texas Instruments Incorporated MOS transistor gates with thin lower metal silicide and methods for making the same
US6974736B2 (en) * 2004-01-09 2005-12-13 International Business Machines Corporation Method of forming FET silicide gate structures incorporating inner spacers
FR2875334B1 (fr) * 2004-09-10 2007-02-23 Commissariat Energie Atomique Procede de fabrication d'un transistor realise en couches minces
US7491644B2 (en) * 2004-09-10 2009-02-17 Commissariat A L'energie Atomique Manufacturing process for a transistor made of thin layers
US7736981B2 (en) * 2008-05-01 2010-06-15 International Business Machines Corporation Metal high dielectric constant transistor with reverse-T gate
US20090275182A1 (en) * 2008-05-01 2009-11-05 International Business Machines Corporation Method for fabricating a metal high dielectric constant transistor with reverse-t gate
US20100155860A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Two step method to create a gate electrode using a physical vapor deposited layer and a chemical vapor deposited layer
SG165252A1 (en) 2009-03-25 2010-10-28 Unisantis Electronics Jp Ltd Semiconductor device and production method therefor
JP5032532B2 (ja) * 2009-06-05 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5006378B2 (ja) * 2009-08-11 2012-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5006379B2 (ja) * 2009-09-16 2012-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
US9530887B1 (en) * 2016-02-25 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor device and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
US4901128A (en) * 1982-11-04 1990-02-13 Hitachi, Ltd. Semiconductor memory
JPS59162276A (ja) * 1983-03-07 1984-09-13 Toshiba Corp 反応性イオンエツチング方法
US4672419A (en) * 1984-06-25 1987-06-09 Texas Instruments Incorporated Metal gate, interconnect and contact system for VLSI devices
JPS6273779A (ja) * 1985-09-27 1987-04-04 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS6342173A (ja) * 1986-08-07 1988-02-23 Fujitsu Ltd 絶縁ゲ−ト型半導体装置の製造方法
US4786360A (en) * 1987-03-30 1988-11-22 International Business Machines Corporation Anisotropic etch process for tungsten metallurgy
KR970003903B1 (en) * 1987-04-24 1997-03-22 Hitachi Mfg Kk Semiconductor device and fabricating method thereof
US4963504A (en) * 1987-11-23 1990-10-16 Xerox Corporation Method for fabricating double implanted LDD transistor self-aligned with gate
JPH01206667A (ja) * 1988-02-15 1989-08-18 Toshiba Corp Ｍｏｓ型集積回路およびその製造方法
JPH0724261B2 (ja) * 1989-01-20 1995-03-15 株式会社東芝 半導体装置の製造方法
US4906589A (en) * 1989-02-06 1990-03-06 Industrial Technology Research Institute Inverse-T LDDFET with self-aligned silicide
US5217923A (en) * 1989-02-13 1993-06-08 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device having silicided source/drain regions
US4984042A (en) * 1989-02-13 1991-01-08 Motorola, Inc. MOS transistors using selective polysilicon deposition
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US5306655A (en) * 1990-07-24 1994-04-26 Matsushita Electric Industrial Co., Ltd. Structure and method of manufacture for MOS field effect transistor having lightly doped drain and source diffusion regions
US5097301A (en) * 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
US5182619A (en) * 1991-09-03 1993-01-26 Motorola, Inc. Semiconductor device having an MOS transistor with overlapped and elevated source and drain
US5282972A (en) * 1991-12-18 1994-02-01 Kelco Water Engineering, Inc. Method and apparatus for recycling R/O waste water

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232568A (ja) * 1996-02-14 1997-09-05 Taiwan Moseki Denshi Kofun Yugenkoshi 逆ｔ字型ゲートｍｏｓトランジスタをもつｌｄｄ及びその製造方法
JP2002100685A (ja) * 2000-08-23 2002-04-05 Samsung Electronics Co Ltd 半導体装置およびその製造方法
JP2005513501A (ja) * 2001-12-21 2005-05-12 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 検体の高感度検出のために特別に構成されたゲート電極を有するｆｅｔセンサー
JP4768226B2 (ja) * 2001-12-21 2011-09-07 フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 検体の高感度検出のために特別に構成されたゲート電極を有するｆｅｔセンサー
JP2005129632A (ja) * 2003-10-22 2005-05-19 National Institute Of Advanced Industrial & Technology Ｍｏｓｆｅｔ型半導体装置の製造方法
US8334212B2 (en) 2009-02-09 2012-12-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
EP0575280A2 (en) 1993-12-22
JPH07105498B2 (ja) 1995-11-13
US5599725A (en) 1997-02-04
US5633522A (en) 1997-05-27
EP0575280A3 (en) 1995-10-04

Similar Documents

Publication Publication Date Title
JPH0653495A (ja) 高融点金属ゲート電極の製造方法および逆ｔ型高融点金属ゲート
US5650342A (en) Method of making a field effect transistor with a T shaped polysilicon gate electrode
US5471080A (en) Field effect transistor with a shaped gate electrode
JP2809113B2 (ja) 半導体装置の製造方法
US20020025613A1 (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
JP2957757B2 (ja) トランジスタ製作方法
KR100268923B1 (ko) 반도체소자의이중게이트형성방법
US6228728B1 (en) Method of fabricating semiconductor device
JPH0475351A (ja) 化合物半導体装置の製造方法
US6221760B1 (en) Semiconductor device having a silicide structure
JPH0831602B2 (ja) Ｍｉｓ型電界効果トランジスタの製造方法
JPH0147016B2 (ja)
JP3328600B2 (ja) バイポーラ及びｂｉｃｍｏｓデバイスの作製プロセス
US6221745B1 (en) High selectivity mask oxide etching to suppress silicon pits
JPH023244A (ja) 半導体装置の製造方法
JP3221924B2 (ja) 半導体装置の製造方法
KR101062835B1 (ko) 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법
JPH08130216A (ja) 半導体装置およびその製造方法
TW452872B (en) Method of controlling thickness of screen oxide layer
KR19990015854A (ko) 박막트랜지스터의 제조방법
JP3352246B2 (ja) 半導体装置及びその製造方法
JPH08130305A (ja) 半導体装置の製造方法
JP3312541B2 (ja) 薄膜半導体装置の製造方法
JP3313300B2 (ja) サイドウォールスペーサの形成方法及び半導体装置の製造方法
JPH05226647A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees