KR100324024B1 - 반도체소자의게이트전극형성방법 - Google Patents

반도체소자의게이트전극형성방법 Download PDF

Info

Publication number
KR100324024B1
KR100324024B1 KR1019980059568A KR19980059568A KR100324024B1 KR 100324024 B1 KR100324024 B1 KR 100324024B1 KR 1019980059568 A KR1019980059568 A KR 1019980059568A KR 19980059568 A KR19980059568 A KR 19980059568A KR 100324024 B1 KR100324024 B1 KR 100324024B1
Authority
KR
South Korea
Prior art keywords
film
gate electrode
forming
gate
semiconductor device
Prior art date
Application number
KR1019980059568A
Other languages
English (en)
Other versions
KR20000043218A (ko
Inventor
김현수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980059568A priority Critical patent/KR100324024B1/ko
Priority to US09/472,202 priority patent/US6503806B1/en
Publication of KR20000043218A publication Critical patent/KR20000043218A/ko
Application granted granted Critical
Publication of KR100324024B1 publication Critical patent/KR100324024B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Abstract

본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로,
산화방지막을 다결정실리콘막과 질화막의 적층구조로 형성함으로써 게이트전극의 패터닝 공정시 손상된 반도체기판 상부의 게이트산화막의 막질을 향상시키고 LDD 이온주입공정시 사용될 게이트 재산화막을 형성하기 위하여 산화분위기 하에서 열처리할 때 고융점 금속으로 형성된 게이트전극의 특성 열화를 방지하여 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 게이트전극 형성방법
본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 특히 게이트산화막의 막질 향상을 위하여 실시되는 산화 분위기하에서의 열처리공정시 게이트전극으로 사용되는 고융점 금속이 산화되어 소자의 특성이 저하되는 현상을 방지하는 기술에 관한 것이다.
일반적으로, 반도체소자의 게이트전극은 도핑된 다결정실리콘이 가장 많이사용된다.
이러한 다결정실리콘을 이용한 게이트전극은 공정이 안정하다는 장점이 있지만 다결정실리콘의 높은 비저항으로 인해 디자인룰 ( design rule ) 이 작아짐에 따라 소자의 동작속도 향상에 문제가 된다.
이러한 문제점을 해결하기 위하여, 비저항이 낮은 텅스텐 등의 고융점금속을 게이트전극으로 사용하는 방법이 제안되고 있다.
도시되지않았으나, 종래기술에 따른 반도체소자의 게이트전극 형성방법을 설명하면 다음과 같다. 고융점 금속으로는 텅스텐을 사용한 경우를 설명한다.
먼저, 반도체기판 상부에 게이트산화막을 일정두께 형성하고 그 상부에 제1다결정실리콘막, 게이트전극용 텅스텐막 및 마스크 산화막을 형성한다.
그리고, 이들을 게이트전극 마스크를 이용하여 식각하여 패터닝한다. 그 다음에, 그 측벽에 제2다결정실리콘막으로 산화방지막 스페이서를 형성하였다.
그러나, 이온주입 및 식각공정으로 식각된 게이트산화막을 보상하기 위한 산화공정으로 게이트 재산화막을 형성할 때 산화정도를 조절하지 못하면 상기 텅스텐막이 산화될 수 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 게이트전극 형성방법은, 고융점금속인 텅스텐을 게이트전극으로 사용하는 경우 게이트 재산화막의 산화공정시 같이 산화되어 소자의 특성을 열화시키고 그에 따른 반도체소자의 고집적화 및 고속화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 산화방지막을 다결정실리콘막과 질화막의 적층구조로 형성함으로써 게이트전극의 패터닝 공정시 손상된 반도체기판 상부의 게이트산화막의 막질을 향상시키고 LDD 이온주입공정시 사용될 게이트 재산화막을 형성하기 위하여 산화분위기 하에서 열처리할 때 고융점 금속으로 형성된 게이트전극의 특성 열화를 방지하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 게이트전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 게이트산화막
3 : 제1다결정실리콘막 4 : 확산방지막
5 : 텅스텐막 6 : 마스크산화막
7 : 제2다결정실리콘막 8 : 산화방지막
9 : 게이트 재산화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 게이트전극 형성방법은,
반도체기판 상에 게이트산화막, 도프드 제1실리콘막, 확산방지막, 게이트전극용 고융점금속 및 마스크 절연막을 적층하는 공정과,
상기 적층구조를 패터닝하여 게이트전극을 형성하는 공정과,
상기 게이트전극을 포함한 전체표면상부에 제2실리콘막 형성하는 공정과,
상기 제2실리콘막 상부에 산화방지막을 형성하는 공정과,
상기 산화방지막과 제2실리콘막을 이방성식각하여 상기 게이트전극 측벽에 스페이서를 형성하는 공정과,
상기 반도체기판을 산화시켜 게이트 재산화막을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1)의 비활성영역에 소자분리막(도시안됨)을 형성한다.
그리고, 전체표면상부에 게이트산화막(2), 도프된 제1다결정실리콘막(3), 확산방지막(4), 텅스텐막(5) 및 마스크 절연막(6)을 적층한다.
이때, 상기 게이트산화막(2)은 1 - 100 Å 두께, 상기 제1다결정실리콘막(3)은 500 - 1000 Å 두께, 상기 확산방지막(4)은 TiN 이나 WN 으로 10 - 500 Å 두께, 텅스텐막(5)은 스퍼터링 ( sputtering ) 이나 화학기상증착방법으로 100 - 2000 Å 두께, 그리고 상기 마스크절연막(6)은 산화막이나 질화막 또는 이들의 적층구조로 1000 - 2000 Å 두께로 각각 형성한다.
그리고, 상기 확산방지막(4)은 TiN 이나 WN 대신에 산화막이나 질화막 또는 이들의 적층구조로 50 - 500 Å 두께로 형성할 수도 있다.
그리고, 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 상기 적층구조를 식각하여 게이트전극을 패터닝한다. (도 1a)
그 다음에, 전체표면상부에 제2다결정실리콘막(7)과 산화방지막(8)을 각각 일정두께 형성한다.
이때, 상기 산화방지막(8)은 질화막으로 형성한다.
그 다음, 상기 산화방지막(8)과 제2다결정실리콘막(7)을 이방성식각하여 상기 게이트전극의 측벽에 스페이서 형태로 형성한다. (도 1b, 도 1c)
그리고, 상기 게이트전극의 패터닝공정이나 스페이서 형성공정시 손상된 반도체기판(1)을 보상하고, 후속공정인 이온주입공정시 사용될 게이트 재산화막(9)을산화공정으로 형성한다.
이때, 상기 게이트 재산화막(9)은 10 - 300 Å 의 두께로 형성한다. (도 1d)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 게이트전극 형성방법은, 고융점금속을 게이트전극으로 사용하되, 상기 고융점금속의 주변을 절연막으로 감싸 게이트산화막의 손상을 보상하기 위한 열산화공정시 게이트전극의 특성 열화를 방지할 수 있어 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (9)

  1. 반도체기판 상에 게이트산화막, 도프드 제1실리콘막, 확산방지막, 게이트전극용 고융점금속 및 마스크 절연막의 적층구조를 형성하는 공정과,
    상기 적층구조를 패터닝하여 게이트전극을 형성하는 공정과,
    상기 게이트전극을 포함한 전체표면상부에 제2실리콘막 형성하는 공정과,
    상기 제2실리콘막 상부에 산화방지막을 형성하는 공정과,
    상기 산화방지막과 제2실리콘막을 이방성식각하여 상기 게이트전극 측벽에 스페이서를 형성하는 공정과,
    상기 반도체기판을 산화시켜 게이트 재산화막을 형성하는 공정을 포함하는 반도체소자의 게이트전극 형성방법.
  2. 제 1 항에 있어서,
    상기 게이트산화막은 1 - 100 Å 두께로 형성하는 것을 반도체소자의 게이트전극 형성방법.
  3. 제 1 항에 있어서,
    상기 제1실리콘막은 500 - 1000 Å 두께로 형성하는 것을 반도체소자의 게이트전극 형성방법.
  4. 제 1 항에 있어서,
    상기 확산방지막은 TiN 이나 WN 으로 10 - 500 Å 두께로 형성하는 것을 반도체소자의 게이트전극 형성방법.
  5. 제 1 항에 있어서,
    상기 확산방지막은 산화막이나 질화막 또는 이들의 적층구조를 50 - 500 Å 두께로 형성하는 것을 반도체소자의 게이트전극 형성방법.
  6. 제 1 항에 있어서,
    상기 게이트전극용 고융점 금속은 스퍼터링이나 화학기상증착방법으로 텅스텐막을 100 - 2000 Å 두께 형성하는 것을 반도체소자의 게이트전극 형성방법.
  7. 제 1 항에 있어서,
    상기 마스크절연막은 산화막이나 질화막 또는 이들의 적층구조로 1000 - 2000 Å 두께 형성하는 것을 반도체소자의 게이트전극 형성방법.
  8. 제 1 항에 있어서,
    상기 산화방지막은 질화막으로 형성하는 것을 반도체소자의 게이트전극 형성방법.
  9. 제 1 항에 있어서,
    상기 게이트 재산화막은 10 - 300 Å 의 두께로 형성하는 것을 반도체소자의 이트전극 형성방법.
KR1019980059568A 1998-12-28 1998-12-28 반도체소자의게이트전극형성방법 KR100324024B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980059568A KR100324024B1 (ko) 1998-12-28 1998-12-28 반도체소자의게이트전극형성방법
US09/472,202 US6503806B1 (en) 1998-12-28 1999-12-27 Method for forming gate electrode of a semiconductor device with dual spacer to protect metal portion of gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059568A KR100324024B1 (ko) 1998-12-28 1998-12-28 반도체소자의게이트전극형성방법

Publications (2)

Publication Number Publication Date
KR20000043218A KR20000043218A (ko) 2000-07-15
KR100324024B1 true KR100324024B1 (ko) 2002-05-13

Family

ID=19566473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059568A KR100324024B1 (ko) 1998-12-28 1998-12-28 반도체소자의게이트전극형성방법

Country Status (2)

Country Link
US (1) US6503806B1 (ko)
KR (1) KR100324024B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471407B1 (ko) * 2003-06-30 2005-03-14 주식회사 하이닉스반도체 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법
US20050275034A1 (en) * 2004-04-08 2005-12-15 International Business Machines Corporation A manufacturable method and structure for double spacer cmos with optimized nfet/pfet performance
US7067374B2 (en) * 2004-08-05 2006-06-27 Macronix International Co., Ltd. Manufacturing methods and structures of memory device
KR100812089B1 (ko) * 2007-06-26 2008-03-07 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
CN102299062B (zh) * 2010-06-28 2013-03-20 中芯国际集成电路制造(上海)有限公司 制造半导体器件栅极侧墙的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071788A (en) 1988-02-18 1991-12-10 International Business Machines Corporation Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
WO1993009567A1 (en) * 1991-10-31 1993-05-13 Vlsi Technology, Inc. Auxiliary gate lightly doped drain (agldd) structure with dielectric sidewalls
EP0575280A3 (en) 1992-06-18 1995-10-04 Ibm Cmos transistor with two-layer inverse-t tungsten gate structure
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
US5498555A (en) * 1994-11-07 1996-03-12 United Microelectronics Corporation Method of making LDD with polysilicon and dielectric spacers
US5965919A (en) * 1995-10-19 1999-10-12 Samsung Electronics Co., Ltd. Semiconductor device and a method of fabricating the same
TW356561B (en) * 1997-11-25 1999-04-21 Worldwide Semiconductor Mfg Fast flick memory structure having split gate and source side injection and its process
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6040241A (en) * 1998-02-11 2000-03-21 United Microelectronics Corp. Method of avoiding sidewall residue in forming connections

Also Published As

Publication number Publication date
US6503806B1 (en) 2003-01-07
KR20000043218A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100522125B1 (ko) 폴리실리콘 게이트 상부의 개선된 샐리사이드 저항을 위한장치 및 방법
KR100324024B1 (ko) 반도체소자의게이트전극형성방법
US6218252B1 (en) Method of forming gate in semiconductor device
KR20000042877A (ko) 반도체 소자의 게이트 전극 형성방법
KR100444492B1 (ko) 반도체소자의 제조 방법
KR20020056285A (ko) 반도체 소자의 게이트 제조방법
KR100372818B1 (ko) 반도체 소자의 게이트 형성방법
KR19980060621A (ko) 반도체소자의 제조방법
KR19980067517A (ko) 반도체장치의 게이트패턴 및 그 제조방법
KR100335274B1 (ko) 반도체소자의제조방법
KR100905177B1 (ko) 반도체소자의 제조방법
KR0131992B1 (ko) 반도체 소자 및 그 제조방법
KR930011472B1 (ko) Mos트랜지스터의 제조방법
KR100334866B1 (ko) 반도체소자의트랜지스터형성방법
KR100334869B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100259169B1 (ko) 반도체 소자 및 그의 제조방법
KR100668844B1 (ko) 반도체 소자의 게이트 형성방법
KR100402105B1 (ko) 반도체 소자의 제조 방법
KR20020002176A (ko) 반도체장치의 금속 게이트전극 제조방법
KR930006135B1 (ko) 매몰트렌치 커패시터 셀 제조방법
KR100312658B1 (ko) 반도체 소자의 제조방법
KR20000043197A (ko) 반도체소자의 게이트전극 형성방법
KR20040028244A (ko) 반도체소자의 제조방법
KR20010008564A (ko) 반도체장치의 트랜지스터 제조방법
KR20030002700A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee