KR20000043197A - 반도체소자의 게이트전극 형성방법 - Google Patents
반도체소자의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR20000043197A KR20000043197A KR1019980059547A KR19980059547A KR20000043197A KR 20000043197 A KR20000043197 A KR 20000043197A KR 1019980059547 A KR1019980059547 A KR 1019980059547A KR 19980059547 A KR19980059547 A KR 19980059547A KR 20000043197 A KR20000043197 A KR 20000043197A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- film
- diffusion barrier
- semiconductor device
- barrier layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 37
- 239000010937 tungsten Substances 0.000 claims abstract description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 229910010037 TiAlN Inorganic materials 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims abstract description 4
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims abstract description 4
- -1 tungsten nitride Chemical class 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 52
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001665 trituration Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 텅스텐막/다결정실리콘막의 적층구조을 갖는 게이트전극 형성공정에서 확산방지층으로서 Ti 나 텅스텐에 다른 첨가제를 추가한 삼성분계 질화막을 이용해 확산방지층으로서의 역할을 하면서도 후속하는 LDD 산화시 산화되지않아 안정한 게이트 제조공정을 취할 수 있는 기술이다.
Description
본 발명은 반도체소자의 게이트전극 형성방법에 관한 것으로, 특히 4기가급 이상의 메모리 소자 제조공정에서 텅스텐막과 다결정실리콘막의 적층구조로 게이트전극을 형성할 때 확산방지층으로 TiAlN 박막을 사용함으로써 후속 엘.디.디. ( lightly doped drain, 이하에서 LDD 라 함 ) 산화공정을 용이하고 안정되게 실시할 수 있도록 하는 기술에 관한 것이다.
종래에는 기가급 메모리 소자의 제조공정시 게이트전극 물질로 TiSi2/다결정실리콘막의 적층구조와 텅스텐막/다결정실리콘막의 적층구조를 많이 사용하였다.
상기 TiSi2/다결정실리콘막의 적층구조를 갖는 게이트전극은 선효과 ( line width effect ) 가 존재하여 패턴의 크기가 적어질수록 비정상적으로 선저항이 증가하는 치명적인 약점이 존재하는 문제점이 있다.
그리고, 텅스텐막/다결정실리콘막의 적층구조를 갖는 게이트전극은 상기한 선효과는 없으나 TiN 이나 WN 과 같은 확산방지층이 있어야 텅스텐막이 도프드 다결정실리콘막과 반응하여 저항치가 상대적으로 높은 WSi2를 형성하는 반응을 막을 수 있다.
또한, 텅스텐막/다결정실리콘막의 적층구조는 후속 LDD 산화에서 텅스텐막이 산화되는 문제점이 있는데 이것을 억제하기 위하여 확산방지층으로 WN 을 쓸뿐만아니라 별도의 장치를 구비하여 다결정실리콘막을 선택산화시켜야 한다.
실제로는 선택산화를 얻는 조건조차도 열처리 온도 및 시간에 따라서 많은 제한이 있는 실정이다.
여기서, 상기 선택산화공정은 LDD 산화시 H2/ O2가스를 사용하고 H2의 분율을 조절하여 열처리를 진행함으로써 텅스텐막은 산화가 안되고 다결정실리콘막의 10 - 100 Å 두께가 산화되도록 하여 원하는 트랜지스터 특성을 갖도록 하는 공정을 말한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여,
반도체소자의 게이트전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 게이트산화막
15 : 다결정실리콘막 17 : 확산방지층
19 : 텅스텐막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 게이트전극 형성방법은,
반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막, Ti 나 W 이 함유된 삼성분계 질화막인 확산방지층 및 텅스텐막을 각각 순차적으로 적층하여 형성하는 공정과,
상기 텅스텐막을 게이트전극마스크를 이용하여 SF6가스로 식각하는 공정과,
상기 확산방지층 및 다결정실리콘막을 게이트전극마스크를 이용하여 Cl2가스로 식각하는 공정과,
후속 LDD 산화공정을 실시하는 공정을 포함하는 것과,
상기 다결정실리콘막은 300 - 1500 Å 두께로 형성되는 것과,
상기 확산방지층은 TiAlN 인 것과,
상기 확산방지층은 TiSiN 인 것과,
상기 확산방지층은 50 - 500 Å 두께로 형성되는 것과,
상기 텅스텐막은 300 - 2000 Å 두께로 형성되는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는,
텅스텐막/다결정실리콘막의 적층구조을 갖는 게이트전극 형성공정에서 확산방지층으로서 Ti 나 텅스텐에 다른 첨가제를 추가한 삼성분계 질화막을 이용해 확산방지층으로서의 역할을 하면서도 후속하는 LDD 산화시 산화되지않아 안정한 게이트 제조공정을 취할 수 있는 방법에 관한 것이다. 그 일례로 TiAlN 은 약 700 ℃ 정도 이상의 온도에서 산화분위기를 유지하여도 산화반응이 진행되지않음이 자체실험에서 밝혀졌으며, 문헌에 의하면 TiSiN, WSiN 등도 TiN 보다도 내산화특성이 우수한 것으로 알려져 있다.
특히, TiAlN 은 WN 보다 식각측면에서 월등히 용이한 측면을 갖고 있다. SF6가스를 사용하여 W 을 식각할 때 WN 도 거의 동시에 같은 속도로 식각되므로 텅스텐막과 다결정실리콘막 사이에 식각장벽이 없는 셈이다. 따라서, 텅스텐막과 WN 을 과도식각할때에 다결정실리콘막이 식각되면서 언더컷이 유발될 유려가 있다. 그러나, TiAlN 을 확산방지층으로 사용하는 경우는 SF6가스를 사용하여 텅스텐막을 식각할 때 TiAlN 은 식각속도가 크게 떨어지므로 텅스텐막 식각을 TiAlN 위에서 정지시킬 수가 있고 TiAlN 과 그 아래의 다결정실리콘막은 다음에 Cl2가스를 사용하여 용이하게 제거할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 및 도 1b 는 본 발명의 실시예에 따른 반도체소자의 게이트전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)의 비활성영역에 소자분리막을 형성한다.
그리고, 반도체기판(11)의 활성영역을 포함한 전체표면상부에 게이트산화막(13), 게이트전극용 다결정실리콘막(15)을 각각 일정두께 적층하여 형성한다.
그리고, 상기 게이트전극용 다결정실리콘막(15) 상부에 확산방지층(17)과 텅스텐막(19)을 각각 일정두께 적층한다.
이때, 상기 확산방지층(17)은 Ti 나 W 을 함유한 삼성분계 질화막으로 50 - 500 Å 정도의 두께 형성된 것이다.
여기서, 상기 확산방지층(17)은 후속공정인 LDD 산화 공정이나 선택산화공정시 내성을 가질 수 있도록 두께 및 성분을 조절하여 형성한 것이다. (도 1a)
그 다음에, 상기 텅스텐막(19) 상부에 감광막패턴(도시안됨)을 형성한다. 이때, 상기 감광막패턴은 상기 텅스텐막(19) 상부에 도포된 감광막을 게이트전극 마스크를 이용한 노광 및 현상공정으로 패터닝하여 형성한 것이다.
그리고, 상기 감광막패턴을 마스크로하여 상기 텅스텐막(19)을 식각한다.
그리고, 상기 확산방지층(17) 및 다결정실리콘막(15)을 연속적으로 식각하되, 상기 게이트산화막(13)의 상부에서 정지되도록 실시한다.
후속공정으로, LDD 산화공정을 실시하되, 텅스텐막(19)과 확산방지막이 산화되지않는 조건하에서 실시한다. (도 1b)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 게이트전극 형성방법은, Ti 나 W 을 함유한 삼성분계 질화막으로 형성된 확산방지층으로 사용하는 경우는 SF6가스를 사용하여 텅스텐막을 식각할 때 TiAlN 은 식각속도가 크게 떨어지므로 텅스텐막 식각을 TiAlN 위에서 정지시킬 수가 있고 TiAlN 과 그 아래의 다결정실리콘막은 Cl2가스를 사용하여 용이하게 제거할 수 있으므로써 식각공정을 용이하게 실시할 수 있도록 하는 효과가 있다.
Claims (6)
- 반도체기판 상부에 게이트산화막, 게이트전극용 다결정실리콘막, Ti 나 W 이 함유된 삼성분계 질화막인 확산방지층 및 텅스텐막을 각각 순차적으로 적층하여 형성하는 공정과,상기 텅스텐막을 게이트전극마스크를 이용하여 SF6가스로 식각하는 공정과,상기 확산방지층 및 다결정실리콘막을 게이트전극마스크를 이용하여 Cl2가스로 식각하는 공정과,후속 LDD 산화공정을 실시하는 공정을 포함하는 반도체소자의 게이트전극 형성방법.
- 제 1 항에 있어서,상기 다결정실리콘막은 300 - 1500 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
- 제 1 항에 있어서,상기 확산방지층은 TiAlN 인 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
- 제 1 항에 있어서,상기 확산방지층은 TiSiN 인 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
- 제 1항, 제 3 항 또는 제 4 항에 있어서,상기 확산방지층은 50 - 500 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
- 제 1 항에 있어서,상기 텅스텐막은 300 - 2000 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 게이트전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059547A KR20000043197A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059547A KR20000043197A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 게이트전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000043197A true KR20000043197A (ko) | 2000-07-15 |
Family
ID=19566452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059547A KR20000043197A (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000043197A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101073127B1 (ko) * | 2004-05-06 | 2011-10-13 | 주식회사 하이닉스반도체 | 반도체소자의 게이트라인 제조 방법 |
| KR101158391B1 (ko) * | 2005-12-22 | 2012-06-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 형성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164333A (en) * | 1990-06-19 | 1992-11-17 | Siemens Aktiengesellschaft | Method for manufacturing a multi-layer gate electrode for a mos transistor |
| KR970018658A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 |
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
| JPH10177967A (ja) * | 1996-12-16 | 1998-06-30 | Murata Mfg Co Ltd | 電界効果トランジスタ |
-
1998
- 1998-12-28 KR KR1019980059547A patent/KR20000043197A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164333A (en) * | 1990-06-19 | 1992-11-17 | Siemens Aktiengesellschaft | Method for manufacturing a multi-layer gate electrode for a mos transistor |
| KR970018658A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 |
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
| JPH10177967A (ja) * | 1996-12-16 | 1998-06-30 | Murata Mfg Co Ltd | 電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101073127B1 (ko) * | 2004-05-06 | 2011-10-13 | 주식회사 하이닉스반도체 | 반도체소자의 게이트라인 제조 방법 |
| KR101158391B1 (ko) * | 2005-12-22 | 2012-06-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441681B1 (ko) | 금속 게이트 형성 방법 | |
| JPH1050986A (ja) | 半導体装置のｍｏｓトランジスター及びその製造方法 | |
| KR100495662B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050115822A (ko) | 트랜지스터의 매몰 게이트 전극 및 그 형성방법 | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| JPH04180633A (ja) | 半導体装置の製造方法 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000043197A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| JP2000196083A (ja) | 半導体素子のゲ―ト電極形成方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR100372818B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100324024B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPH0228377A (ja) | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 | |
| KR100480586B1 (ko) | 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법 | |
| JP2820432B2 (ja) | 半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR100335274B1 (ko) | 반도체소자의제조방법 | |
| JPH07106559A (ja) | 半導体装置の製造方法 | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| KR100627570B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100334869B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100861358B1 (ko) | 반도체 메모리 소자의 형성 방법 | |
| JPH0231466A (ja) | 不揮発性メモリ装置の製造方法 | |
| KR20030049352A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |