JP2809113B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2809113B2 JP2809113B2 JP6235154A JP23515494A JP2809113B2 JP 2809113 B2 JP2809113 B2 JP 2809113B2 JP 6235154 A JP6235154 A JP 6235154A JP 23515494 A JP23515494 A JP 23515494A JP 2809113 B2 JP2809113 B2 JP 2809113B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- polycrystalline silicon
- diffusion layer
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 84
- 238000009792 diffusion process Methods 0.000 claims description 78
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 239000007789 gas Substances 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 33
- 229910052719 titanium Inorganic materials 0.000 claims description 33
- 239000010936 titanium Substances 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 238000007740 vapor deposition Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 239000012071 phase Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims description 6
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000035484 reaction time Effects 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にサリサイド構造を有するＣＭＯＳトランジス
タの製造方法に関する。
関し、特にサリサイド構造を有するＣＭＯＳトランジス
タの製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程の断面模式図であ
る図６を参照すると、従来のサリサイド構造を有するＣ
ＭＯＳトランジスタの一般的な製造方法は、以下のよう
になっている。
る図６を参照すると、従来のサリサイド構造を有するＣ
ＭＯＳトランジスタの一般的な製造方法は、以下のよう
になっている。
【０００３】まず、Ｐ型シリコン基板３０１の表面の所
要の領域にＮウェル３０２が形成され、素子分離領域お
よび素子形成領域にはそれぞれフィールド酸化膜３０４
およびゲート酸化膜３０５が形成される。全面にＮ+ 型
の多結晶シリコン膜（図示せず）が形成，パターニング
され、ゲート酸化膜３０５を介してＰ型シリコン基板３
０１表面上，Ｎウェル３０２表面上のゲート電極形成予
定領域にそれぞれ多結晶シリコン膜パターン３０６ａ
ａ，３０６ａｂが形成される。続いて、酸化シリコン膜
あるいは窒化シリコン膜からなる所定膜厚の絶縁膜が全
面に形成される。この絶縁膜に対する異方性エッチング
によるエッチバックが行なわれ、多結晶シリコン膜パタ
ーン３０６ａａ，３０６ａｂの側面にこの絶縁膜からな
る絶縁膜スペーサ３０７が形成される〔図６（ａ）〕。
要の領域にＮウェル３０２が形成され、素子分離領域お
よび素子形成領域にはそれぞれフィールド酸化膜３０４
およびゲート酸化膜３０５が形成される。全面にＮ+ 型
の多結晶シリコン膜（図示せず）が形成，パターニング
され、ゲート酸化膜３０５を介してＰ型シリコン基板３
０１表面上，Ｎウェル３０２表面上のゲート電極形成予
定領域にそれぞれ多結晶シリコン膜パターン３０６ａ
ａ，３０６ａｂが形成される。続いて、酸化シリコン膜
あるいは窒化シリコン膜からなる所定膜厚の絶縁膜が全
面に形成される。この絶縁膜に対する異方性エッチング
によるエッチバックが行なわれ、多結晶シリコン膜パタ
ーン３０６ａａ，３０６ａｂの側面にこの絶縁膜からな
る絶縁膜スペーサ３０７が形成される〔図６（ａ）〕。
【０００４】次に、Ｐ型シリコン基板３０１表面の素子
形成領域を含めた所望の領域に、多結晶シリコン膜パタ
ーン３０６ａａ，絶縁膜スペーサ３０７等をマスクにし
て高濃度のＮ型不純物がイオン注入される。同様に、Ｎ
ウェル３０２表面の素子形成領域を含めた所望の領域
に、多結晶シリコン膜パターン３０６ａｂ，絶縁膜スペ
ーサ３０７等をマスクにして高濃度のＰ型不純物がイオ
ン注入される。その後、ランプ・アニール等の熱処理が
施され、Ｎ+ 型拡散層３０８，Ｐ+ 型拡散層３０９が形
成される。多結晶シリコン膜パターン３０６ａａ，多結
晶シリコン膜パターン３０６ａｂ，Ｎ+ 型拡散層３０８
およびＰ+ 型拡散層３０９の表面の自然酸化膜が除去さ
れた後、スパッタ法により所定膜厚のチタン膜３２２が
全面に形成される〔図６（ｂ）〕。
形成領域を含めた所望の領域に、多結晶シリコン膜パタ
ーン３０６ａａ，絶縁膜スペーサ３０７等をマスクにし
て高濃度のＮ型不純物がイオン注入される。同様に、Ｎ
ウェル３０２表面の素子形成領域を含めた所望の領域
に、多結晶シリコン膜パターン３０６ａｂ，絶縁膜スペ
ーサ３０７等をマスクにして高濃度のＰ型不純物がイオ
ン注入される。その後、ランプ・アニール等の熱処理が
施され、Ｎ+ 型拡散層３０８，Ｐ+ 型拡散層３０９が形
成される。多結晶シリコン膜パターン３０６ａａ，多結
晶シリコン膜パターン３０６ａｂ，Ｎ+ 型拡散層３０８
およびＰ+ 型拡散層３０９の表面の自然酸化膜が除去さ
れた後、スパッタ法により所定膜厚のチタン膜３２２が
全面に形成される〔図６（ｂ）〕。
【０００５】次に、８５０℃前後の窒素雰囲気での急速
熱処理（ＲＴＡ）によるシリサイド化反応により、多結
晶シリコン膜パターン３０６ａａおよび多結晶シリコン
膜パターン３０６ａｂ表面にはチタン・シリサイド膜３
２４ａが形成され、Ｎ+ 型拡散層３０８およびＰ+ 型拡
散層３０９表面にはチタン・シリサイド膜３２４ｂが形
成される。この反応はフィルド酸化膜３０４，絶縁膜ス
ペーサ３０７等の絶縁膜の表面では起らないため、これ
らの表面等に未反応のチタン膜３２２ａが残置される。
さらに（図示はしないが）チタン膜３２２ａ表面には窒
化チタン膜が形成される〔図６（ｃ）〕。なお、上記条
件でのＲＴＡにより得られたチタン・シリサイド膜３２
４ａ，３２４ｂの結晶構造は、低抵抗相であるＣ５４構
造になっている。
熱処理（ＲＴＡ）によるシリサイド化反応により、多結
晶シリコン膜パターン３０６ａａおよび多結晶シリコン
膜パターン３０６ａｂ表面にはチタン・シリサイド膜３
２４ａが形成され、Ｎ+ 型拡散層３０８およびＰ+ 型拡
散層３０９表面にはチタン・シリサイド膜３２４ｂが形
成される。この反応はフィルド酸化膜３０４，絶縁膜ス
ペーサ３０７等の絶縁膜の表面では起らないため、これ
らの表面等に未反応のチタン膜３２２ａが残置される。
さらに（図示はしないが）チタン膜３２２ａ表面には窒
化チタン膜が形成される〔図６（ｃ）〕。なお、上記条
件でのＲＴＡにより得られたチタン・シリサイド膜３２
４ａ，３２４ｂの結晶構造は、低抵抗相であるＣ５４構
造になっている。
【０００６】次に、未反応のチタン膜３２２ａ（および
窒化チタン膜）が、アンモニア（ＮＨ4 ＯＨ），過酸化
水素（Ｈ2 Ｏ2 ）および水の混合液により選択的にエッ
チング除去される。これにより、多結晶シリコン膜パタ
ーン３０６ａａおよびチタン・シリサイド膜３２４ａか
らなるゲート電極３２６ａａと、多結晶シリコン膜パタ
ーン３０６ａｂおよびチタン・シリサイド膜３２４ａか
らなるゲート電極３２６ａｂと、Ｎ+ 型拡散層３０８お
よびチタン・シリサイド膜３２４ｂからなるＮ+ 型ソー
ス・ドレイン領域３２８と、Ｐ+ 型拡散層３０９および
チタン・シリサイド膜３２４ｂからなるＰ+ 型ソース・
ドレイン領域３２９とが形成され、サリサイド構造を有
するＣＭＯＳトランジスタが完成する〔図６（ｄ）〕。
窒化チタン膜）が、アンモニア（ＮＨ4 ＯＨ），過酸化
水素（Ｈ2 Ｏ2 ）および水の混合液により選択的にエッ
チング除去される。これにより、多結晶シリコン膜パタ
ーン３０６ａａおよびチタン・シリサイド膜３２４ａか
らなるゲート電極３２６ａａと、多結晶シリコン膜パタ
ーン３０６ａｂおよびチタン・シリサイド膜３２４ａか
らなるゲート電極３２６ａｂと、Ｎ+ 型拡散層３０８お
よびチタン・シリサイド膜３２４ｂからなるＮ+ 型ソー
ス・ドレイン領域３２８と、Ｐ+ 型拡散層３０９および
チタン・シリサイド膜３２４ｂからなるＰ+ 型ソース・
ドレイン領域３２９とが形成され、サリサイド構造を有
するＣＭＯＳトランジスタが完成する〔図６（ｄ）〕。
【０００７】
【発明が解決しようとする課題】サリサイド構造を有す
るＣＭＯＳトランジスタを上記の方法で形成するに際し
て、まず、ブリッジング現象と称する問題点がある。製
造工程の拡大断面図である図７を参照すると、Ｃ５４構
造のチタン・シリサイド膜３２４ａ，３２４ｂを得るた
めの高温のＲＴＡの結果、絶縁膜スペーサ３０７表面に
も、チタン・シリサイド膜３２４ｃが形成される〔図７
（ａ）〕。例えば多結晶シリコン膜パターン３０６ａｂ
の側面に形成された絶縁膜スペーサ３０７の表面に着目
すると、このＲＴＡに際して、多結晶シリコン膜パター
ン３０６ａｂおよびＰ+ 型拡散層３０９からのシリコン
のチタン膜中への拡散により、チタン・シリサイド膜３
２４ｃが形成される。このチタン・シリサイド膜３２４
ｃは、通常、絶縁膜スペーサ３０７表面を一様に覆って
いるのではなく、この表面に点在している。未反応のチ
タン膜３２２ａ（および窒化チタン膜）が除去されて
も、このチタン・シリサイド膜３２４ｃが残存するた
め、例えばゲート電極３２６ａｂとＰ+ 型ソース・ドレ
イン領域３２９との間のリーク電流は無視出来ない値と
なり、極端な場合には短絡することになる〔図７
（ｂ）〕。
るＣＭＯＳトランジスタを上記の方法で形成するに際し
て、まず、ブリッジング現象と称する問題点がある。製
造工程の拡大断面図である図７を参照すると、Ｃ５４構
造のチタン・シリサイド膜３２４ａ，３２４ｂを得るた
めの高温のＲＴＡの結果、絶縁膜スペーサ３０７表面に
も、チタン・シリサイド膜３２４ｃが形成される〔図７
（ａ）〕。例えば多結晶シリコン膜パターン３０６ａｂ
の側面に形成された絶縁膜スペーサ３０７の表面に着目
すると、このＲＴＡに際して、多結晶シリコン膜パター
ン３０６ａｂおよびＰ+ 型拡散層３０９からのシリコン
のチタン膜中への拡散により、チタン・シリサイド膜３
２４ｃが形成される。このチタン・シリサイド膜３２４
ｃは、通常、絶縁膜スペーサ３０７表面を一様に覆って
いるのではなく、この表面に点在している。未反応のチ
タン膜３２２ａ（および窒化チタン膜）が除去されて
も、このチタン・シリサイド膜３２４ｃが残存するた
め、例えばゲート電極３２６ａｂとＰ+ 型ソース・ドレ
イン領域３２９との間のリーク電流は無視出来ない値と
なり、極端な場合には短絡することになる〔図７
（ｂ）〕。
【０００８】上記ブリッジング現象を抑制することを１
つの目的として、ＲＴＡを２段階に分けて行なう方法
が、アイ−イー−アイ−シー−イー・トランザクション
・エレクトロン，第Ｅ７７−Ｃ巻，第３号，４８０−４
８５ページ，１９９４年（ＩＥＩＣＥ，ＴＲＡＮＳ．，
ＥＬＥＣＴＲＯＮ，ＶＯＬ．Ｅ７７−Ｃ，ＮＯ．３，ｐ
ｐ．４８０−４８５，１９９４）に報告されている。こ
の報告によると、チタン膜を形成した後にまず６７５℃
の窒素雰囲気で３０秒間の第１のＲＴＡを行ない、未反
応のチタン膜（および窒化チタン膜）をアンモニア（Ｎ
Ｈ4 ＯＨ），過酸化水素（Ｈ2 Ｏ2 ）および水の混合液
により選択的にエッチング除去した後、８００℃の窒素
雰囲気で３０秒間の第２のＲＴＡを行なっている。第１
のＲＴＡでは、高抵抗相であるＣ４９構造のチタン・シ
リサイド膜が得られる。この第１のＲＴＡは、比較的に
低温であるため、シリコンのチタン膜中への拡散速度が
低く、ブリッジング現象は生じにくい。さらに、Ｃ４９
構造からＣ５４構造へ相転移させる第２のＲＴＡに際し
て、未反応のチタン膜等が除去されていることからも、
ブリッジング現象は発生しにくくなる。
つの目的として、ＲＴＡを２段階に分けて行なう方法
が、アイ−イー−アイ−シー−イー・トランザクション
・エレクトロン，第Ｅ７７−Ｃ巻，第３号，４８０−４
８５ページ，１９９４年（ＩＥＩＣＥ，ＴＲＡＮＳ．，
ＥＬＥＣＴＲＯＮ，ＶＯＬ．Ｅ７７−Ｃ，ＮＯ．３，ｐ
ｐ．４８０−４８５，１９９４）に報告されている。こ
の報告によると、チタン膜を形成した後にまず６７５℃
の窒素雰囲気で３０秒間の第１のＲＴＡを行ない、未反
応のチタン膜（および窒化チタン膜）をアンモニア（Ｎ
Ｈ4 ＯＨ），過酸化水素（Ｈ2 Ｏ2 ）および水の混合液
により選択的にエッチング除去した後、８００℃の窒素
雰囲気で３０秒間の第２のＲＴＡを行なっている。第１
のＲＴＡでは、高抵抗相であるＣ４９構造のチタン・シ
リサイド膜が得られる。この第１のＲＴＡは、比較的に
低温であるため、シリコンのチタン膜中への拡散速度が
低く、ブリッジング現象は生じにくい。さらに、Ｃ４９
構造からＣ５４構造へ相転移させる第２のＲＴＡに際し
て、未反応のチタン膜等が除去されていることからも、
ブリッジング現象は発生しにくくなる。
【０００９】しかしながら、上記報告の製造方法では、
製造工程が長くなるという問題が生じる。さらに、この
製造方法をもってしても解決しない（ブリッジング現象
とは別の）問題点がある。
製造工程が長くなるという問題が生じる。さらに、この
製造方法をもってしても解決しない（ブリッジング現象
とは別の）問題点がある。
【００１０】Ｃ５４構造を得るための高温の熱処理に際
して、反応形成されたチタン・シリサイド膜が凝集し、
見かけ上の層抵抗が高くなることがある。この現象は、
チタン膜の膜厚が薄くなると顕著になり、多結晶シリコ
ン膜パターンの幅が狭く（すなわち、ゲート電極長が短
かく）なっても顕著になる。チタン膜の膜厚を薄くする
のは、Ｐ+ 型拡散層およびＮ+ 型拡散層のそれぞれの接
合の深さを浅くするという半導体装置の微細化からの要
請である。
して、反応形成されたチタン・シリサイド膜が凝集し、
見かけ上の層抵抗が高くなることがある。この現象は、
チタン膜の膜厚が薄くなると顕著になり、多結晶シリコ
ン膜パターンの幅が狭く（すなわち、ゲート電極長が短
かく）なっても顕著になる。チタン膜の膜厚を薄くする
のは、Ｐ+ 型拡散層およびＮ+ 型拡散層のそれぞれの接
合の深さを浅くするという半導体装置の微細化からの要
請である。
【００１１】さらにＣＭＯＳトランジスタにサリサイド
構造を適用するに当っては、上記凝集とは別種の微細化
に対する阻害要因が存在する。例えばスパッタ法でチタ
ン膜を形成し、Ｃ５４構造が得られる温度で熱処理を行
なうと、Ｐ+ 型拡散層（およびＰ+ 型の多結晶シリコン
膜パターン）表面に形成されるチタン・シリサイド膜の
膜厚がＮ+ 型拡散層（およびＮ+ 型の多結晶シリコン膜
パターン）表面に形成されるチタン・シリサイド膜の膜
厚より（約２倍）厚くなる。このため、Ｐ+ 型拡散層の
接合の深さを深くすることが必要となり、ＣＭＯＳトラ
ンジスタの微細化には反することになる。
構造を適用するに当っては、上記凝集とは別種の微細化
に対する阻害要因が存在する。例えばスパッタ法でチタ
ン膜を形成し、Ｃ５４構造が得られる温度で熱処理を行
なうと、Ｐ+ 型拡散層（およびＰ+ 型の多結晶シリコン
膜パターン）表面に形成されるチタン・シリサイド膜の
膜厚がＮ+ 型拡散層（およびＮ+ 型の多結晶シリコン膜
パターン）表面に形成されるチタン・シリサイド膜の膜
厚より（約２倍）厚くなる。このため、Ｐ+ 型拡散層の
接合の深さを深くすることが必要となり、ＣＭＯＳトラ
ンジスタの微細化には反することになる。
【００１２】したがって本発明の目的は、サリサイド構
造を有するＣＭＯＳトランジスタの製造の際のゲート電
極となる多結晶シリコン膜パターンの表面，Ｐ型拡散層
の表面およびＮ型拡散層の表面へのチタン・シリサイド
膜の形成工程において、この形成工程の製造ステップを
長くすることなく、ブリッジング現象，凝集現象を抑制
することにある。さらに、上記ＣＭＯＳトランジスタの
微細化に適した製造方法を提供することにある。
造を有するＣＭＯＳトランジスタの製造の際のゲート電
極となる多結晶シリコン膜パターンの表面，Ｐ型拡散層
の表面およびＮ型拡散層の表面へのチタン・シリサイド
膜の形成工程において、この形成工程の製造ステップを
長くすることなく、ブリッジング現象，凝集現象を抑制
することにある。さらに、上記ＣＭＯＳトランジスタの
微細化に適した製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法の第１の態様は、Ｎ型領域およびＰ型領域が設け
られたシリコン基板の表面の素子分離領域にフィールド
酸化膜を形成し、このシリコン基板の表面の素子形成領
域にゲート酸化膜を形成し、これらのＮ型領域上および
Ｐ型領域上のゲート電極形成予定領域にそれぞれＮ型の
多結晶シリコン膜パターンを形成し、これらの多結晶シ
リコン膜パターンの側面に絶縁膜スペーサを形成する工
程と、上記フィールド酸化膜，多結晶シリコン膜パター
ンおよび絶縁膜スペーサ等をマスクにしたイオン注入と
熱処理とにより、上記Ｎ型領域に少くともＰ型拡散層を
形成し，上記Ｐ型領域に少くともＮ型拡散層を形成する
工程と、上記多結晶シリコン膜パターン，Ｐ型拡散層お
よびＮ型拡散層の表面を覆う自然酸化膜を除去する工程
と、マイクロ波を用いた電子サイクロトロン共鳴による
プラズマ励起気相成長装置もしくはヘリコン波によるプ
ラズマ励起気相成長装置に少くとも４塩化チタンガスと
水素ガスとを導入し、０．０１〜０．７Ｐａの圧力の範
囲のもとに，５００〜７００℃の成長温度の範囲で、上
記多結晶シリコン膜パターン，Ｐ型拡散層およびＮ型拡
散層の表面に選択的にそれぞれＣ５４構造のチタン・シ
リサイド膜を形成し，上記フィールド酸化膜および絶縁
膜スペーサの表面にチタン膜もしくは窒化チタン膜を形
成する工程と、上記チタン膜もしくは窒化チタン膜を選
択的に除去する工程とを有する。
造方法の第１の態様は、Ｎ型領域およびＰ型領域が設け
られたシリコン基板の表面の素子分離領域にフィールド
酸化膜を形成し、このシリコン基板の表面の素子形成領
域にゲート酸化膜を形成し、これらのＮ型領域上および
Ｐ型領域上のゲート電極形成予定領域にそれぞれＮ型の
多結晶シリコン膜パターンを形成し、これらの多結晶シ
リコン膜パターンの側面に絶縁膜スペーサを形成する工
程と、上記フィールド酸化膜，多結晶シリコン膜パター
ンおよび絶縁膜スペーサ等をマスクにしたイオン注入と
熱処理とにより、上記Ｎ型領域に少くともＰ型拡散層を
形成し，上記Ｐ型領域に少くともＮ型拡散層を形成する
工程と、上記多結晶シリコン膜パターン，Ｐ型拡散層お
よびＮ型拡散層の表面を覆う自然酸化膜を除去する工程
と、マイクロ波を用いた電子サイクロトロン共鳴による
プラズマ励起気相成長装置もしくはヘリコン波によるプ
ラズマ励起気相成長装置に少くとも４塩化チタンガスと
水素ガスとを導入し、０．０１〜０．７Ｐａの圧力の範
囲のもとに，５００〜７００℃の成長温度の範囲で、上
記多結晶シリコン膜パターン，Ｐ型拡散層およびＮ型拡
散層の表面に選択的にそれぞれＣ５４構造のチタン・シ
リサイド膜を形成し，上記フィールド酸化膜および絶縁
膜スペーサの表面にチタン膜もしくは窒化チタン膜を形
成する工程と、上記チタン膜もしくは窒化チタン膜を選
択的に除去する工程とを有する。
【００１４】好ましくは、上記プラズマ励起気相成長装
置に導入するガスには窒素ガスが含まれている。また、
上記自然酸化膜の除去が、上記プラズマ励起気相成長装
置に水素ガスを導入し、プラズマを発生させて行なわれ
る。
置に導入するガスには窒素ガスが含まれている。また、
上記自然酸化膜の除去が、上記プラズマ励起気相成長装
置に水素ガスを導入し、プラズマを発生させて行なわれ
る。
【００１５】本発明の半導体装置の製造方法の第２の態
様は、Ｎ型領域およびＰ型領域が設けられたシリコン基
板の表面の素子分離領域にフィールド酸化膜を形成し、
このシリコン基板の表面の素子形成領域にゲート酸化膜
を形成し、これらのＮ型領域上およびＰ型領域上のゲー
ト電極形成予定領域にそれぞれノンドープの多結晶シリ
コン膜パターンを形成し、これらの多結晶シリコン膜パ
ターンの側面に絶縁膜スペーサを形成する工程と、上記
フィールド酸化膜，ノンドープの多結晶シリコン膜パタ
ーンおよび絶縁膜スペーサをマスクにしたイオン注入と
熱処理とにより、上記Ｎ型領域に少くともＰ型拡散層を
形成し，上記Ｐ型領域に少くともＮ型拡散層を形成し，
Ｎ型領域上のノンドープの多結晶シリコン膜パターンを
Ｐ型の多結晶シリコン膜パターンに変換し，このＰ型領
域上のノンドープの多結晶シリコン膜パターンをＮ型の
多結晶シリコン膜パターンに変換する工程と、上記Ｐ型
の多結晶シリコン膜パターン，Ｎ型の多結晶シリコン膜
パターン，Ｐ型拡散層およびＮ型拡散層の表面を覆う自
然酸化膜を除去する工程と、マイクロ波を用いた電子サ
イクロトロン共鳴によるプラズマ励起気相成長装置もし
くはヘリコン波によるプラズマ励起気相成長装置に少く
とも４塩化チタンガスと水素ガスとを導入し、０．０１
〜０．７Ｐａの圧力の範囲のもとに，５００〜７００℃
の成長温度の範囲で、上記Ｐ型の多結晶シリコン膜パタ
ーン，Ｎ型の多結晶シリコン膜パターン，Ｐ型拡散層お
よびＮ型拡散層の表面に選択的にそれぞれＣ５４構造の
チタン・シリサイド膜を形成し，上記フィールド酸化膜
および絶縁膜スペーサの表面にチタン膜もしくは窒化チ
タン膜を形成する工程と、上記チタン膜もしくは窒化チ
タン膜を選択的に除去する工程とを有する。
様は、Ｎ型領域およびＰ型領域が設けられたシリコン基
板の表面の素子分離領域にフィールド酸化膜を形成し、
このシリコン基板の表面の素子形成領域にゲート酸化膜
を形成し、これらのＮ型領域上およびＰ型領域上のゲー
ト電極形成予定領域にそれぞれノンドープの多結晶シリ
コン膜パターンを形成し、これらの多結晶シリコン膜パ
ターンの側面に絶縁膜スペーサを形成する工程と、上記
フィールド酸化膜，ノンドープの多結晶シリコン膜パタ
ーンおよび絶縁膜スペーサをマスクにしたイオン注入と
熱処理とにより、上記Ｎ型領域に少くともＰ型拡散層を
形成し，上記Ｐ型領域に少くともＮ型拡散層を形成し，
Ｎ型領域上のノンドープの多結晶シリコン膜パターンを
Ｐ型の多結晶シリコン膜パターンに変換し，このＰ型領
域上のノンドープの多結晶シリコン膜パターンをＮ型の
多結晶シリコン膜パターンに変換する工程と、上記Ｐ型
の多結晶シリコン膜パターン，Ｎ型の多結晶シリコン膜
パターン，Ｐ型拡散層およびＮ型拡散層の表面を覆う自
然酸化膜を除去する工程と、マイクロ波を用いた電子サ
イクロトロン共鳴によるプラズマ励起気相成長装置もし
くはヘリコン波によるプラズマ励起気相成長装置に少く
とも４塩化チタンガスと水素ガスとを導入し、０．０１
〜０．７Ｐａの圧力の範囲のもとに，５００〜７００℃
の成長温度の範囲で、上記Ｐ型の多結晶シリコン膜パタ
ーン，Ｎ型の多結晶シリコン膜パターン，Ｐ型拡散層お
よびＮ型拡散層の表面に選択的にそれぞれＣ５４構造の
チタン・シリサイド膜を形成し，上記フィールド酸化膜
および絶縁膜スペーサの表面にチタン膜もしくは窒化チ
タン膜を形成する工程と、上記チタン膜もしくは窒化チ
タン膜を選択的に除去する工程とを有する。
【００１６】好ましくは、上記プラズマ励起気相成長装
置に導入するガスには窒素ガスが含まれている。また、
上記自然酸化膜の除去が、上記プラズマ励起気相成長装
置に水素ガスを導入し、プラズマを発生させて行なわれ
る。
置に導入するガスには窒素ガスが含まれている。また、
上記自然酸化膜の除去が、上記プラズマ励起気相成長装
置に水素ガスを導入し、プラズマを発生させて行なわれ
る。
【００１７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１８】半導体装置の製造工程の断面模式図である
図１と反応時間に対する成長膜厚の変化を示めすグラフ
である図２とを併せて参照すると、本発明の第１の実施
例によるサリサイド構造を有するＣＭＯＳトランジスタ
では、ＮチャネルＭＯＳトランジスタおよびＰチャネル
ＭＯＳトランジスタのゲート電極がともにＮ+ 型の多結
晶シリコン膜パターンとチタン・シリサイド膜とが積層
されたポリサイド・ゲート電極からなり、このＣＭＯＳ
トランジスタは以下のように形成される。
図１と反応時間に対する成長膜厚の変化を示めすグラフ
である図２とを併せて参照すると、本発明の第１の実施
例によるサリサイド構造を有するＣＭＯＳトランジスタ
では、ＮチャネルＭＯＳトランジスタおよびＰチャネル
ＭＯＳトランジスタのゲート電極がともにＮ+ 型の多結
晶シリコン膜パターンとチタン・シリサイド膜とが積層
されたポリサイド・ゲート電極からなり、このＣＭＯＳ
トランジスタは以下のように形成される。
【００１９】まず、Ｐ型シリコン基板１０１表面の所定
の領域に、８００ｋｅＶ，１×１０13ｃｍ-2の燐のイオ
ン注入と１２５ｋｅＶ，２×１０12ｃｍ-2の燐のイオン
注入とが行なわれ、９５０℃，１時間の熱処理が行なわ
れてＮウェル１０２が形成される。Ｎウェル１０２を含
めたＰ型シリコン基板１０１表面の素子分離領域には膜
厚３００ｎｍ程度のフィールド酸化膜１０４が形成さ
れ、素子形成領域には膜厚７〜１０ｎｍ程度のゲート酸
化膜１０５が形成される。全面に膜厚１５０ｎｍ程度の
Ｎ+ 型の多結晶シリコン膜（図示せず）が形成される。
この多結晶シリコン膜がパターニングされ、Ｎチャネル
ＭＯＳトランジスタおよびＰチャネルＭＯＳトランジス
タのゲート電極が形成される領域に、それぞれ多結晶シ
リコン膜パターン１０６ａａ，１０６ａｂが形成され
る。これら多結晶シリコン膜パターン１０６ａａ，１０
６ａｂの幅（＝ゲート電極長）は、それぞれ０．２５μ
ｍ程度である。全面に酸化シリコン膜もしくは窒化シリ
コン膜からなる膜厚６０ｎｍ程度の絶縁膜（図示せず）
が形成される。この絶縁膜の形成は、多結晶シリコン膜
パターン１０６ａａ，１０６ａｂに対する段差被覆性か
ら、減圧気相成長（ＬＰＣＶＤ）法もしくはプラズマ励
起気相成長（ＰＥＣＶＤ）法が好ましい。この絶縁膜が
フルオロ・ハイドロ・カーボン系のエッチングガスを用
いた異方性エッチングによりエッチバックされ、絶縁膜
スペーサ１０７が多結晶シリコン膜パターン１０６ａ
ａ，１０６ａｂの側面に残置形成される〔図１
（ａ）〕。上記絶縁膜が酸化シリコン膜からなるとき
は、ゲート酸化膜１０５もエッチング除去される。この
絶縁膜が窒化シリコン膜である場合にも、上記異方性エ
ッチングにおける酸化シリコン膜に対する選択性は必要
とせず、ゲート酸化膜１０５もエッチング除去されるよ
うにエッチングガスおよびエッチング条件を設定してお
く。
の領域に、８００ｋｅＶ，１×１０13ｃｍ-2の燐のイオ
ン注入と１２５ｋｅＶ，２×１０12ｃｍ-2の燐のイオン
注入とが行なわれ、９５０℃，１時間の熱処理が行なわ
れてＮウェル１０２が形成される。Ｎウェル１０２を含
めたＰ型シリコン基板１０１表面の素子分離領域には膜
厚３００ｎｍ程度のフィールド酸化膜１０４が形成さ
れ、素子形成領域には膜厚７〜１０ｎｍ程度のゲート酸
化膜１０５が形成される。全面に膜厚１５０ｎｍ程度の
Ｎ+ 型の多結晶シリコン膜（図示せず）が形成される。
この多結晶シリコン膜がパターニングされ、Ｎチャネル
ＭＯＳトランジスタおよびＰチャネルＭＯＳトランジス
タのゲート電極が形成される領域に、それぞれ多結晶シ
リコン膜パターン１０６ａａ，１０６ａｂが形成され
る。これら多結晶シリコン膜パターン１０６ａａ，１０
６ａｂの幅（＝ゲート電極長）は、それぞれ０．２５μ
ｍ程度である。全面に酸化シリコン膜もしくは窒化シリ
コン膜からなる膜厚６０ｎｍ程度の絶縁膜（図示せず）
が形成される。この絶縁膜の形成は、多結晶シリコン膜
パターン１０６ａａ，１０６ａｂに対する段差被覆性か
ら、減圧気相成長（ＬＰＣＶＤ）法もしくはプラズマ励
起気相成長（ＰＥＣＶＤ）法が好ましい。この絶縁膜が
フルオロ・ハイドロ・カーボン系のエッチングガスを用
いた異方性エッチングによりエッチバックされ、絶縁膜
スペーサ１０７が多結晶シリコン膜パターン１０６ａ
ａ，１０６ａｂの側面に残置形成される〔図１
（ａ）〕。上記絶縁膜が酸化シリコン膜からなるとき
は、ゲート酸化膜１０５もエッチング除去される。この
絶縁膜が窒化シリコン膜である場合にも、上記異方性エ
ッチングにおける酸化シリコン膜に対する選択性は必要
とせず、ゲート酸化膜１０５もエッチング除去されるよ
うにエッチングガスおよびエッチング条件を設定してお
く。
【００２０】次に、上記エッチバックにより露出された
多結晶シリコン膜パターン１０６ａａ，１０６ａｂ上
面，Ｐ型シリコン基板１０１表面およびＮウェル１０２
表面に、熱酸化により２０ｎｍ前後の膜厚の酸化シリコ
ン膜（図示せず）が形成される。この酸化シリコン膜を
形成する目的は、Ｎ+ 型拡散層等を形成するためのイオ
ン注入の際のＰ型シリコン基板１０１表面およびＮウェ
ル１０２表面の汚染，ダメージ等を防ぐことにある。少
くともＰチャネルＭＯＳトランジスタ形成領域がフォト
レジスト膜等（図示せず）で覆われた後、５０ｋｅＶ，
３×１０15ｃｍ-2の砒素（Ａｓ）のイオン注入が行なわ
れ、９００℃，２０分間の熱処理が施される。同様に、
上記フォトレジスト膜等が除去された後、少くともＮチ
ャネルＭＯＳトランジスタ形成領域が別のフォトレジス
ト膜等（図示せず）で覆われる。２０ｋｅＶ，３×１０
15ｃｍ-2の２弗化ボロン（ＢＦ2 ）のイオン注入が行な
われ、１０００℃，１０秒間のＲＴＡが施される。これ
ら一連のイオン注入と熱処理とにより、Ｎ+ 型拡散層１
０８およびＰ+ 型拡散層１０９が形成される〔図１
（ｂ）〕。Ｎ+ 型拡散層１０８およびＰ+ 型拡散層１０
９の接合の深さは、それぞれ０．１５μｍ程度である。
なお図示はしないが、Ｎ+ 型拡散層１０８およびＰ+ 型
拡散層１０９の形成と同時に、Ｐ型シリコン基板１０１
およびＮウェル１０２に対するコンタクト用のＰ+ 型拡
散層およびＮ+ 型拡散層が、それぞれＰ型シリコン基板
１０１およびＮウェル１０２に形成されることもある。
多結晶シリコン膜パターン１０６ａａ，１０６ａｂ上
面，Ｐ型シリコン基板１０１表面およびＮウェル１０２
表面に、熱酸化により２０ｎｍ前後の膜厚の酸化シリコ
ン膜（図示せず）が形成される。この酸化シリコン膜を
形成する目的は、Ｎ+ 型拡散層等を形成するためのイオ
ン注入の際のＰ型シリコン基板１０１表面およびＮウェ
ル１０２表面の汚染，ダメージ等を防ぐことにある。少
くともＰチャネルＭＯＳトランジスタ形成領域がフォト
レジスト膜等（図示せず）で覆われた後、５０ｋｅＶ，
３×１０15ｃｍ-2の砒素（Ａｓ）のイオン注入が行なわ
れ、９００℃，２０分間の熱処理が施される。同様に、
上記フォトレジスト膜等が除去された後、少くともＮチ
ャネルＭＯＳトランジスタ形成領域が別のフォトレジス
ト膜等（図示せず）で覆われる。２０ｋｅＶ，３×１０
15ｃｍ-2の２弗化ボロン（ＢＦ2 ）のイオン注入が行な
われ、１０００℃，１０秒間のＲＴＡが施される。これ
ら一連のイオン注入と熱処理とにより、Ｎ+ 型拡散層１
０８およびＰ+ 型拡散層１０９が形成される〔図１
（ｂ）〕。Ｎ+ 型拡散層１０８およびＰ+ 型拡散層１０
９の接合の深さは、それぞれ０．１５μｍ程度である。
なお図示はしないが、Ｎ+ 型拡散層１０８およびＰ+ 型
拡散層１０９の形成と同時に、Ｐ型シリコン基板１０１
およびＮウェル１０２に対するコンタクト用のＰ+ 型拡
散層およびＮ+ 型拡散層が、それぞれＰ型シリコン基板
１０１およびＮウェル１０２に形成されることもある。
【００２１】上記熱酸化による膜厚２０ｎｍ程度の酸化
シリコン膜が稀弗酸系のウェット・エッチングにより除
去された後、上記Ｐ型シリコン基板１０１は、マイクロ
波を用いた電子サイクロトロン共鳴によるプラズマ励起
気相成長装置（以後、ＥＣＲ−ＰＥＣＶＤ装置と記す）
の反応室内に挿入される。
シリコン膜が稀弗酸系のウェット・エッチングにより除
去された後、上記Ｐ型シリコン基板１０１は、マイクロ
波を用いた電子サイクロトロン共鳴によるプラズマ励起
気相成長装置（以後、ＥＣＲ−ＰＥＣＶＤ装置と記す）
の反応室内に挿入される。
【００２２】このＥＣＲ−ＰＥＣＶＤ装置では、内部の
磁束密度が８７５Ｇａｕｓｓになるように磁場コイルで
囲まれたプラズマ室内に、導波管から２．４５ＧＨｚの
マイクロ波を入射して、電子のサイクロトロン共鳴が起
るようになっている。この共鳴電子が反応室内に導入さ
れ、この電子から原料ガスにエネルギーが伝達され、成
膜に必要なラジカル，イオン等が形成される。ＥＣＲ−
ＰＥＣＶＤ装置では、この共鳴電子の生成により、ＬＰ
ＣＶＤ装置より低温で例えば４塩化チタン（ＴｉＣ
ｌ4 ）ガスの分解反応を生じさせることが可能になる。
磁束密度が８７５Ｇａｕｓｓになるように磁場コイルで
囲まれたプラズマ室内に、導波管から２．４５ＧＨｚの
マイクロ波を入射して、電子のサイクロトロン共鳴が起
るようになっている。この共鳴電子が反応室内に導入さ
れ、この電子から原料ガスにエネルギーが伝達され、成
膜に必要なラジカル，イオン等が形成される。ＥＣＲ−
ＰＥＣＶＤ装置では、この共鳴電子の生成により、ＬＰ
ＣＶＤ装置より低温で例えば４塩化チタン（ＴｉＣ
ｌ4 ）ガスの分解反応を生じさせることが可能になる。
【００２３】上記ＥＣＲ−ＰＥＣＶＤ装置の反応室内に
おいて、まず、０．３Ｐａ程度の圧力下でＰ型シリコン
基板１０１が６００℃程度に加熱され、アルゴン（Ａ
ｒ）ガスおよび水素（Ｈ2 ）ガスがそれぞれ５０ｓｃｃ
ｍの流量で流され、２．８ｋＷのマイクロ波パワーによ
り水素プラズマが発生される。このときＰ型シリコン基
板には２００ＷのＲＦパワーが印加される。これによ
り、多結晶シリコン膜パターン１０６ａａおよび多結晶
シリコン膜パターン１０６ａｂの上面と、Ｎ+ 型拡散層
１０８およびＰ+ 型拡散層１０９の表面とに形成されて
いた自然酸化膜が除去される。自然酸化膜はＳｉＯ2 と
はなっておらずに、ＳｉＯ2-X （０〈Ｘ〈１）（もしく
はＳｉＯ2-X ＨX ）となっている。このため、上記水素
プラズマでは、概ね選択的に自然酸化膜のみがエッチン
グ除去される。また、この自然酸化膜の除去方法では、
従来のＡｒのスパッタによる自然酸化膜の除去方法とは
異なり、Ａｒが多結晶シリコン膜パターン１０６ａａ，
１０６ａｂ，Ｎ+ 型拡散層１０８およびＰ+ 型拡散層１
０９の表面近傍に侵入して残留するという現象は発生し
ない。
おいて、まず、０．３Ｐａ程度の圧力下でＰ型シリコン
基板１０１が６００℃程度に加熱され、アルゴン（Ａ
ｒ）ガスおよび水素（Ｈ2 ）ガスがそれぞれ５０ｓｃｃ
ｍの流量で流され、２．８ｋＷのマイクロ波パワーによ
り水素プラズマが発生される。このときＰ型シリコン基
板には２００ＷのＲＦパワーが印加される。これによ
り、多結晶シリコン膜パターン１０６ａａおよび多結晶
シリコン膜パターン１０６ａｂの上面と、Ｎ+ 型拡散層
１０８およびＰ+ 型拡散層１０９の表面とに形成されて
いた自然酸化膜が除去される。自然酸化膜はＳｉＯ2 と
はなっておらずに、ＳｉＯ2-X （０〈Ｘ〈１）（もしく
はＳｉＯ2-X ＨX ）となっている。このため、上記水素
プラズマでは、概ね選択的に自然酸化膜のみがエッチン
グ除去される。また、この自然酸化膜の除去方法では、
従来のＡｒのスパッタによる自然酸化膜の除去方法とは
異なり、Ａｒが多結晶シリコン膜パターン１０６ａａ，
１０６ａｂ，Ｎ+ 型拡散層１０８およびＰ+ 型拡散層１
０９の表面近傍に侵入して残留するという現象は発生し
ない。
【００２４】なお、ＥＣＲ−ＰＥＣＶＤ装置による自然
酸化膜の除去条件は、上記条件に限定されるものではな
い。この条件としては、以下の範囲であればよい。圧力
は０．０１〜０．７Ｐａ，Ｐ型シリコン基板１０１の加
熱温度は５００〜７００℃，マイクロ波パワーは１．０
〜３．０ｋＷ，ＲＦパワーは１００〜３００Ｗ，Ｈ2ガ
スの流量は２０〜１００ｓｃｃｍ，Ａｒガスの流量は０
〜１００ｓｃｃｍである。
酸化膜の除去条件は、上記条件に限定されるものではな
い。この条件としては、以下の範囲であればよい。圧力
は０．０１〜０．７Ｐａ，Ｐ型シリコン基板１０１の加
熱温度は５００〜７００℃，マイクロ波パワーは１．０
〜３．０ｋＷ，ＲＦパワーは１００〜３００Ｗ，Ｈ2ガ
スの流量は２０〜１００ｓｃｃｍ，Ａｒガスの流量は０
〜１００ｓｃｃｍである。
【００２５】続いて、圧力，Ｐ型シリコン基板１０１の
加熱温度，マイクロ波パワーおよびＲＦパワーが上記条
件のもとに、ＴｉＣｌ4 ガス，Ｈ2 ガスおよびＡｒガス
がそれぞれ１０ｓｃｃｍ，５０ｓｃｃｍおよび４５ｓｃ
ｃｍの流量でＥＣＲ−ＰＥＣＶＤ装置の反応室内に流さ
れる。反応時間は２分間である。多結晶シリコン膜パタ
ーン１０６ａａ，１０６ａｂの上面およびＮ+ 型拡散層
１０８並びにＰ+ 型拡散層１０９の表面には、それぞれ
選択的に膜厚２０ｎｍ程度のチタン・シリサイド膜１１
１ａおよび膜厚２０ｎｍ程度のチタン・シリサイド膜１
１１ｂが形成される。一方、フィールド酸化膜１０４お
よび絶縁膜スペーサ１０７の表面には、膜厚８ｎｍ程度
のチタン膜１１２が形成される〔図１（ｃ），図２〕。
加熱温度，マイクロ波パワーおよびＲＦパワーが上記条
件のもとに、ＴｉＣｌ4 ガス，Ｈ2 ガスおよびＡｒガス
がそれぞれ１０ｓｃｃｍ，５０ｓｃｃｍおよび４５ｓｃ
ｃｍの流量でＥＣＲ−ＰＥＣＶＤ装置の反応室内に流さ
れる。反応時間は２分間である。多結晶シリコン膜パタ
ーン１０６ａａ，１０６ａｂの上面およびＮ+ 型拡散層
１０８並びにＰ+ 型拡散層１０９の表面には、それぞれ
選択的に膜厚２０ｎｍ程度のチタン・シリサイド膜１１
１ａおよび膜厚２０ｎｍ程度のチタン・シリサイド膜１
１１ｂが形成される。一方、フィールド酸化膜１０４お
よび絶縁膜スペーサ１０７の表面には、膜厚８ｎｍ程度
のチタン膜１１２が形成される〔図１（ｃ），図２〕。
【００２６】ここで注目すべきことは、２点ある。まず
第１の点はこれらチタン・シリサイド膜１１１ａ，１１
１ｂの結晶構造にある。Ｘ線回折による結晶構造解析に
よれば、６００℃で形成されたこれらチタン・シリサイ
ド膜１１１ａ，１１１ｂの結晶構造が、低抵抗相のＣ５
４構造である。すなわち、チタン膜へのシリコンの拡散
係数の低い温度でＣ５４構造のチタン・シリサイド膜１
１１ａ，１１１ｂが得られることになり、ブリッジング
現象およびチタン・シリサイドの凝集現象の抑制は容易
になる。さらに上記報告のように製造工程を長くするこ
となく、Ｃ５４構造のチタン・シリサイド膜１１１ａ，
１１１ｂが得られることになる。
第１の点はこれらチタン・シリサイド膜１１１ａ，１１
１ｂの結晶構造にある。Ｘ線回折による結晶構造解析に
よれば、６００℃で形成されたこれらチタン・シリサイ
ド膜１１１ａ，１１１ｂの結晶構造が、低抵抗相のＣ５
４構造である。すなわち、チタン膜へのシリコンの拡散
係数の低い温度でＣ５４構造のチタン・シリサイド膜１
１１ａ，１１１ｂが得られることになり、ブリッジング
現象およびチタン・シリサイドの凝集現象の抑制は容易
になる。さらに上記報告のように製造工程を長くするこ
となく、Ｃ５４構造のチタン・シリサイド膜１１１ａ，
１１１ｂが得られることになる。
【００２７】第２の注目すべき点は、Ｐ+ 型拡散層１０
９の表面に形成されるチタン・シリサイド膜１１１ｂの
膜厚が、多結晶シリコン膜パターン１０６ａａ，１０６
ａｂの上面に形成されるチタン・シリサイド膜１１１ａ
（およびＮ+ 型拡散層１０８の表面に形成されるチタン
・シリサイド膜１１１ｂ）の膜厚とほぼ同じになること
である。このことから、Ｐ+ 型拡散層１０９の接合の深
さをＮ+ 型拡散層１０８の接合の深さより深くし，多結
晶シリコン膜パターン１０６ａｂの幅（ＰチャネルＭＯ
Ｓトランジスタのゲート電極長）を多結晶シリコン膜パ
ターン１０６ａａの幅（ＮチャネルＭＯＳトランジスタ
のゲート電極長）より広く（長く）することが不要とな
る。すなわち、本実施例の採用により、サリサイド構造
を有するＣＭＯＳトランジスタの微細化の阻害要因が排
除されることになる。
９の表面に形成されるチタン・シリサイド膜１１１ｂの
膜厚が、多結晶シリコン膜パターン１０６ａａ，１０６
ａｂの上面に形成されるチタン・シリサイド膜１１１ａ
（およびＮ+ 型拡散層１０８の表面に形成されるチタン
・シリサイド膜１１１ｂ）の膜厚とほぼ同じになること
である。このことから、Ｐ+ 型拡散層１０９の接合の深
さをＮ+ 型拡散層１０８の接合の深さより深くし，多結
晶シリコン膜パターン１０６ａｂの幅（ＰチャネルＭＯ
Ｓトランジスタのゲート電極長）を多結晶シリコン膜パ
ターン１０６ａａの幅（ＮチャネルＭＯＳトランジスタ
のゲート電極長）より広く（長く）することが不要とな
る。すなわち、本実施例の採用により、サリサイド構造
を有するＣＭＯＳトランジスタの微細化の阻害要因が排
除されることになる。
【００２８】図２に示したように、チタン膜１１２は、
３０秒程度遅れて成長し始める。これは、チタンの成長
核の形成に要する時間によるものと推測される。Ｘ線回
折による結晶構造解析によれば、このチタン膜１１２は
ほぼ非晶質である。
３０秒程度遅れて成長し始める。これは、チタンの成長
核の形成に要する時間によるものと推測される。Ｘ線回
折による結晶構造解析によれば、このチタン膜１１２は
ほぼ非晶質である。
【００２９】なお、ＥＣＲ−ＰＥＣＶＤ装置によるチタ
ン・シリサイド膜１１１ａ，１１１ｂの形成条件は、上
記条件に限定されるものではない。この条件としては、
以下の範囲であればよい。圧力は０．０１〜０．７Ｐ
ａ，Ｐ型シリコン基板１０１の加熱温度は５００〜７０
０℃，マイクロ波パワーは１．０〜３．０ｋＷ，ＲＦパ
ワーは０〜５００Ｗ，ＴｉＣｌ4 ガスの流量は５〜２０
ｓｃｃｍ，Ｈ2 ガスの流量は２０〜１００ｓｃｃｍ，Ａ
ｒガスの流量は０〜１００ｓｃｃｍである。
ン・シリサイド膜１１１ａ，１１１ｂの形成条件は、上
記条件に限定されるものではない。この条件としては、
以下の範囲であればよい。圧力は０．０１〜０．７Ｐ
ａ，Ｐ型シリコン基板１０１の加熱温度は５００〜７０
０℃，マイクロ波パワーは１．０〜３．０ｋＷ，ＲＦパ
ワーは０〜５００Ｗ，ＴｉＣｌ4 ガスの流量は５〜２０
ｓｃｃｍ，Ｈ2 ガスの流量は２０〜１００ｓｃｃｍ，Ａ
ｒガスの流量は０〜１００ｓｃｃｍである。
【００３０】次に、チタン膜１１２が、ＮＨ4 ＯＨ，Ｈ
2 Ｏ2 およびＨ2 Ｏの混合液（もしくは、バッファード
弗酸）により選択的にエッチング除去される。これによ
り、多結晶シリコン膜パターン１０６ａａおよびチタン
・シリサイド膜１１１ａからなるゲート電極１２６ａａ
と、多結晶シリコン膜パターン１０６ａｂおよびチタン
・シリサイド膜１１１ａからなるゲート電極１２６ａｂ
と、Ｎ+ 型拡散層１０８およびチタン・シリサイド膜１
１１ｂからなるＮ+ 型ソース・ドレイン領域１２８と、
Ｐ+ 型拡散層１０９およびチタン・シリサイド膜１１１
ｂからなるＰ+型ソース・ドレイン領域１２９とが形成
され、本実施例によるサリサイド構造を有するＣＭＯＳ
トランジスタが完成する〔図１（ｄ）〕。
2 Ｏ2 およびＨ2 Ｏの混合液（もしくは、バッファード
弗酸）により選択的にエッチング除去される。これによ
り、多結晶シリコン膜パターン１０６ａａおよびチタン
・シリサイド膜１１１ａからなるゲート電極１２６ａａ
と、多結晶シリコン膜パターン１０６ａｂおよびチタン
・シリサイド膜１１１ａからなるゲート電極１２６ａｂ
と、Ｎ+ 型拡散層１０８およびチタン・シリサイド膜１
１１ｂからなるＮ+ 型ソース・ドレイン領域１２８と、
Ｐ+ 型拡散層１０９およびチタン・シリサイド膜１１１
ｂからなるＰ+型ソース・ドレイン領域１２９とが形成
され、本実施例によるサリサイド構造を有するＣＭＯＳ
トランジスタが完成する〔図１（ｄ）〕。
【００３１】なお、上記第１の実施例では自然酸化膜の
除去並びにチタン・シリサイド膜の選択成長にマイクロ
波を用いたＥＣＲ−ＰＥＣＶＤ装置を使用したが、これ
に限定されるものではない。ヘリコン波によるＰＥＣＶ
Ｄ装置を用いても、自然酸化膜の除去並びにチタン・シ
リサイド膜の選択成長が可能である。この場合、圧力は
０．０１〜１．３Ｐａであり、２．４５ＧＨｚのマイク
ロ波のパワーは高々１ｋＷであるが、その他の条件（例
えば、ＴｉＣｌ4 ガス，Ｈ2 ガスおよびＡｒガスの流量
やシリコン基板の加熱温度等）はそれぞれＥＣＲ−ＰＥ
ＣＶＤ装置を用いた場合と同じである。ＥＣＲ−ＰＥＣ
ＶＤ装置を用いた場合にはプラズマ密度の均一性の制約
から６インチ以下の径のシリコン・ウェハに対して適用
可能であるが、ヘリコン波によるＰＥＣＶＤ装置を用る
と８インチ以上の径のシリコン・ウェハに対して適用可
能となる。
除去並びにチタン・シリサイド膜の選択成長にマイクロ
波を用いたＥＣＲ−ＰＥＣＶＤ装置を使用したが、これ
に限定されるものではない。ヘリコン波によるＰＥＣＶ
Ｄ装置を用いても、自然酸化膜の除去並びにチタン・シ
リサイド膜の選択成長が可能である。この場合、圧力は
０．０１〜１．３Ｐａであり、２．４５ＧＨｚのマイク
ロ波のパワーは高々１ｋＷであるが、その他の条件（例
えば、ＴｉＣｌ4 ガス，Ｈ2 ガスおよびＡｒガスの流量
やシリコン基板の加熱温度等）はそれぞれＥＣＲ−ＰＥ
ＣＶＤ装置を用いた場合と同じである。ＥＣＲ−ＰＥＣ
ＶＤ装置を用いた場合にはプラズマ密度の均一性の制約
から６インチ以下の径のシリコン・ウェハに対して適用
可能であるが、ヘリコン波によるＰＥＣＶＤ装置を用る
と８インチ以上の径のシリコン・ウェハに対して適用可
能となる。
【００３２】半導体装置の製造工程の断面模式図である
図３と反応時間に対する成長膜厚の変化を示めすグラフ
である図４とＸ線回折のスペークトル分布図である図５
とを併せて参照すると、本発明の第２の実施例によるサ
リサイド構造を有するＣＭＯＳトランジスタでは、Ｎチ
ャネルＭＯＳトランジスタのゲート電極はＮ+ 型の多結
晶シリコン膜パターンとチタン・シリサイド膜とが積層
されたポリサイド・ゲート電極からなり、ＰチャネルＭ
ＯＳトランジスタのゲート電極はＰ+ 型の多結晶シリコ
ン膜パターンとチタン・シリサイド膜とが積層されたポ
リサイド・ゲート電極からなる。このＣＭＯＳトランジ
スタは以下のように形成される。
図３と反応時間に対する成長膜厚の変化を示めすグラフ
である図４とＸ線回折のスペークトル分布図である図５
とを併せて参照すると、本発明の第２の実施例によるサ
リサイド構造を有するＣＭＯＳトランジスタでは、Ｎチ
ャネルＭＯＳトランジスタのゲート電極はＮ+ 型の多結
晶シリコン膜パターンとチタン・シリサイド膜とが積層
されたポリサイド・ゲート電極からなり、ＰチャネルＭ
ＯＳトランジスタのゲート電極はＰ+ 型の多結晶シリコ
ン膜パターンとチタン・シリサイド膜とが積層されたポ
リサイド・ゲート電極からなる。このＣＭＯＳトランジ
スタは以下のように形成される。
【００３３】まず、Ｐ型シリコン基板２０１表面のそれ
ぞれの所定の領域に、８００ｋｅＶ，１×１０13ｃｍ-2
の燐のイオン注入および１２５ｋｅＶ，２×１０12ｃｍ
-2の燐のイオン注入と、３００ｋｅＶ，２×１０13ｃｍ
-2のＢＦ2 のイオン注入および１００ｋｅＶ，５×１０
12ｃｍ-2のＢＦ2 のイオン注入とが行なわれ、９５０
℃，１時間の熱処理が行なわれてＮウェル２０２とＰウ
ェル２０３とが形成される。Ｎウェル２０２およびＰウ
ェル２０３を含めたＰ型シリコン基板２０１表面の素子
分離領域には膜厚３００ｎｍ程度のフィールド酸化膜２
０４が形成され、素子形成領域には膜厚７〜１０ｎｍ程
度のゲート酸化膜２０５が形成される。全面に膜厚１５
０ｎｍ程度のノンドープの多結晶シリコン膜（図示せ
ず）が形成される。なお、Ｐ+ 型拡散層の形成時にボロ
ンがゲート酸化膜２０５を突き抜けないようにするため
には、この多結晶シリコン膜の膜厚は１２０ｎｍより厚
いことが好ましい。この多結晶シリコン膜がパターニン
グされ、ＮチャネルＭＯＳトランジスタおよびＰチャネ
ルＭＯＳトランジスタのゲート電極が形成される領域
に、それぞれ多結晶シリコン膜パターン２０６が形成さ
れる。これらの多結晶シリコン膜パターン２０６の幅
（＝ゲート電極長）は、０．２５μｍ程度である。その
後、上記第１の実施例と同様の方法により、膜厚６０ｎ
ｍ程度の絶縁膜からなる絶縁膜スペーサ２０７が多結晶
シリコン膜パターン２０６の側面に残置形成される〔図
３（ａ）〕。
ぞれの所定の領域に、８００ｋｅＶ，１×１０13ｃｍ-2
の燐のイオン注入および１２５ｋｅＶ，２×１０12ｃｍ
-2の燐のイオン注入と、３００ｋｅＶ，２×１０13ｃｍ
-2のＢＦ2 のイオン注入および１００ｋｅＶ，５×１０
12ｃｍ-2のＢＦ2 のイオン注入とが行なわれ、９５０
℃，１時間の熱処理が行なわれてＮウェル２０２とＰウ
ェル２０３とが形成される。Ｎウェル２０２およびＰウ
ェル２０３を含めたＰ型シリコン基板２０１表面の素子
分離領域には膜厚３００ｎｍ程度のフィールド酸化膜２
０４が形成され、素子形成領域には膜厚７〜１０ｎｍ程
度のゲート酸化膜２０５が形成される。全面に膜厚１５
０ｎｍ程度のノンドープの多結晶シリコン膜（図示せ
ず）が形成される。なお、Ｐ+ 型拡散層の形成時にボロ
ンがゲート酸化膜２０５を突き抜けないようにするため
には、この多結晶シリコン膜の膜厚は１２０ｎｍより厚
いことが好ましい。この多結晶シリコン膜がパターニン
グされ、ＮチャネルＭＯＳトランジスタおよびＰチャネ
ルＭＯＳトランジスタのゲート電極が形成される領域
に、それぞれ多結晶シリコン膜パターン２０６が形成さ
れる。これらの多結晶シリコン膜パターン２０６の幅
（＝ゲート電極長）は、０．２５μｍ程度である。その
後、上記第１の実施例と同様の方法により、膜厚６０ｎ
ｍ程度の絶縁膜からなる絶縁膜スペーサ２０７が多結晶
シリコン膜パターン２０６の側面に残置形成される〔図
３（ａ）〕。
【００３４】次に、絶縁膜スペーサ２０７を形成するた
めのエッチバックにより露出された多結晶シリコン膜パ
ターン２０６上面，Ｎウェル１０２およびＰウェル２０
３表面に、熱酸化により２０ｎｍ前後の膜厚の酸化シリ
コン膜（図示せず）が形成される。上記第１の実施例と
同様に、少くともＰチャネルＭＯＳトランジスタ形成領
域がフォトレジスト膜等（図示せず）で覆われた後、５
０ｋｅＶ，３×１０15ｃｍ-2のＡｓのイオン注入が行な
われ、９００℃，２０分間の熱処理が施される。同様
に、上記フォトレジスト膜等が除去された後、少くとも
ＮチャネルＭＯＳトランジスタ形成領域が別のフォトレ
ジスト膜等（図示せず）で覆われる。２０ｋｅＶ，３×
１０15ｃｍ-2のＢＦ2 のイオン注入が行なわれ、１００
０℃，１０秒間のＲＴＡが施される。これら一連のイオ
ン注入と熱処理とにより、Ｎ+ 型拡散層２０８およびＰ
+ 型拡散層２０９が形成され、ＮチャネルＭＯＳトラン
ジスタのゲート電極形成領域に設けられたノンドープの
多結晶シリコン膜パターン２０６がＮ+ 型の多結晶シリ
コン膜パターン２０６ａに変換され、ＰチャネルＭＯＳ
トランジスタのゲート電極形成領域に設けられたノンド
ープの多結晶シリコン膜パターン２０６がＰ+ 型の多結
晶シリコン膜パターン２０６ｂに変換される〔図３
（ｂ）〕。Ｎ+ 型拡散層２０８およびＰ+ 型拡散層２０
９の接合の深さは、それぞれ０．１５μｍ程度である。
めのエッチバックにより露出された多結晶シリコン膜パ
ターン２０６上面，Ｎウェル１０２およびＰウェル２０
３表面に、熱酸化により２０ｎｍ前後の膜厚の酸化シリ
コン膜（図示せず）が形成される。上記第１の実施例と
同様に、少くともＰチャネルＭＯＳトランジスタ形成領
域がフォトレジスト膜等（図示せず）で覆われた後、５
０ｋｅＶ，３×１０15ｃｍ-2のＡｓのイオン注入が行な
われ、９００℃，２０分間の熱処理が施される。同様
に、上記フォトレジスト膜等が除去された後、少くとも
ＮチャネルＭＯＳトランジスタ形成領域が別のフォトレ
ジスト膜等（図示せず）で覆われる。２０ｋｅＶ，３×
１０15ｃｍ-2のＢＦ2 のイオン注入が行なわれ、１００
０℃，１０秒間のＲＴＡが施される。これら一連のイオ
ン注入と熱処理とにより、Ｎ+ 型拡散層２０８およびＰ
+ 型拡散層２０９が形成され、ＮチャネルＭＯＳトラン
ジスタのゲート電極形成領域に設けられたノンドープの
多結晶シリコン膜パターン２０６がＮ+ 型の多結晶シリ
コン膜パターン２０６ａに変換され、ＰチャネルＭＯＳ
トランジスタのゲート電極形成領域に設けられたノンド
ープの多結晶シリコン膜パターン２０６がＰ+ 型の多結
晶シリコン膜パターン２０６ｂに変換される〔図３
（ｂ）〕。Ｎ+ 型拡散層２０８およびＰ+ 型拡散層２０
９の接合の深さは、それぞれ０．１５μｍ程度である。
【００３５】上記熱酸化による膜厚２０ｎｍ程度の酸化
シリコン膜が稀弗酸系のウェット・エッチングにより除
去された後、上記Ｐ型シリコン基板２０１は、上記第１
の実施例と同様に、ＥＣＲ−ＰＥＣＶＤ装置の反応室内
に挿入される。
シリコン膜が稀弗酸系のウェット・エッチングにより除
去された後、上記Ｐ型シリコン基板２０１は、上記第１
の実施例と同様に、ＥＣＲ−ＰＥＣＶＤ装置の反応室内
に挿入される。
【００３６】ＥＣＲ−ＰＥＣＶＤ装置の反応室内におい
て、まず、上記第１の実施例と同様に、０．３Ｐａ程度
の圧力下でＰ型シリコン基板２０１が６００℃程度に加
熱され、ＡｒガスおよびＨ2 ガスがそれぞれ５０ｓｃｃ
ｍの流量で流され、２．８ｋＷのマイクロ波パワーによ
り水素プラズマが発生される。このときＰ型シリコン基
板には２００ＷのＲＦパワーが印加される。これによ
り、多結晶シリコン膜パターン２０６ａ，２０６ｂの上
面と、Ｎ+ 型拡散層２０８およびＰ+ 型拡散層２０９の
表面とに形成されていた自然酸化膜が除去される。
て、まず、上記第１の実施例と同様に、０．３Ｐａ程度
の圧力下でＰ型シリコン基板２０１が６００℃程度に加
熱され、ＡｒガスおよびＨ2 ガスがそれぞれ５０ｓｃｃ
ｍの流量で流され、２．８ｋＷのマイクロ波パワーによ
り水素プラズマが発生される。このときＰ型シリコン基
板には２００ＷのＲＦパワーが印加される。これによ
り、多結晶シリコン膜パターン２０６ａ，２０６ｂの上
面と、Ｎ+ 型拡散層２０８およびＰ+ 型拡散層２０９の
表面とに形成されていた自然酸化膜が除去される。
【００３７】なお、本実施例も上記第１の実施例と同様
に、ＥＣＲ−ＰＥＣＶＤ装置による自然酸化膜の除去条
件は、上記条件に限定されるものではない。この条件と
しては、以下の範囲であればよい。圧力は０．０１〜
０．７Ｐａ，Ｐ型シリコン基板１０１の加熱温度は５０
０〜７００℃，マイクロ波パワーは１．０〜３．０ｋ
Ｗ，ＲＦパワーは１００〜３００Ｗ，Ｈ2 ガスの流量は
２０〜１００ｓｃｃｍ，Ａｒガスの流量は０〜１００ｓ
ｃｃｍである。
に、ＥＣＲ−ＰＥＣＶＤ装置による自然酸化膜の除去条
件は、上記条件に限定されるものではない。この条件と
しては、以下の範囲であればよい。圧力は０．０１〜
０．７Ｐａ，Ｐ型シリコン基板１０１の加熱温度は５０
０〜７００℃，マイクロ波パワーは１．０〜３．０ｋ
Ｗ，ＲＦパワーは１００〜３００Ｗ，Ｈ2 ガスの流量は
２０〜１００ｓｃｃｍ，Ａｒガスの流量は０〜１００ｓ
ｃｃｍである。
【００３８】続いて、圧力，Ｐ型シリコン基板２０１の
加熱温度，マイクロ波パワーおよびＲＦパワーが上記条
件のもとに、ＴｉＣｌ4 ガス，Ｈ2 ガス，窒素（Ｎ2 ）
ガスおよびＡｒガスがそれぞれ１０ｓｃｃｍ，５０ｓｃ
ｃｍ，１ｓｃｃｍおよび４３ｓｃｃｍの流量でＥＣＲ−
ＰＥＣＶＤ装置の反応室内に流される。反応時間は２分
間である。多結晶シリコン膜パターン２０６ａ，２０６
ｂの上面およびＮ+ 型拡散層２０８並びにＰ+ 型拡散層
２０９の表面には、それぞれ選択的に膜厚１９ｎｍ程度
のチタン・シリサイド膜２１１ａおよび膜厚１９ｎｍ程
度のチタン・シリサイド膜２１１ｂが形成される。一
方、フィールド酸化膜２０４および絶縁膜スペーサ２０
７の表面には、膜厚３０ｎｍ程度の窒化チタン膜２１３
が形成される。なお、チタン・シリサイド膜２１１ａ，
２１１ｂの表面は、膜厚１ｎｍ程度の窒化チタン膜２１
３により覆われている。チタン・シリサイド膜２１１
ａ，２１１ｂの結晶構造は、Ｃ５４である〔図３
（ｃ），図４，図５〕。なお、チタン・シリサイド膜２
１１ａ，２１１ｂ表面に形成されている窒化チタン膜２
１３の存在は、（膜厚があまりにも薄いことから）Ｘ線
回折のみからでは特定しにくいが、Ｘ線光電子分光分析
（ＸＰＳ，ＥＳＣＡ）の結果から特定される。
加熱温度，マイクロ波パワーおよびＲＦパワーが上記条
件のもとに、ＴｉＣｌ4 ガス，Ｈ2 ガス，窒素（Ｎ2 ）
ガスおよびＡｒガスがそれぞれ１０ｓｃｃｍ，５０ｓｃ
ｃｍ，１ｓｃｃｍおよび４３ｓｃｃｍの流量でＥＣＲ−
ＰＥＣＶＤ装置の反応室内に流される。反応時間は２分
間である。多結晶シリコン膜パターン２０６ａ，２０６
ｂの上面およびＮ+ 型拡散層２０８並びにＰ+ 型拡散層
２０９の表面には、それぞれ選択的に膜厚１９ｎｍ程度
のチタン・シリサイド膜２１１ａおよび膜厚１９ｎｍ程
度のチタン・シリサイド膜２１１ｂが形成される。一
方、フィールド酸化膜２０４および絶縁膜スペーサ２０
７の表面には、膜厚３０ｎｍ程度の窒化チタン膜２１３
が形成される。なお、チタン・シリサイド膜２１１ａ，
２１１ｂの表面は、膜厚１ｎｍ程度の窒化チタン膜２１
３により覆われている。チタン・シリサイド膜２１１
ａ，２１１ｂの結晶構造は、Ｃ５４である〔図３
（ｃ），図４，図５〕。なお、チタン・シリサイド膜２
１１ａ，２１１ｂ表面に形成されている窒化チタン膜２
１３の存在は、（膜厚があまりにも薄いことから）Ｘ線
回折のみからでは特定しにくいが、Ｘ線光電子分光分析
（ＸＰＳ，ＥＳＣＡ）の結果から特定される。
【００３９】なお、ＥＣＲ−ＰＥＣＶＤ装置によるチタ
ン・シリサイド膜２１１ａ，２１１ｂの形成条件も、上
記条件に限定されるものではない。この条件としては、
以下の範囲であればよい。圧力は０．０１〜０．７Ｐ
ａ，Ｐ型シリコン基板１０１の加熱温度は５００〜７０
０℃，マイクロ波パワーは１．０〜３．０ｋＷ，ＲＦパ
ワーは０〜５００Ｗ，ＴｉＣｌ4 ガスの流量は５〜２０
ｓｃｃｍ，Ｈ2 ガスの流量は２０〜１００ｓｃｃｍ，Ｎ
2 ガスの流量は１〜５ｓｃｃｍ，Ａｒガスの流量は０〜
１００ｓｃｃｍである。
ン・シリサイド膜２１１ａ，２１１ｂの形成条件も、上
記条件に限定されるものではない。この条件としては、
以下の範囲であればよい。圧力は０．０１〜０．７Ｐ
ａ，Ｐ型シリコン基板１０１の加熱温度は５００〜７０
０℃，マイクロ波パワーは１．０〜３．０ｋＷ，ＲＦパ
ワーは０〜５００Ｗ，ＴｉＣｌ4 ガスの流量は５〜２０
ｓｃｃｍ，Ｈ2 ガスの流量は２０〜１００ｓｃｃｍ，Ｎ
2 ガスの流量は１〜５ｓｃｃｍ，Ａｒガスの流量は０〜
１００ｓｃｃｍである。
【００４０】次に、窒化チタン膜２１３が、ＮＨ4 Ｏ
Ｈ，Ｈ2 Ｏ2 およびＨ2 Ｏの混合液等により選択的にエ
ッチング除去される。これにより、多結晶シリコン膜パ
ターン２０６ａおよびチタン・シリサイド膜２１１ａか
らなるゲート電極２２６ａと、多結晶シリコン膜パター
ン２０６ｂおよびチタン・シリサイド膜２１１ａからな
るゲート電極２２６ｂと、Ｎ+ 型拡散層２０８およびチ
タン・シリサイド膜２１１ｂからなるＮ+ 型ソース・ド
レイン領域２２８と、Ｐ+ 型拡散層２０９およびチタン
・シリサイド膜２１１ｂからなるＰ+ 型ソース・ドレイ
ン領域２２９とが形成され、本実施例によるサリサイド
構造を有するＣＭＯＳトランジスタが完成する〔図３
（ｄ）〕。
Ｈ，Ｈ2 Ｏ2 およびＨ2 Ｏの混合液等により選択的にエ
ッチング除去される。これにより、多結晶シリコン膜パ
ターン２０６ａおよびチタン・シリサイド膜２１１ａか
らなるゲート電極２２６ａと、多結晶シリコン膜パター
ン２０６ｂおよびチタン・シリサイド膜２１１ａからな
るゲート電極２２６ｂと、Ｎ+ 型拡散層２０８およびチ
タン・シリサイド膜２１１ｂからなるＮ+ 型ソース・ド
レイン領域２２８と、Ｐ+ 型拡散層２０９およびチタン
・シリサイド膜２１１ｂからなるＰ+ 型ソース・ドレイ
ン領域２２９とが形成され、本実施例によるサリサイド
構造を有するＣＭＯＳトランジスタが完成する〔図３
（ｄ）〕。
【００４１】上記第２の実施例は、上記第１の実施例の
有する効果を有する。さらに、本実施例では、チタン・
シリサイド膜が拡散層等のシリコン結晶表面で選択成長
すると同時に、窒化チタン膜が絶縁膜スペーサ等の絶縁
膜表面で成長を開始することからも、ブリッジング現象
の抑止が可能になる。
有する効果を有する。さらに、本実施例では、チタン・
シリサイド膜が拡散層等のシリコン結晶表面で選択成長
すると同時に、窒化チタン膜が絶縁膜スペーサ等の絶縁
膜表面で成長を開始することからも、ブリッジング現象
の抑止が可能になる。
【００４２】なお、上記第２の実施例はＰチャネルＭＯ
ＳトランジスタがＰ+ 型多結晶シリコン膜とチタン・シ
リサイド膜とのポリサイド・ゲート電極からなっている
が、これがＮ+ 型多結晶シリコン膜とチタン・シリサイ
ド膜とのポリサイド・ゲート電極からなる場合にも適用
できる。また、上記第１の実施例においては、ＥＣＲ−
ＰＥＣＶＤ装置でのチタン・シリサイド膜の形成にはＮ
2 ガスが含まれていなかったが、Ｎ2 ガスを含めてもな
んら支障はない。さらになお、本実施例も上記第１の実
施例と同様に、自然酸化膜の除去並びにチタン・シリサ
イド膜の選択成長に、ヘリコン波によるＰＥＣＶＤ装置
を用いることが可能である。
ＳトランジスタがＰ+ 型多結晶シリコン膜とチタン・シ
リサイド膜とのポリサイド・ゲート電極からなっている
が、これがＮ+ 型多結晶シリコン膜とチタン・シリサイ
ド膜とのポリサイド・ゲート電極からなる場合にも適用
できる。また、上記第１の実施例においては、ＥＣＲ−
ＰＥＣＶＤ装置でのチタン・シリサイド膜の形成にはＮ
2 ガスが含まれていなかったが、Ｎ2 ガスを含めてもな
んら支障はない。さらになお、本実施例も上記第１の実
施例と同様に、自然酸化膜の除去並びにチタン・シリサ
イド膜の選択成長に、ヘリコン波によるＰＥＣＶＤ装置
を用いることが可能である。
【００４３】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によると、サリサイド構造を有するＣＭＯＳ
トランジスタのチタン・シリサイド膜の形成の際して、
製造工程を長くすることなく、ブリッジング現象，凝集
現象を抑制することが可能になる。さらに、このような
構造を有するＣＭＯＳトランジスタを微細化することが
容易になる。
の製造方法によると、サリサイド構造を有するＣＭＯＳ
トランジスタのチタン・シリサイド膜の形成の際して、
製造工程を長くすることなく、ブリッジング現象，凝集
現象を抑制することが可能になる。さらに、このような
構造を有するＣＭＯＳトランジスタを微細化することが
容易になる。
【図１】本発明の第１の実施例の製造工程の断面模式図
である。
である。
【図２】上記第１の実施例を説明するための図であり、
チタン・シリサイド膜とチタン膜との反応時間に対する
成長膜厚の変化を示すグラフである。
チタン・シリサイド膜とチタン膜との反応時間に対する
成長膜厚の変化を示すグラフである。
【図３】本発明の第２の実施例の製造工程の断面模式図
である。
である。
【図４】上記第２の実施例を説明するための図であり、
チタン・シリサイド膜と窒化チタン膜との反応時間に対
する成長膜厚の変化を示すグラフである。
チタン・シリサイド膜と窒化チタン膜との反応時間に対
する成長膜厚の変化を示すグラフである。
【図５】上記第２の実施例を説明するための図であり、
Ｘ線回折によるチタン・シリサイド膜および窒化チタン
膜のスペクトル分布を示すグラフである。
Ｘ線回折によるチタン・シリサイド膜および窒化チタン
膜のスペクトル分布を示すグラフである。
【図６】従来のサリサイド構造を有するＣＭＯＳトラン
ジスタの製造工程の断面模式図である。
ジスタの製造工程の断面模式図である。
【図７】従来のサリサイド構造を有するＣＭＯＳトラン
ジスタの製造方法の問題点を説明するための製造工程の
拡大断面模式図である。
ジスタの製造方法の問題点を説明するための製造工程の
拡大断面模式図である。
１０１，２０１，３０１ Ｐ型シリコン基板 １０２，２０２，３０２ Ｎウェル １０４，２０４，３０４ フィールド酸化膜 １０５，２０５，３０５ ゲート酸化膜 １０６ａａ，１０６ａｂ，２０６，２０６ａ，２０６
ｂ，３０６ａａ，３０６ａｂ 多結晶シリコン膜パタ
ーン １０７，２０７，３０７ 絶縁膜スペーサ １０８，２０８，３０８ Ｎ+ 型拡散層 １０９，２０９，３０９ Ｐ+ 型拡散層 １１１ａ，１１１ｂ，２１１ａ，２１１ｂ，３２４ａ〜
３２４ｃ チタン・シリサイド膜 １１２，３２２，３２２ａ チタン膜 １２６ａａ，１２６ａｂ，２２６ａ，２２６ｂ，３２６
ａａ，３２６ａｂゲート電極 １２８，２２８，３２８ Ｎ+ 型ソース・ドレイン領
域 １２９，２２９，３２９ Ｐ+ 型ソース・ドレイン領
域 ２０３ Ｐウェル ２１３ 窒化チタン膜
ｂ，３０６ａａ，３０６ａｂ 多結晶シリコン膜パタ
ーン １０７，２０７，３０７ 絶縁膜スペーサ １０８，２０８，３０８ Ｎ+ 型拡散層 １０９，２０９，３０９ Ｐ+ 型拡散層 １１１ａ，１１１ｂ，２１１ａ，２１１ｂ，３２４ａ〜
３２４ｃ チタン・シリサイド膜 １１２，３２２，３２２ａ チタン膜 １２６ａａ，１２６ａｂ，２２６ａ，２２６ｂ，３２６
ａａ，３２６ａｂゲート電極 １２８，２２８，３２８ Ｎ+ 型ソース・ドレイン領
域 １２９，２２９，３２９ Ｐ+ 型ソース・ドレイン領
域 ２０３ Ｐウェル ２１３ 窒化チタン膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/092 H01L 21/8238 H01L 21/28 - 21/288 H01L 29/45
Claims (6)
- 【請求項１】 Ｎ型領域およびＰ型領域が設けられたシ
リコン基板の表面の素子分離領域にフィールド酸化膜を
形成し、該シリコン基板の表面の素子形成領域にゲート
酸化膜を形成し、該Ｎ型領域上およびＰ型領域上のゲー
ト電極形成予定領域にそれぞれＮ型の多結晶シリコン膜
パターンを形成し、該多結晶シリコン膜パターンの側面
に絶縁膜スペーサを形成する工程と、 前記フィールド酸化膜，前記多結晶シリコン膜パターン
および絶縁膜スペーサ等をマスクにしたイオン注入と熱
処理とにより、前記Ｎ型領域に少くともＰ型拡散層を形
成し，前記Ｐ型領域に少くともＮ型拡散層を形成する工
程と、 多結晶シリコン膜パターン，Ｐ型拡散層およびＮ型拡散
層の表面を覆う自然酸化膜を除去する工程と、 マイクロ波を用いた電子サイクロトロン共鳴によるプラ
ズマ励起気相成長装置もしくはヘリコン波によるプラズ
マ励起気相成長装置に少くとも４塩化チタンガスと水素
ガスとを導入し、０．０１〜０．７Ｐａの圧力の範囲の
もとに，５００〜７００℃の成長温度の範囲で、前記多
結晶シリコン膜パターン，Ｐ型拡散層およびＮ型拡散層
の表面に選択的にそれぞれＣ５４構造のチタン・シリサ
イド膜を形成し，少くとも前記フィールド酸化膜および
絶縁膜スペーサの表面にチタン膜もしくは窒化チタン膜
を形成する工程と、 前記チタン膜もしくは窒化チタン膜を選択的に除去する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記プラズマ励起気相成長装置に導入す
るガスに、窒素ガスが含まれていることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記自然酸化膜の除去が、前記プラズマ
励起気相成長装置に水素ガスを導入し，プラズマを発生
させて行なわれることを特徴とする請求項１あるいは請
求項２記載の半導体装置の製造方法。 - 【請求項４】 Ｎ型領域およびＰ型領域が設けられたシ
リコン基板の表面の素子分離領域にフィールド酸化膜を
形成し、該シリコン基板の表面の素子形成領域にゲート
酸化膜を形成し、該Ｎ型領域上およびＰ型領域上のゲー
ト電極形成予定領域にそれぞれノンドープの多結晶シリ
コン膜パターンを形成し、該多結晶シリコン膜パターン
の側面に絶縁膜スペーサを形成する工程と、 前記フィールド酸化膜，ノンドープの多結晶シリコン膜
パターンおよび絶縁膜スペーサ等をマスクにしたイオン
注入と熱処理とにより、前記Ｎ型領域に少くともＰ型拡
散層とを形成し，前記Ｐ型領域に少くともＮ型拡散層と
を形成し，該Ｎ型領域上の該ノンドープの多結晶シリコ
ン膜をＰ型の多結晶シリコン膜パターンに変換し，該Ｐ
型領域上の該ノンドープの多結晶シリコン膜をＮ型の多
結晶シリコン膜パターンに変換する工程と、 前記Ｐ型の多結晶シリコン膜パターン，Ｎ型の多結晶シ
リコン膜パターン，Ｐ型拡散層およびＮ型拡散層の表面
を覆う自然酸化膜を除去する工程と、 マイクロ波を用いた電子サイクロトロン共鳴によるプラ
ズマ励起気相成長装置もしくはヘリコン波によるプラズ
マ励起気相成長装置に少くとも４塩化チタンガスと水素
ガスとを導入し、０．０１〜０．７Ｐａの圧力の範囲の
もとに，５００〜７００℃の成長温度の範囲で、前記Ｐ
型の多結晶シリコン膜パターン，Ｎ型の多結晶シリコン
膜パターン，Ｐ型拡散層およびＮ型拡散層の表面に選択
的にそれぞれＣ５４構造のチタン・シリサイド膜を形成
し，少くとも前記フィールド酸化膜および絶縁膜スペー
サの表面にチタン膜もしくは窒化チタン膜を形成する工
程と、 前記チタン膜もしくは窒化チタン膜を選択的に除去する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項５】 前記プラズマ励起気相成長装置に導入す
るガスに、窒素ガスが含まれていることを特徴とする請
求項４記載の半導体装置の製造方法。 - 【請求項６】 前記自然酸化膜の除去が、前記プラズマ
励起気相成長装置に水素ガスを導入し，プラズマを発生
させて行なわれることを特徴とする請求項４あるいは請
求項５記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235154A JP2809113B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
| US08/533,162 US5950083A (en) | 1994-09-29 | 1995-09-25 | Method for fabricating CMOS transistor with self-aligned silicide (salicide) structure |
| KR1019950032322A KR0160365B1 (ko) | 1994-09-29 | 1995-09-28 | 자기 정합형 실리사이드(살리사이드) 구조의 cmos 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235154A JP2809113B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897294A JPH0897294A (ja) | 1996-04-12 |
| JP2809113B2 true JP2809113B2 (ja) | 1998-10-08 |
Family
ID=16981857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235154A Expired - Fee Related JP2809113B2 (ja) | 1994-09-29 | 1994-09-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5950083A (ja) |
| JP (1) | JP2809113B2 (ja) |
| KR (1) | KR0160365B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3393465B2 (ja) * | 1996-11-13 | 2003-04-07 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP3129232B2 (ja) * | 1997-05-08 | 2001-01-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3635875B2 (ja) * | 1997-06-25 | 2005-04-06 | 東京エレクトロン株式会社 | 成膜方法及び膜積層構造 |
| US5856237A (en) * | 1997-10-20 | 1999-01-05 | Industrial Technology Research Institute | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer |
| US6004878A (en) * | 1998-02-12 | 1999-12-21 | National Semiconductor Corporation | Method for silicide stringer removal in the fabrication of semiconductor integrated circuits |
| US6547934B2 (en) | 1998-05-18 | 2003-04-15 | Applied Materials, Inc. | Reduction of metal oxide in a dual frequency etch chamber |
| US6297147B1 (en) | 1998-06-05 | 2001-10-02 | Applied Materials, Inc. | Plasma treatment for ex-situ contact fill |
| US6355571B1 (en) | 1998-11-17 | 2002-03-12 | Applied Materials, Inc. | Method and apparatus for reducing copper oxidation and contamination in a semiconductor device |
| US20010049181A1 (en) | 1998-11-17 | 2001-12-06 | Sudha Rathi | Plasma treatment for cooper oxide reduction |
| US7053002B2 (en) | 1998-12-04 | 2006-05-30 | Applied Materials, Inc | Plasma preclean with argon, helium, and hydrogen gases |
| US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
| JP2000332241A (ja) * | 1999-05-20 | 2000-11-30 | Nec Corp | 半導体装置の製造方法 |
| KR100407684B1 (ko) * | 2000-06-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| JP4821069B2 (ja) * | 2001-08-14 | 2011-11-24 | 東京エレクトロン株式会社 | 金属シリサイド膜の成膜方法 |
| KR100464651B1 (ko) * | 2002-05-16 | 2005-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20040018715A1 (en) * | 2002-07-25 | 2004-01-29 | Applied Materials, Inc. | Method of cleaning a surface of a material layer |
| JP4673290B2 (ja) * | 2003-02-14 | 2011-04-20 | アプライド マテリアルズ インコーポレイテッド | 水素含有ラジカルによる未変性酸化物の洗浄 |
| US7025924B2 (en) * | 2003-07-03 | 2006-04-11 | Lowance Philip D | Dual container system and method of manufacturing the same |
| US7005357B2 (en) * | 2004-01-12 | 2006-02-28 | Advanced Micro Devices, Inc. | Low stress sidewall spacer in integrated circuit technology |
| US7229911B2 (en) | 2004-04-19 | 2007-06-12 | Applied Materials, Inc. | Adhesion improvement for low k dielectrics to conductive materials |
| US8034281B2 (en) * | 2006-03-15 | 2011-10-11 | Lowance Philip D | Dual container system |
| US20100270262A1 (en) * | 2009-04-22 | 2010-10-28 | Applied Materials, Inc. | Etching low-k dielectric or removing resist with a filtered ionized gas |
| JP2013201225A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| US9478660B2 (en) * | 2015-01-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection layer on fin of fin field effect transistor (FinFET) device structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2214708A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of manufacturing a semiconductor device |
| JP3189056B2 (ja) * | 1991-09-05 | 2001-07-16 | 富士通株式会社 | 半導体基板の前処理方法とその機能を具備する装置 |
| DE69216747T2 (de) * | 1991-10-07 | 1997-07-31 | Sumitomo Metal Ind | Verfahren zur Bildung eines dünnen Films |
| JP3221025B2 (ja) * | 1991-12-19 | 2001-10-22 | ソニー株式会社 | プラズマプロセス装置 |
| JP3211346B2 (ja) * | 1992-02-29 | 2001-09-25 | ソニー株式会社 | 半導体装置におけるバリアメタル層の形成方法 |
| JPH0697111A (ja) * | 1992-09-11 | 1994-04-08 | Sony Corp | バリアメタルの形成方法 |
| JPH06224380A (ja) * | 1993-01-28 | 1994-08-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
-
1994
- 1994-09-29 JP JP6235154A patent/JP2809113B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-25 US US08/533,162 patent/US5950083A/en not_active Expired - Fee Related
- 1995-09-28 KR KR1019950032322A patent/KR0160365B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897294A (ja) | 1996-04-12 |
| US5950083A (en) | 1999-09-07 |
| KR0160365B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809113B2 (ja) | 半導体装置の製造方法 | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US5766998A (en) | Method for fabricating narrow channel field effect transistors having titanium shallow junctions | |
| JP3977013B2 (ja) | 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス | |
| US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
| US5585295A (en) | Method for forming inverse-T gate lightly-doped drain (ITLDD) device | |
| US7235153B2 (en) | System for removal of a spacer | |
| JP2000077658A (ja) | 半導体装置の製造方法 | |
| US5468665A (en) | Process for making a semiconductor MOS transistor employing a temporary spacer | |
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| US5604138A (en) | Process for making a semiconductor MOS transistor | |
| JP2001156059A (ja) | 絶縁膜の形成方法および半導体装置の製造方法 | |
| US5840611A (en) | Process for making a semiconductor MOS transistor | |
| US20030113988A1 (en) | Method for manufacturing semiconductor device | |
| US5631178A (en) | Method for forming a stable semiconductor device having an arsenic doped ROM portion | |
| JPH10144625A (ja) | 半導体装置の製造方法 | |
| JPH0917998A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2002518827A (ja) | Ｍｏｓトランジスタを含む半導体デバイスの製造方法 | |
| JP3518059B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| KR100499755B1 (ko) | Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JP2827962B2 (ja) | 半導体装置の製造方法 | |
| KR100433054B1 (ko) | 반도체소자의 제조방법 | |
| US6242295B1 (en) | Method of fabricating a shallow doped region for a shallow junction transistor | |
| JP3419956B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| LAPS | Cancellation because of no payment of annual fees |