JP3211346B2 - 半導体装置におけるバリアメタル層の形成方法 - Google Patents
半導体装置におけるバリアメタル層の形成方法Info
- Publication number
- JP3211346B2 JP3211346B2 JP07814792A JP7814792A JP3211346B2 JP 3211346 B2 JP3211346 B2 JP 3211346B2 JP 07814792 A JP07814792 A JP 07814792A JP 7814792 A JP7814792 A JP 7814792A JP 3211346 B2 JP3211346 B2 JP 3211346B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- forming
- barrier metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるメ
タル配線のためのバリアメタル層の形成方法に関する。
タル配線のためのバリアメタル層の形成方法に関する。
【０００２】
【従来の技術】半導体装置の配線層の形成においては、
２種類の異なる層相互の反応を抑制するために、あるい
はこれらの層の間の密着性を向上させるために、バリア
メタル層がこれらの層の間に設けられている。例えば、
タングステン等の配線材料が埋め込まれたコンタクトホ
ールあるいはビヤホール（以下、接続孔ともいう）の形
成のために、所謂ブランケットＣＶＤ法が用いられる。
この方法は、半導体基板あるいは下層配線層上に形成さ
れた例えばＳｉＯ2から成る層間絶縁層に開口部を形成
した後、層間絶縁層上及び開口部内にＣＶＤ法でタング
ステンを堆積させ、次いで、層間絶縁層上のタングステ
ンをエッチバックする方法である。
２種類の異なる層相互の反応を抑制するために、あるい
はこれらの層の間の密着性を向上させるために、バリア
メタル層がこれらの層の間に設けられている。例えば、
タングステン等の配線材料が埋め込まれたコンタクトホ
ールあるいはビヤホール（以下、接続孔ともいう）の形
成のために、所謂ブランケットＣＶＤ法が用いられる。
この方法は、半導体基板あるいは下層配線層上に形成さ
れた例えばＳｉＯ2から成る層間絶縁層に開口部を形成
した後、層間絶縁層上及び開口部内にＣＶＤ法でタング
ステンを堆積させ、次いで、層間絶縁層上のタングステ
ンをエッチバックする方法である。
【０００３】タングステン層は、下地であるシリコン基
板との密着性が余り良くないため、窒化チタン（Ｔｉ
Ｎ）等から成るバリアメタル層をタングステン層とシリ
コン基板との間に形成する必要がある。また、薄膜トラ
ンジスタ（ＴＦＴ）の形成時のアニール工程やＢＰＳＧ
等から成る層間絶縁層のリフロー処理工程において、半
導体装置に熱処理を施す。シリコン基板とタングステン
等の配線材料とがこの熱処理工程で反応して接合を破壊
する等の現象を防ぐためにも、バリアメタル層の形成は
不可欠である。
板との密着性が余り良くないため、窒化チタン（Ｔｉ
Ｎ）等から成るバリアメタル層をタングステン層とシリ
コン基板との間に形成する必要がある。また、薄膜トラ
ンジスタ（ＴＦＴ）の形成時のアニール工程やＢＰＳＧ
等から成る層間絶縁層のリフロー処理工程において、半
導体装置に熱処理を施す。シリコン基板とタングステン
等の配線材料とがこの熱処理工程で反応して接合を破壊
する等の現象を防ぐためにも、バリアメタル層の形成は
不可欠である。
【０００４】現在、スパッタ法によってバリアメタル層
を形成する方法しか実用化されていない。ところが、ス
パッタ法で形成された膜はステップカバレッジが悪い。
次世代以降のＵＬＳＩプロセス技術においては、０．３
５μｍルール以下の接続孔を形成することが要求され
る。しかるに、層間絶縁層に形成されたアスペクト比が
大きい開口部内に、スパッタ法でバリアメタル層をカバ
レッジ良く形成することは極めて困難である。例えばア
スペクト比が２の場合、層間絶縁層上に形成された膜の
厚さに対して、開口部の底部に形成された膜の厚さは１
０％前後しかない。スパッタ法にて形成されたＴｉＮか
ら成るバリアメタル層では、前述した、シリコン基板と
タングステン等の配線材料とが熱処理工程で反応して接
合を破壊する等の現象を防ぐことが困難である。従っ
て、スパッタ法に代わる技術としてカバレッジの良いＣ
ＶＤ法を用いて、ＴｉＮから成るバリアメタル層の形成
方法が開発されている。
を形成する方法しか実用化されていない。ところが、ス
パッタ法で形成された膜はステップカバレッジが悪い。
次世代以降のＵＬＳＩプロセス技術においては、０．３
５μｍルール以下の接続孔を形成することが要求され
る。しかるに、層間絶縁層に形成されたアスペクト比が
大きい開口部内に、スパッタ法でバリアメタル層をカバ
レッジ良く形成することは極めて困難である。例えばア
スペクト比が２の場合、層間絶縁層上に形成された膜の
厚さに対して、開口部の底部に形成された膜の厚さは１
０％前後しかない。スパッタ法にて形成されたＴｉＮか
ら成るバリアメタル層では、前述した、シリコン基板と
タングステン等の配線材料とが熱処理工程で反応して接
合を破壊する等の現象を防ぐことが困難である。従っ
て、スパッタ法に代わる技術としてカバレッジの良いＣ
ＶＤ法を用いて、ＴｉＮから成るバリアメタル層の形成
方法が開発されている。
【０００５】
【発明が解決しようとする課題】ＴｉＣｌ4ガスとＮＨ3
ガスとを原料ガスとして使用し、熱ＣＶＤ法でＴｉＮ層
から成るバリアメタル層を形成する技術が、例えば、文
献、「Contact Plug Formed with Chemical-Vapour-Dep
osited TiN」、K. Mon, et al., Extended Abstracts O
f the 1991 International Conference on Splid State
Devices and Materials, Yokohama, 1991, pp 210-21
2、から公知である。しかしながら、熱ＣＶＤ法を用い
た場合、原料ガスであるＴｉＣｌ4が下地であるシリコ
ン基板のＳｉと反応し、シリコン基板を浸食するという
問題がある。これは、ＴｉＮの堆積温度が高いことに起
因し、熱ＣＶＤ法に固有の問題である。シリコン基板が
浸食されると接合リークが増大し、完成した半導体装置
の特性が不良になる。
ガスとを原料ガスとして使用し、熱ＣＶＤ法でＴｉＮ層
から成るバリアメタル層を形成する技術が、例えば、文
献、「Contact Plug Formed with Chemical-Vapour-Dep
osited TiN」、K. Mon, et al., Extended Abstracts O
f the 1991 International Conference on Splid State
Devices and Materials, Yokohama, 1991, pp 210-21
2、から公知である。しかしながら、熱ＣＶＤ法を用い
た場合、原料ガスであるＴｉＣｌ4が下地であるシリコ
ン基板のＳｉと反応し、シリコン基板を浸食するという
問題がある。これは、ＴｉＮの堆積温度が高いことに起
因し、熱ＣＶＤ法に固有の問題である。シリコン基板が
浸食されると接合リークが増大し、完成した半導体装置
の特性が不良になる。
【０００６】ＴｉＣｌ4のシリコン基板への浸食を防止
する目的で、ＴｉＮ層の形成に先立ち、ＴｉＣｌ4ガス
とＳｉＨ4ガスとを原料ガスとして使用し、熱ＣＶＤ法
でＴｉＳｉX層を形成する技術も知られている。しかし
ながら、開口部の底部にＳｉＯ2膜等の自然酸化膜が存
在する場合、ＴｉＣｌ4とＳｉＨ4との反応が自然酸化膜
によって阻害されるため、このような方法で得られたＴ
ｉＳｉXをシリサイド化して得られたチタンシリサイド
（ＴｉＳｉ2）層とシリコン基板とのコンタクト抵抗値
にばらつきが生じるという問題がある。
する目的で、ＴｉＮ層の形成に先立ち、ＴｉＣｌ4ガス
とＳｉＨ4ガスとを原料ガスとして使用し、熱ＣＶＤ法
でＴｉＳｉX層を形成する技術も知られている。しかし
ながら、開口部の底部にＳｉＯ2膜等の自然酸化膜が存
在する場合、ＴｉＣｌ4とＳｉＨ4との反応が自然酸化膜
によって阻害されるため、このような方法で得られたＴ
ｉＳｉXをシリサイド化して得られたチタンシリサイド
（ＴｉＳｉ2）層とシリコン基板とのコンタクト抵抗値
にばらつきが生じるという問題がある。
【０００７】一方、ＣＶＤ法で形成したＴｉＮ膜は耐熱
性がせいぜい６００°Ｃまでしかない（例えば、第５２
回応用物理学会 予講集１０ａ−Ｄ−３、「ＥＣＲ プ
ラズマＣＶＤによるＴＩＮ成膜（ＩＩ）」参照）。その
ため、このようなＴｉＮ膜は、ＴＦＴ形成時のアニール
工程や層間絶縁層のリフロー処理工程等における８００
°Ｃ以上の高温の熱処理に耐えられず、接続孔内に形成
されたタングステン等の配線材料と下地であるシリコン
基板のＳｉとが反応し、接合が破壊されるという問題が
ある。そこで、高温の熱処理により一層耐え得るＣＶＤ
法で形成されたＴｉＮ層が要求されている。
性がせいぜい６００°Ｃまでしかない（例えば、第５２
回応用物理学会 予講集１０ａ−Ｄ−３、「ＥＣＲ プ
ラズマＣＶＤによるＴＩＮ成膜（ＩＩ）」参照）。その
ため、このようなＴｉＮ膜は、ＴＦＴ形成時のアニール
工程や層間絶縁層のリフロー処理工程等における８００
°Ｃ以上の高温の熱処理に耐えられず、接続孔内に形成
されたタングステン等の配線材料と下地であるシリコン
基板のＳｉとが反応し、接合が破壊されるという問題が
ある。そこで、高温の熱処理により一層耐え得るＣＶＤ
法で形成されたＴｉＮ層が要求されている。
【０００８】従って、本発明の第１の目的は、半導体装
置におけるメタル配線のためのバリアメタル層の形成
時、バリアメタル層を形成するための原料が下地を浸食
することを防止でき、しかもバリアメタル層と下地との
間のコンタクト抵抗値が、バリアメタル層と下地との間
に存在する自然酸化膜によって影響を受け難いような、
半導体装置におけるメタル配線のためのバリアメタル層
の形成方法を提供することにある。
置におけるメタル配線のためのバリアメタル層の形成
時、バリアメタル層を形成するための原料が下地を浸食
することを防止でき、しかもバリアメタル層と下地との
間のコンタクト抵抗値が、バリアメタル層と下地との間
に存在する自然酸化膜によって影響を受け難いような、
半導体装置におけるメタル配線のためのバリアメタル層
の形成方法を提供することにある。
【０００９】また、本発明の第２の目的は、半導体装置
におけるメタル配線のための、高耐熱性を有するバリア
メタル層の形成方法を提供することにある。
におけるメタル配線のための、高耐熱性を有するバリア
メタル層の形成方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の第１の目的は、本
発明の第１の態様により、（イ）下地上に形成された絶
縁層に開口部を設けた後、該絶縁層上及び開口部内にＴ
ｉＳｉX層（但し、０＜Ｘ＜２）をＣＶＤ法で形成する
工程と、（ロ）該ＴｉＳｉX層上にチタン層を電子サイ
クロトロン共鳴ＣＶＤ法（以下、ＥＣＲ ＣＶＤ法とい
う）で形成する工程と、（ハ）該チタン層上にＴｉＯＮ
層又は窒化チタン層をＣＶＤ法で形成する工程、から成
ることを特徴とするバリアメタル層の形成方法によって
達成することができる。
発明の第１の態様により、（イ）下地上に形成された絶
縁層に開口部を設けた後、該絶縁層上及び開口部内にＴ
ｉＳｉX層（但し、０＜Ｘ＜２）をＣＶＤ法で形成する
工程と、（ロ）該ＴｉＳｉX層上にチタン層を電子サイ
クロトロン共鳴ＣＶＤ法（以下、ＥＣＲ ＣＶＤ法とい
う）で形成する工程と、（ハ）該チタン層上にＴｉＯＮ
層又は窒化チタン層をＣＶＤ法で形成する工程、から成
ることを特徴とするバリアメタル層の形成方法によって
達成することができる。
【００１１】下地とは、シリコン基板、半導体素子が形
成されたシリコン基板、各種シリコンを含有する膜や層
等、半導体装置においてメタル配線をその上に形成すべ
き、Ｓｉを含有する下地の全てを指す。
成されたシリコン基板、各種シリコンを含有する膜や層
等、半導体装置においてメタル配線をその上に形成すべ
き、Ｓｉを含有する下地の全てを指す。
【００１２】この第１の態様において、好ましい実施態
様によれば、ＴｉＯＮ層又は窒化チタン層の上に、ＥＣ
Ｒ ＣＶＤ法で更に第２のチタン層を形成し、該第２の
チタン層を窒化処理する。窒化処理は、ＮＨ3雰囲気中
で、７００乃至９００゜Ｃの温度に１０乃至４０秒間、
半導体装置を曝すことから成ることが望ましい。
様によれば、ＴｉＯＮ層又は窒化チタン層の上に、ＥＣ
Ｒ ＣＶＤ法で更に第２のチタン層を形成し、該第２の
チタン層を窒化処理する。窒化処理は、ＮＨ3雰囲気中
で、７００乃至９００゜Ｃの温度に１０乃至４０秒間、
半導体装置を曝すことから成ることが望ましい。
【００１３】この第１の態様において、ＴｉＳｉX層、
及びＴｉＯＮ層又は窒化チタン層は、ＥＣＲ ＣＶＤ
法、熱ＣＶＤ法、プラズマＣＶＤ法で形成することがで
きるが、中でもＥＣＲ ＣＶＤ法で形成することが、工
程の簡素化の見地から望ましい。
及びＴｉＯＮ層又は窒化チタン層は、ＥＣＲ ＣＶＤ
法、熱ＣＶＤ法、プラズマＣＶＤ法で形成することがで
きるが、中でもＥＣＲ ＣＶＤ法で形成することが、工
程の簡素化の見地から望ましい。
【００１４】上記の第２の目的は、本発明の第２の態様
により、（イ）下地上に形成された絶縁層に開口部を設
けた後、該絶縁層上及び開口部内に第１のチタン層をＥ
ＣＲＣＶＤ法で形成する工程と、（ロ）該第１のチタン
層上に窒化チタン層又はＴｉＯＮ層をＣＶＤ法で形成す
る工程と、（ハ）該窒化チタン層又はＴｉＯＮ層上に、
第２のチタン層をＥＣＲ ＣＶＤ法で形成し、続いて、
該第２のチタン層を窒化処理する工程、から成ることを
特徴とするバリアメタル層の形成方法によって達成する
ことができる。
により、（イ）下地上に形成された絶縁層に開口部を設
けた後、該絶縁層上及び開口部内に第１のチタン層をＥ
ＣＲＣＶＤ法で形成する工程と、（ロ）該第１のチタン
層上に窒化チタン層又はＴｉＯＮ層をＣＶＤ法で形成す
る工程と、（ハ）該窒化チタン層又はＴｉＯＮ層上に、
第２のチタン層をＥＣＲ ＣＶＤ法で形成し、続いて、
該第２のチタン層を窒化処理する工程、から成ることを
特徴とするバリアメタル層の形成方法によって達成する
ことができる。
【００１５】窒化処理は、ＮＨ3雰囲気中で、７００乃
至９００゜Ｃの温度に１０乃至４０秒間、半導体装置を
曝すことから成ることが望ましい。
至９００゜Ｃの温度に１０乃至４０秒間、半導体装置を
曝すことから成ることが望ましい。
【００１６】この第２の態様において、及びＴｉＯＮ層
又は窒化チタン層は、ＥＣＲ ＣＶＤ法、熱ＣＶＤ法、
プラズマＣＶＤ法で形成することができるが、中でもＥ
ＣＲＣＶＤ法で形成することが、工程の簡素化の見地か
ら望ましい。
又は窒化チタン層は、ＥＣＲ ＣＶＤ法、熱ＣＶＤ法、
プラズマＣＶＤ法で形成することができるが、中でもＥ
ＣＲＣＶＤ法で形成することが、工程の簡素化の見地か
ら望ましい。
【００１７】また、下地とは、シリコン基板、半導体素
子が形成されたシリコン基板、各種シリコンを含有した
層あるいは膜等、半導体装置においてメタル配線をその
上に形成すべき、Ｓｉを含有する下地の全てを指す。
子が形成されたシリコン基板、各種シリコンを含有した
層あるいは膜等、半導体装置においてメタル配線をその
上に形成すべき、Ｓｉを含有する下地の全てを指す。
【００１８】
【作用】本発明の第１の態様によるバリアメタル層の形
成方法においては、各層はＣＶＤ法で形成されるので、
カバレッジに優れる。従って、例えば開口部の底部にお
ける膜厚を、スパッタ法と比較して５〜１０倍厚くする
ことができる。そのため、より優れたバリヤ性及び密着
性を有するバリアメタル層を得ることができる。
成方法においては、各層はＣＶＤ法で形成されるので、
カバレッジに優れる。従って、例えば開口部の底部にお
ける膜厚を、スパッタ法と比較して５〜１０倍厚くする
ことができる。そのため、より優れたバリヤ性及び密着
性を有するバリアメタル層を得ることができる。
【００１９】しかも、先ず、下地の上にＴｉＳｉX層を
形成するので、従来の方法におけるＴｉＮ層形成時、Ｔ
ｉＣｌ4とシリコン基板等の下地に含有されるＳｉとの
反応によって下地が浸食されるという問題を防止するこ
とができる。
形成するので、従来の方法におけるＴｉＮ層形成時、Ｔ
ｉＣｌ4とシリコン基板等の下地に含有されるＳｉとの
反応によって下地が浸食されるという問題を防止するこ
とができる。
【００２０】また、ＴｉＳｉX層上にチタン層を形成す
るが、このチタン層は、下地の表面に存在する自然酸化
膜中の酸素原子をゲッターする。即ち、このチタン層中
のチタンは、バリアメタル層形成後のアニール処理等に
よって下地方向に拡散し、下地の表面に存在する自然酸
化膜中の酸素原子と反応しつつシリサイド化される。こ
のため、下地の表面に存在する自然酸化膜の影響を抑制
することができ、コンタクト抵抗値のばらつきを低減す
ることができる。
るが、このチタン層は、下地の表面に存在する自然酸化
膜中の酸素原子をゲッターする。即ち、このチタン層中
のチタンは、バリアメタル層形成後のアニール処理等に
よって下地方向に拡散し、下地の表面に存在する自然酸
化膜中の酸素原子と反応しつつシリサイド化される。こ
のため、下地の表面に存在する自然酸化膜の影響を抑制
することができ、コンタクト抵抗値のばらつきを低減す
ることができる。
【００２１】この第１の態様における好ましい実施態様
によれば、ＴｉＯＮ層又は窒化チタン層の上に、ＥＣＲ
ＣＶＤ法で更に第２のチタン層を形成し、第２のチタ
ン層を酸化させることなく窒化処理して窒化チタン層を
形成する。このようにして形成された窒化チタン層は、
後述する理由により、従来のスパッタ法で形成された窒
化チタン層よりも膜質が優れ、バリヤ性が高く、高耐熱
性を有する。
によれば、ＴｉＯＮ層又は窒化チタン層の上に、ＥＣＲ
ＣＶＤ法で更に第２のチタン層を形成し、第２のチタ
ン層を酸化させることなく窒化処理して窒化チタン層を
形成する。このようにして形成された窒化チタン層は、
後述する理由により、従来のスパッタ法で形成された窒
化チタン層よりも膜質が優れ、バリヤ性が高く、高耐熱
性を有する。
【００２２】本発明の第２の態様によるバリアメタル層
の形成方法においても、各層はＣＶＤ法で形成されるの
で、カバレッジに優れる。しかも、ＴｉＯＮ層又は窒化
チタン層の上に、ＥＣＲ ＣＶＤ法で更に第２のチタン
層を形成し、第２のチタン層を酸化させることなく窒化
処理して窒化チタン層を形成する。ＥＣＲ ＣＶＤ法で
形成されたチタンはアモルファスになっており、ＮＨ3
が第２のチタン層に侵入し易い。それ故、窒化処理を行
うことにより形成された窒化チタン層は、従来のスパッ
タ法で形成された窒化チタン層よりも膜質が優れ、バリ
ヤ性が高く、高耐熱性を有する。この窒化処理は加熱状
態で行われ、第１のチタン層と下地とが反応して、第１
のチタン層中のチタンはシリサイド化される。
の形成方法においても、各層はＣＶＤ法で形成されるの
で、カバレッジに優れる。しかも、ＴｉＯＮ層又は窒化
チタン層の上に、ＥＣＲ ＣＶＤ法で更に第２のチタン
層を形成し、第２のチタン層を酸化させることなく窒化
処理して窒化チタン層を形成する。ＥＣＲ ＣＶＤ法で
形成されたチタンはアモルファスになっており、ＮＨ3
が第２のチタン層に侵入し易い。それ故、窒化処理を行
うことにより形成された窒化チタン層は、従来のスパッ
タ法で形成された窒化チタン層よりも膜質が優れ、バリ
ヤ性が高く、高耐熱性を有する。この窒化処理は加熱状
態で行われ、第１のチタン層と下地とが反応して、第１
のチタン層中のチタンはシリサイド化される。
【００２３】
【実施例】以下、図面を参照して、好ましい実施例に基
づき本発明を説明する。尚、実施例においては、本発明
の方法を所謂ブランケットタングステンＣＶＤ法に適用
している。また、バリアメタル層の形成のために使用し
た装置は、ＥＣＲ ＣＶＤ装置である。
づき本発明を説明する。尚、実施例においては、本発明
の方法を所謂ブランケットタングステンＣＶＤ法に適用
している。また、バリアメタル層の形成のために使用し
た装置は、ＥＣＲ ＣＶＤ装置である。
【００２４】実施例１及び実施例２においては、本発明
の第１の態様によりバリアメタル層を形成する。 （実施例１） ［工程−１００］シリコン基板から成る下地１０の上
に、ＳｉＯ2から成り厚さ８００ｎｍの層間絶縁層１２
をＣＶＤ法で形成した後、従来の方法、例えばフォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
によって、層間絶縁層１２に開口部１４を形成する（図
１の（Ａ）参照）。
の第１の態様によりバリアメタル層を形成する。 （実施例１） ［工程−１００］シリコン基板から成る下地１０の上
に、ＳｉＯ2から成り厚さ８００ｎｍの層間絶縁層１２
をＣＶＤ法で形成した後、従来の方法、例えばフォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
によって、層間絶縁層１２に開口部１４を形成する（図
１の（Ａ）参照）。
【００２５】［工程−１１０］次に、ＴｉＳｉX層１６
を、ＥＣＲ ＣＶＤ法にて以下の条件で形成した。Ｔｉ
ＳｉX層１６の厚さは、開口部１４の底部において１０
ｎｍとした。 ＴｉＣｌ4／ＳｉＨ4／Ｈ2／Ａｒ＝１０／３０／５０／
５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
を、ＥＣＲ ＣＶＤ法にて以下の条件で形成した。Ｔｉ
ＳｉX層１６の厚さは、開口部１４の底部において１０
ｎｍとした。 ＴｉＣｌ4／ＳｉＨ4／Ｈ2／Ａｒ＝１０／３０／５０／
５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
【００２６】［工程−１２０］引き続き、ＴｉＳｉX層
上に、以下の条件のＥＣＲ ＣＶＤ法でチタン層１８を
形成した。チタン層１８の厚さは、開口部１４の底部に
おいて２０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
上に、以下の条件のＥＣＲ ＣＶＤ法でチタン層１８を
形成した。チタン層１８の厚さは、開口部１４の底部に
おいて２０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
【００２７】［工程−１３０］更に引き続き、チタン層
１８上に、以下の条件のＥＣＲ ＣＶＤ法で窒化チタン
層２０を形成した（図１の（Ｂ）参照）。窒化チタン層
２０の厚さは、開口部１４の底部において７０ｎｍとし
た。 ＴｉＣｌ4／Ｎ2／Ｈ2／Ａｒ＝１０／１５／５０／５scc
m マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｎ2、Ｈ2及びＡｒは電子サイクロトロン共鳴によっ
てプラズマ化される。
１８上に、以下の条件のＥＣＲ ＣＶＤ法で窒化チタン
層２０を形成した（図１の（Ｂ）参照）。窒化チタン層
２０の厚さは、開口部１４の底部において７０ｎｍとし
た。 ＴｉＣｌ4／Ｎ2／Ｈ2／Ａｒ＝１０／１５／５０／５scc
m マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｎ2、Ｈ2及びＡｒは電子サイクロトロン共鳴によっ
てプラズマ化される。
【００２８】［工程−１４０］次に、Ｎ2ガス雰囲気中
で、６００°Ｃ程度の熱処理を６０秒間行う。これによ
って、開口部１４におけるＴｉＳｉX層１６をシリサイ
ド化させる。これと同時に、チタン層１８もシリサイド
化し、しかもこのチタン層１８のチタンは開口部１４の
底部に存在する下地上の自然酸化膜中の酸素原子をゲッ
ターする。こうして、チタンシリサイド（ＴｉＳｉ2）
層２２と窒化チタン層２０から成り、メタル配線のため
のバリアメタル層２４が完成する（図１の（Ｃ）参
照）。尚、通常、窒化チタンはコンタクト抵抗が高いの
で、窒化チタン層と下地との間にチタンシリサイド層を
形成し、コンタクト抵抗の低減を図っている。
で、６００°Ｃ程度の熱処理を６０秒間行う。これによ
って、開口部１４におけるＴｉＳｉX層１６をシリサイ
ド化させる。これと同時に、チタン層１８もシリサイド
化し、しかもこのチタン層１８のチタンは開口部１４の
底部に存在する下地上の自然酸化膜中の酸素原子をゲッ
ターする。こうして、チタンシリサイド（ＴｉＳｉ2）
層２２と窒化チタン層２０から成り、メタル配線のため
のバリアメタル層２４が完成する（図１の（Ｃ）参
照）。尚、通常、窒化チタンはコンタクト抵抗が高いの
で、窒化チタン層と下地との間にチタンシリサイド層を
形成し、コンタクト抵抗の低減を図っている。
【００２９】［工程−１５０］その後、所謂ブランケッ
トタングステンＣＶＤ法でバリアメタル層２４上にタン
グステン２６を堆積させ、層間絶縁層上のタングステン
及びバリアメタル層をエッチバックによって除去し、開
口部１４にのみタングステン２６を残す。これによっ
て、耐熱性のある接続孔２８を形成する（図２参照）。
トタングステンＣＶＤ法でバリアメタル層２４上にタン
グステン２６を堆積させ、層間絶縁層上のタングステン
及びバリアメタル層をエッチバックによって除去し、開
口部１４にのみタングステン２６を残す。これによっ
て、耐熱性のある接続孔２８を形成する（図２参照）。
【００３０】（実施例２）実施例１の［工程−１００］
から［工程−１３０］と同様の方法で、シリコン基板か
ら成る下地１０上に形成された層間絶縁層１２上及び開
口部１４内に、ＴｉＳｉX層１６、チタン層１８、窒化
チタン層２０を形成した。
から［工程−１３０］と同様の方法で、シリコン基板か
ら成る下地１０上に形成された層間絶縁層１２上及び開
口部１４内に、ＴｉＳｉX層１６、チタン層１８、窒化
チタン層２０を形成した。
【００３１】［工程−２００］ ［工程−１３０］に引き続き、窒化チタン層２０の上
に、以下の条件で第２のチタン層３０を形成する。第２
のチタン層３０の厚さを３０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。この処理によって、バリアメタル層
は、ＴｉＳｉX／Ｔｉ／ＴｉＮ／Ｔｉ＝１０／２０／７
０／３０ｎｍの構造を有する（図３参照）。
に、以下の条件で第２のチタン層３０を形成する。第２
のチタン層３０の厚さを３０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。この処理によって、バリアメタル層
は、ＴｉＳｉX／Ｔｉ／ＴｉＮ／Ｔｉ＝１０／２０／７
０／３０ｎｍの構造を有する（図３参照）。
【００３２】［工程−２１０］次に、ＮＨ3をＥＣＲ
ＣＶＤ装置に１００sccm導入し、シリコン基板を、約７
００°Ｃ、６０秒間加熱し、窒化処理を行った。これに
よって、第２のチタン層３０の窒化、及び開口部１４の
底部におけるＴｉＳｉX層１６及びチタン層１８のシリ
サイド化を同時に行う。これによって、メタル配線のた
めのバリアメタル層が完成する。その後、実施例１の
［工程−１５０］と同様の工程を経て、接続孔を完成さ
せる。
ＣＶＤ装置に１００sccm導入し、シリコン基板を、約７
００°Ｃ、６０秒間加熱し、窒化処理を行った。これに
よって、第２のチタン層３０の窒化、及び開口部１４の
底部におけるＴｉＳｉX層１６及びチタン層１８のシリ
サイド化を同時に行う。これによって、メタル配線のた
めのバリアメタル層が完成する。その後、実施例１の
［工程−１５０］と同様の工程を経て、接続孔を完成さ
せる。
【００３３】以下の実施例３においては、本発明の第２
の態様によりバリアメタル層を形成する。 （実施例３） ［工程−３００］シリコン基板から成る下地１０の上
に、ＳｉＯ2から成り厚さ８００ｎｍの層間絶縁層１２
をＣＶＤ法で形成した後、従来の方法、例えばフォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
によって、層間絶縁層１２に開口部１４を形成する。
の態様によりバリアメタル層を形成する。 （実施例３） ［工程−３００］シリコン基板から成る下地１０の上
に、ＳｉＯ2から成り厚さ８００ｎｍの層間絶縁層１２
をＣＶＤ法で形成した後、従来の方法、例えばフォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
によって、層間絶縁層１２に開口部１４を形成する。
【００３４】［工程−３１０］次に、第１のチタン層４
０を、ＥＣＲ ＣＶＤ法にて以下の条件で形成した。第
１のチタン層４０の厚さは、開口部１４の底部において
３０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
０を、ＥＣＲ ＣＶＤ法にて以下の条件で形成した。第
１のチタン層４０の厚さは、開口部１４の底部において
３０ｎｍとした。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
【００３５】［工程−３２０］引き続き、第１のチタン
層４０上に、以下の条件のＥＣＲ ＣＶＤ法で窒化チタ
ン層４２を形成した。窒化チタン層４２の厚さは、開口
部１４の底部において５０ｎｍとした。 ＴｉＣｌ4／Ｎ2／Ｈ2／Ａｒ＝１０／１５／５０／５scc
m マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ
層４０上に、以下の条件のＥＣＲ ＣＶＤ法で窒化チタ
ン層４２を形成した。窒化チタン層４２の厚さは、開口
部１４の底部において５０ｎｍとした。 ＴｉＣｌ4／Ｎ2／Ｈ2／Ａｒ＝１０／１５／５０／５scc
m マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ
【００３６】［工程−３３０］更に引き続き、窒化チタ
ン層４２上に、以下の条件のＥＣＲ ＣＶＤ法で第２の
チタン層４４を形成した（図４参照）。第２のチタン層
４４の厚さは、開口部１４の底部において３０ｎｍとし
た。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
ン層４２上に、以下の条件のＥＣＲ ＣＶＤ法で第２の
チタン層４４を形成した（図４参照）。第２のチタン層
４４の厚さは、開口部１４の底部において３０ｎｍとし
た。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／５０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によってプ
ラズマ化される。
【００３７】［工程−３４０］次に、ＮＨ3をＥＣＲ
ＣＶＤ装置に１００sccm導入し、シリコン基板を、約７
００°Ｃ、６０秒間加熱し、窒化処理を行った。これに
よって、第２のチタン層４４の窒化、及び開口部１４の
底部における第１のチタン層４０のシリサイド化を同時
に行う。これによって、メタル配線のためのバリアメタ
ル層が完成する。その後、実施例１の［工程−１５０］
と同様の工程を経て、接続孔を完成させる。
ＣＶＤ装置に１００sccm導入し、シリコン基板を、約７
００°Ｃ、６０秒間加熱し、窒化処理を行った。これに
よって、第２のチタン層４４の窒化、及び開口部１４の
底部における第１のチタン層４０のシリサイド化を同時
に行う。これによって、メタル配線のためのバリアメタ
ル層が完成する。その後、実施例１の［工程−１５０］
と同様の工程を経て、接続孔を完成させる。
【００３８】以上、本発明のバリアメタル層の形成方法
を好ましい実施例に基づき説明したが、本発明はこれら
の実施例に限定されるものではない。実施例における各
種条件は、使用するＣＶＤ装置等、要求されるバリアメ
タル層の特性等に依存して、適宜変更することができ
る。窒化チタン層の代わりに、ＴｉＯＮ層を用いること
ができる。所謂ブランケットタングステンＣＶＤ法でバ
リアメタル層上にタングステンを堆積させたが、各種Ｃ
ＶＤ法で、タングステンの代わりに、例えばＮｉ、Ｃ
ｏ、Ｍｏ、Ｔａ等をバリアメタル層上に堆積させること
ができる。また、層間絶縁層として、ＳｉＯ2の代わり
に、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ、シリコン窒
化膜、ＳＯＧ等を用いることができる。
を好ましい実施例に基づき説明したが、本発明はこれら
の実施例に限定されるものではない。実施例における各
種条件は、使用するＣＶＤ装置等、要求されるバリアメ
タル層の特性等に依存して、適宜変更することができ
る。窒化チタン層の代わりに、ＴｉＯＮ層を用いること
ができる。所謂ブランケットタングステンＣＶＤ法でバ
リアメタル層上にタングステンを堆積させたが、各種Ｃ
ＶＤ法で、タングステンの代わりに、例えばＮｉ、Ｃ
ｏ、Ｍｏ、Ｔａ等をバリアメタル層上に堆積させること
ができる。また、層間絶縁層として、ＳｉＯ2の代わり
に、ＰＳＧ、ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ、シリコン窒
化膜、ＳＯＧ等を用いることができる。
【００３９】
【発明の効果】本発明のバリアメタル層の形成方法にお
いては、各層はＣＶＤ法で形成されるので、カバレッジ
に優れる。そのため、より優れたバリヤ性及び密着性を
有するバリアメタル層を得ることができる。
いては、各層はＣＶＤ法で形成されるので、カバレッジ
に優れる。そのため、より優れたバリヤ性及び密着性を
有するバリアメタル層を得ることができる。
【００４０】しかも、本発明の第１の態様によるバリア
メタル層の形成方法においては、先ず、下地の上にＴｉ
ＳｉX層を形成するので、従来の方法におけるＴｉＮ形
成時のＴｉＣｌ4とシリコン基板等の下地に含有される
Ｓｉとの反応によって下地が浸食されるという問題を防
止することができる。また、チタン層を形成することに
よって、下地上に存在する自然酸化膜の影響を除くこと
ができ、コンタクト抵抗値のばらつきを低減することが
できる。第１の態様における好ましい実施態様によれ
ば、第２のチタン層を窒化処理して形成された窒化チタ
ン層は、従来のスパッタ法で形成された窒化チタン層よ
りも膜質が優れ、バリヤ性が高く、高耐熱性を有する。
メタル層の形成方法においては、先ず、下地の上にＴｉ
ＳｉX層を形成するので、従来の方法におけるＴｉＮ形
成時のＴｉＣｌ4とシリコン基板等の下地に含有される
Ｓｉとの反応によって下地が浸食されるという問題を防
止することができる。また、チタン層を形成することに
よって、下地上に存在する自然酸化膜の影響を除くこと
ができ、コンタクト抵抗値のばらつきを低減することが
できる。第１の態様における好ましい実施態様によれ
ば、第２のチタン層を窒化処理して形成された窒化チタ
ン層は、従来のスパッタ法で形成された窒化チタン層よ
りも膜質が優れ、バリヤ性が高く、高耐熱性を有する。
【００４１】本発明の第２の態様によるバリアメタル層
の形成方法においては、第２のチタン層を窒化処理する
ことによって窒化チタン層を形成する。かかる窒化チタ
ン層は、従来のスパッタ法で形成された窒化チタン層よ
りも膜質が優れ、バリヤ性が高く、高耐熱性を有する。
この窒化処理は加熱状態で行われ、同時に第１のチタン
層と下地とが反応して第１のチタン層はシリサイド化さ
れるので、工程が増加することもない。
の形成方法においては、第２のチタン層を窒化処理する
ことによって窒化チタン層を形成する。かかる窒化チタ
ン層は、従来のスパッタ法で形成された窒化チタン層よ
りも膜質が優れ、バリヤ性が高く、高耐熱性を有する。
この窒化処理は加熱状態で行われ、同時に第１のチタン
層と下地とが反応して第１のチタン層はシリサイド化さ
れるので、工程が増加することもない。
【図１】本発明の第１の態様によるバリアメタル層の形
成方法における各工程を説明するための、半導体装置の
模式的な一部断面図である。
成方法における各工程を説明するための、半導体装置の
模式的な一部断面図である。
【図２】図１に引き続く工程で完成した半導体装置の模
式的な一部断面図である。
式的な一部断面図である。
【図３】本発明の第１の態様によるバリアメタル層の別
の形成方法における工程の一部を説明するための、半導
体装置の模式的な一部断面図である。
の形成方法における工程の一部を説明するための、半導
体装置の模式的な一部断面図である。
【図４】本発明の第２の態様によるバリアメタル層の形
成方法における各工程を説明するための、半導体装置の
模式的な一部断面図である。
成方法における各工程を説明するための、半導体装置の
模式的な一部断面図である。
１０ 下地 １２ 層間絶縁層 １４ 開口部 １６ ＴｉＳｉX層 １８ チタン層 ２０ 窒化チタン層 ２２ チタンシリサイド層 ２４ バリアメタル層 ２６ タングステン ２８ 接続孔 ３０ 第２のチタン層 ４０ 第１のチタン層 ４２ 窒化チタン層 ４４ 第２のチタン層
フロントページの続き (56)参考文献 特開 平２−235372（ＪＰ，Ａ) 特開 平３−286527（ＪＰ，Ａ) 特開 平１−191780（ＪＰ，Ａ) 特開 昭62−253770（ＪＰ，Ａ) 特開 平３−249656（ＪＰ，Ａ) 特開 平２−262371（ＪＰ，Ａ) 特開 昭63−280417（ＪＰ，Ａ) 特開 平２−247384（ＪＰ，Ａ) 特開 平５−226269（ＪＰ，Ａ) 特開 平５−234936（ＪＰ，Ａ) 特開 平５−211134（ＪＰ，Ａ) 特開 平５−190493（ＪＰ，Ａ) 特開 平５−152292（ＪＰ，Ａ) 特開 平５−114581（ＪＰ，Ａ) 特開 平５−29256（ＪＰ，Ａ) 特開 平５−67585（ＪＰ，Ａ) 特開 平５−62933（ＪＰ，Ａ) 特開 平５−62930（ＪＰ，Ａ) 特開 平４−359513（ＪＰ，Ａ) 特開 平４−296019（ＪＰ，Ａ) 特開 平４−260324（ＪＰ，Ａ) 特開 平３−130370（ＪＰ，Ａ) 特開 平３−77316（ＪＰ，Ａ) 特開 平３−24268（ＪＰ，Ａ) 特開 平２−240921（ＪＰ，Ａ) 特開 平２−129375（ＪＰ，Ａ) 特開 平２−39528（ＪＰ，Ａ) 特開 平１−236629（ＪＰ，Ａ) 特開 昭63−229814（ＪＰ，Ａ) 特開 昭62−89876（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 21/3205 H01L 21/768
Claims (4)
- 【請求項１】（イ）下地上に形成された絶縁層に開口部
を設けた後、該絶縁層上及び開口部内にＴｉＳｉX層
（但し、０＜Ｘ＜２）をＣＶＤ法で形成する工程と、 （ロ）該ＴｉＳｉX層上にチタン層を電子サイクロトロ
ン共鳴ＣＶＤ法で形成する工程と、 （ハ）該チタン層上にＴｉＯＮ層又は窒化チタン層をＣ
ＶＤ法で形成する工程、 から成ることを特徴とする、半導体装置におけるメタル
配線のためのバリアメタル層の形成方法。 - 【請求項２】前記工程（ハ）の後、熱処理を行い、Ｔｉ
ＳｉX層及びチタン層をＴｉＳｉ2層とすることを特徴と
する請求項１に記載のバリアメタル層の形成方法。 - 【請求項３】ＴｉＯＮ層又は窒化チタン層の上に、電子
サイクロトロン共鳴ＣＶＤ法で更に第２のチタン層を形
成し、該第２のチタン層を窒化処理することを特徴とす
る請求項１に記載のバリアメタル層の形成方法。 - 【請求項４】第２のチタン層を窒化処理すると共に、Ｔ
ｉＳｉX層及びチタン層をＴｉＳｉ2層とすることを特徴
とする請求項３に記載のバリアメタル層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07814792A JP3211346B2 (ja) | 1992-02-29 | 1992-02-29 | 半導体装置におけるバリアメタル層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07814792A JP3211346B2 (ja) | 1992-02-29 | 1992-02-29 | 半導体装置におけるバリアメタル層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243179A JPH05243179A (ja) | 1993-09-21 |
| JP3211346B2 true JP3211346B2 (ja) | 2001-09-25 |
Family
ID=13653793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07814792A Expired - Fee Related JP3211346B2 (ja) | 1992-02-29 | 1992-02-29 | 半導体装置におけるバリアメタル層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211346B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015564B1 (ko) * | 1993-04-16 | 1996-11-18 | 현대전자산업 주식회사 | 반도체 장치의 금속배선 형성방법 |
| JP2809113B2 (ja) * | 1994-09-29 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
| KR100639201B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 티타늄실리사이드 형성방법 |
| JP2007295004A (ja) * | 2007-07-27 | 2007-11-08 | Toshiba Corp | 半導体装置の製造方法 |
-
1992
- 1992-02-29 JP JP07814792A patent/JP3211346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243179A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525543A (en) | Method of making a semiconductor device using a titanium-rich silicide film | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| US5831335A (en) | Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom | |
| JPH11233451A (ja) | 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス | |
| JPH0594963A (ja) | 集積回路の種々の厚さの耐火性金属シリサイド層を形成する方法 | |
| KR100235361B1 (ko) | 반도체 장치 제조 방법(Method of fabricating semiconductor device) | |
| JP3469595B2 (ja) | 半導体装置におけるシリサイドプラグの形成方法 | |
| JP3149406B2 (ja) | 半導体装置の製造方法 | |
| JPH11507770A (ja) | サリサイドの形成方法 | |
| JPH11145474A (ja) | 半導体装置のゲート電極形成方法 | |
| JP3211346B2 (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| US6777330B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| US6214709B1 (en) | Method of fabricating self-aligned silicide | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| JP3221159B2 (ja) | 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JP3608515B2 (ja) | 半導体装置における配線構造及びｍｏｓ型トランジスタ | |
| JPH0661359A (ja) | 半導体装置の配線接続部及びその形成方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JP3018383B2 (ja) | 配線形成方法 | |
| JPH05160065A (ja) | シリサイドプラグの形成方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |