JP2001156024A - ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 - Google Patents

ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置

Info

Publication number
JP2001156024A
JP2001156024A JP2000254544A JP2000254544A JP2001156024A JP 2001156024 A JP2001156024 A JP 2001156024A JP 2000254544 A JP2000254544 A JP 2000254544A JP 2000254544 A JP2000254544 A JP 2000254544A JP 2001156024 A JP2001156024 A JP 2001156024A
Authority
JP
Japan
Prior art keywords
thin film
tin
gas
layer
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000254544A
Other languages
English (en)
Inventor
Hayashi Otsuki
林 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2000254544A priority Critical patent/JP2001156024A/ja
Publication of JP2001156024A publication Critical patent/JP2001156024A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 従来のＣＶＤで形成されたＴｉＮ膜よりもバ
リア性が高いＴｉＮ系薄膜およびその成膜方法を提供す
ること、および従来のＣＶＤで形成されたＴｉＮ膜より
も抵抗が低いＴｉＮ系薄膜およびその成膜方法を提供す
ること。 【解決手段】 ＣＶＤにより、Ｔｉ，Ｏ，Ｎを含有する
ＴｉＮ系薄膜、またはＴｉ，Ｎ，Ｐを含有するＴｉＮ系
薄膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体装置におい
て例えばバリア層、キャパシタ上部電極、ゲート電極、
コンタクト部等として用いられるＴｉＮ系薄膜およびそ
の成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体お
よびその製造方法、ならびに半導体装置に関する。
【０００２】
【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。また、高集積化にともない、例えばＤＲ
ＡＭメモリー部のキャパシタゲート材としてＴａ２Ｏ５
等の高誘電率材に対応した上部電極を高カバレージで成
膜する技術が重要となっている。
【０００３】上記技術のうちコンタクトホールやビアホ
ールの埋め込みには、一般的にＡｌ（アルミニウム）や
Ｗ（タングステン）、あるいはこれらを主体とする合金
が用いられるが、このような金属や合金が下層のＳｉ
（シリコン）基板やＡｌ配線と直接接触すると、これら
の境界部分においてＡｌの吸い上げ効果等に起因して両
金属の合金が形成されるおそれがある。このようにして
形成される合金は抵抗値が大きく、このような合金が形
成されることは近時デバイスに要求されている省電力化
および高速動作の観点から好ましくない。
【０００４】また、ＷまたはＷ合金をコンタクトホール
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるＷＦ６ガスがＳｉ基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
【０００５】そこで、これらの不都合を防止するため
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリア層を形成し、その上か
ら埋め込み層を形成することが行われている。この場合
のバリア層としては、Ｔｉ（チタン）膜およびＴｉＮ
（窒化チタン）膜の２層構造のものを用いるのが一般的
である。
【０００６】従来、このようなバリア層は、物理的蒸着
（ＰＶＤ）を用いて成膜されていたが、最近のようにデ
バイスの微細化および高集積化が特に要求され、デザイ
ンルールが特に厳しくなって、それにともなって線幅や
ホールの開口径が一層小さくなり、しかも高アスペクト
比化されるにつれ、ＰＶＤ膜では埋め込み性が悪く、十
分なコンタクト抵抗がとれない。
【０００７】そこで、バリア層を構成するＴｉ膜および
ＴｉＮ膜を、より良質の膜を形成することが期待できる
化学的蒸着（ＣＶＤ）で成膜することが行われている。
そして、ＣＶＤによりＴｉ膜を成膜する場合には、反応
ガスとしてＴｉＣｌ４（四塩化チタン）およびＨ２（水
素）を用い、これらをプラズマ化することにより成膜さ
れ、ＴｉＮ膜を成膜する場合には、反応ガスとしてＴｉ
Ｃｌ４とＮＨ３（アンモニア）またはＭＭＨ（モノメチ
ルヒドラジン）とが用いられる。
【０００８】一方、上述したように、高集積化にともな
い、キャパシタゲート材としては、スケールを変えるこ
となく高いキャパシタンスを得るために、Ｔａ２Ｏ５等
の高誘電率材を用いるようになってきている。しかし、
このような高誘電率材は従来キャパシタゲート材として
用いていたＳｉＯ２に比べ安定でないために、従来より
その上部電極として用いられているｐｏｌｙ−Ｓｉを用
いた場合には、キャパシタ作成後の熱履歴により酸化さ
れてしまい、安定したデバイス素子の形成が不可能とな
ってしまう。このため、より酸化されにくいＴｉＮ等が
上部電極として必要とされている。
【０００９】この技術の場合においても、ＴｉＮ膜等は
従来上述したＰＶＤにより成膜されていたが、最近のよ
うに高集積化されたキャパシタ形、例えば、クラウンタ
イプ、フィンタイプ、およびこれらを形成する際にキャ
パシタの容量を大きくするためにポリシリコン層の表面
に凹凸を形成するＲＵＧｐｏｌｙのような高カバレージ
を要するものの上部電極として成膜することはできなか
った。
【００１０】そこで、キャパシタ上部電極を構成するＴ
ｉＮ膜においても、より良質の膜を高カバレージで形成
することが期待できるＣＶＤで成膜することが行われて
いる。そして、この場合でもＴｉＮ膜は、反応ガスとし
てＴｉＣｌ４とＮＨ３またはＭＭＨとを用いて成膜され
る。
【００１１】
【発明が解決しようとする課題】ところで、このように
ＣＶＤによってＴｉＮ膜を成膜する場合には、膜中にＣ
ｌ（塩素）が残留するため、成膜される膜は比抵抗値が
高い。このように比抵抗が高い場合には、キャパシタ上
部電極に適用した場合に十分な特性が得られない。ま
た、この残留塩素のため、形成された膜は高ストレス膜
である。さらに、柱状結晶であるＴｉＮ膜は粒界拡散が
生じやすいため、バリア性が低くなってしまう。特に、
このバリア性の低さはＴｉＮ膜をＣｕ配線のバリア層と
して用いる場合やキャパシタ上部電極のＴａ２Ｏ５配線
の酸素拡散バリアの場合に問題となる。つまり、残留塩
素によるＣｕ配線腐食や酸素の拡散によるＴａ２Ｏ５の
容量低下が問題となる。
【００１２】本発明は係る事情に鑑みてなされたもので
あって、従来のＣＶＤで形成されたＴｉＮ膜よりもバリ
ア性が高いＴｉＮ系薄膜およびその成膜方法を提供する
ことを目的とする。また、従来のＣＶＤで形成されたＴ
ｉＮ膜よりも抵抗が低いＴｉＮ系薄膜およびその成膜方
法を提供することを目的とする。さらに、このようなＴ
ｉＮ系薄膜を形成することができるＴｉＮ系薄膜の成膜
装置を提供することを目的とする。さらにまた、このよ
うなＴｉＮ系薄膜を含む膜構造体およびその製造方法を
提供することを目的とする。さらにまた、このようなＴ
ｉＮ系薄膜を用いた半導体装置を提供することを目的と
する。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、第１発明は、ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎ
を含有することを特徴とするＴｉＮ系薄膜を提供する。
【００１４】第２発明は、ＣＶＤにより形成され、Ｔ
ｉ，Ｎ，Ｐを含有することを特徴とするＴｉＮ系薄膜を
提供する。
【００１５】第３発明は、ＣＶＤにより形成され、Ｔ
ｉ，Ｏ，Ｎ，Ｐを含有することを特徴とするＴｉＮ系薄
膜を提供する。
【００１６】第４発明は、ＣＶＤにより形成され、Ｔ
ｉ，Ｏ，Ｎを含有する第１の薄膜と、ＣＶＤにより形成
され、Ｔｉ，Ｎ，Ｐを含有する第２の薄膜との積層構造
を有することを特徴とするＴｉＮ系薄膜を提供する。
【００１７】第５発明は、ＣＶＤにより形成され、Ｔ
ｉ，Ｏ，Ｎを含有する第１の薄膜と、ＣＶＤにより第１
の薄膜の上に形成され、Ｔｉ，Ｎ，Ｐを含有する第２の
薄膜と、ＣＶＤにより第２の薄膜の上に形成され、Ｔ
ｉ，Ｏ，Ｎを含有する第３の薄膜との積層構造を有する
ことを特徴とするＴｉＮ系薄膜を提供する。
【００１８】第６発明は、チャンバー内に基板を配置す
る工程と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガ
ス、およびＯを含むガスをチャンバー内に導入し、ＣＶ
Ｄにより基板上にＴｉ，Ｏ，Ｎを含有する薄膜を形成す
る工程とを有することを特徴とするＴｉＮ系薄膜の成膜
方法を提供する。
【００１９】第７発明は、チャンバー内に基板を配置す
る工程と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガ
ス、Ｏを含むガス、およびＰを含むガスをチャンバー内
に導入し、ＣＶＤにより基板上にＴｉ，Ｏ，Ｎ，Ｐを含
有する薄膜を形成する工程とを有することを特徴とする
ＴｉＮ系薄膜の成膜方法を提供する。
【００２０】第８発明は、ＴｉＣｌ４ガス、Ｎを含むガ
ス、Ｈを含むガス、およびＯを含むガスをチャンバー内
に導入し、ＣＶＤによりＴｉ，Ｏ，Ｎを含有する第１の
薄膜を形成する工程と、ＴｉＣｌ４ガス、Ｎを含むガ
ス、Ｈを含むガス、およびＰを含むガスをチャンバー内
に導入し、ＣＶＤによりＴｉ，Ｎ，Ｐを含有する第２の
薄膜を形成する工程とを有することを特徴とするＴｉＮ
系薄膜の成膜方法を提供する。
【００２１】第９発明は、ＴｉＣｌ４ガス、Ｎを含むガ
ス、Ｈを含むガス、およびＯを含むガスをチャンバー内
に導入し、ＣＶＤによりＴｉ，Ｏ，Ｎを含有する第１の
薄膜を形成する工程と、ＴｉＣｌ４ガス、Ｎを含むガ
ス、Ｈを含むガス、およびＰを含むガスをチャンバー内
に導入し、ＣＶＤによりＴｉ，Ｎ，Ｐを含有する第２の
薄膜を第１の薄膜上に形成する工程と、ＴｉＣｌ４ガ
ス、Ｎを含むガス、Ｈを含むガス、およびＯを含むガス
をチャンバー内に導入し、ＣＶＤによりＴｉ，Ｏ，Ｎを
含有する第３の薄膜を第２の薄膜上に形成する工程とを
有することを特徴とするＴｉＮ系薄膜の成膜方法を提供
する。
【００２２】第１０発明は、チャンバー内に基板を配置
する工程と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含む
ガス、およびＰを含むガスをチャンバー内に導入し、Ｃ
ＶＤにより基板上にＴｉ，Ｎ，Ｐを含有する薄膜を形成
する工程とを有することを特徴とするＴｉＮ系薄膜の成
膜方法を提供する。
【００２３】第１１発明は、被処理基板を収容するチャ
ンバーと、チャンバー内で被処理基板を支持する支持部
材と、チャンバー内に成膜ガスを導入する成膜ガス導入
機構と、前記支持部材に支持された被処理基板を加熱す
る加熱機構とを具備し、前記成膜ガス導入機構は、Ｔｉ
Ｃｌ４ガス、Ｎを含むガス、およびＨを含むガスの供給
源を有し、さらに、Ｏを含むガスの供給源およびＰを含
むガスの供給源の少なくとも一方を有することを特徴と
するＴｉＮ系薄膜の成膜装置を提供する。
【００２４】第１２発明は、第１の層と、第２の層と、
これら第１および第２の層の間に設けられ、ＣＶＤで形
成されたＴｉ，Ｏ，Ｎを含有する薄膜、Ｔｉ，Ｎ，Ｐを
含有する薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有する薄膜
のいずれか、またはこれらの２以上からなる積層体で構
成されたＴｉＮ系薄膜とを具備することを特徴とする膜
構造体を提供する。
【００２５】第１３発明は、第１の層を形成する工程
と、第１の層の上に、ＣＶＤによりＴｉ，Ｏ，Ｎを含有
する薄膜、Ｔｉ，Ｎ，Ｐを含有する薄膜、およびＴｉ，
Ｏ，Ｎ，Ｐを含有する薄膜のいずれか、またはこれらの
２以上からなる積層体で構成されたＴｉＮ系薄膜を成膜
する工程と、その上に第２の層を形成する工程と、前記
ＴｉＮ系薄膜を形成する工程の前および／または後にＣ
ＶＤ成膜チャンバー内にＯを含むガスを導入する工程と
を有することを特徴とする膜構造体の製造方法を提供す
る。
【００２６】第１４発明は、配線層と、この配線層と半
導体基板またはその上の導電層とを接続する埋め込み配
線部と、埋め込み配線部と半導体基板またはその上の導
電層との間に設けられたバリア層とを備え、前記バリア
層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを含有するＴｉ
Ｎ系薄膜、ＣＶＤで形成されたＴｉ，Ｎ，Ｐを含有する
ＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴｉ
Ｎ系薄膜のいずれかを有することを特徴とする半導体装
置を提供する。
【００２７】第１５発明は、配線層と、この配線層と半
導体基板またはその上の導電層とを接続する埋め込み配
線部と、埋め込み配線部と半導体基板またはその上の導
電層との間に設けられたバリア層とを備え、前記バリア
層は、埋め込み配線部側にＣＶＤにより形成されたＴ
ｉ，Ｏ，Ｎを含有する第１のＴｉＮ系薄膜と、半導体基
板またはその上の導電層の側にＣＶＤにより形成された
Ｔｉ，Ｎ，Ｐを含有する第２のＴｉＮ系薄膜とで構成さ
れていることを特徴とする半導体装置を提供する。
【００２８】第１６発明は、配線層と、この配線層と半
導体基板またはその上の導電層とを接続する埋め込み配
線部とを備え、前記埋め込み配線部は、ＣＶＤで形成さ
れたＴｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜で構成されて
いることを特徴とする半導体装置を提供する。
【００２９】第１７発明は、Ｔａ２Ｏ５またはＲｕＯか
らなる絶縁層と、その下に設けられた下部電極層と、前
記絶縁層の上に設けられた上部電極層とを有するキャパ
シタ部を備え、前記上部電極層は、ＣＶＤで形成された
Ｔｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、ＣＶＤで形成さ
れたＴｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜、およびＴ
ｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ系薄膜のいずれか、ま
たはこれらの２以上からなる積層膜で構成されているこ
とを特徴とする半導体装置を提供する。
【００３０】第１８発明は、Ｔａ２Ｏ５またはＲｕＯか
らなる絶縁層と、その下に設けられた下部電極層と、前
記下部電極層と前記絶縁層との間に設けられたバリア層
と、前記絶縁層の上に設けられた上部電極層とを有する
キャパシタ部を備え、前記下部電極層は、ＣＶＤで形成
されたＴｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜で構成さ
れ、前記バリア層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎ
を含有するＴｉＮ系薄膜、またはＣＶＤで形成されたＴ
ｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ系薄膜で構成され、前
記上部電極層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを含
有するＴｉＮ系薄膜、ＣＶＤで形成されたＴｉ，Ｎ，Ｐ
を含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含
有するＴｉＮ系薄膜のいずれか、またはこれらの２以上
からなる積層膜で構成されていることを特徴とする半導
体装置を提供する。
【００３１】第１９発明は、半導体基板の主面上に絶縁
層を介して形成され、配線層が接続されたゲート電極を
備え、前記ゲート電極は、ＣＶＤにより形成されたＴ
ｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜を有することを特徴
とする半導体装置を提供する。
【００３２】第２０発明は、Ｔｉ薄膜からなるコンタク
ト層と、前記コンタクト層上に設けられ、ＣＶＤで形成
されたＴｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、Ｔｉ，
Ｎ，Ｐを含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，
Ｐを含有するＴｉＮ系薄膜のいずれかで構成されたバリ
ア層と、前記バリア層の上に形成された金属層とを具備
することを特徴とする半導体装置。
【００３３】第２１発明は、ＴｉＳｉ薄膜からなるコン
タクト層と、前記コンタクト層上にＣＶＤで形成され
た、Ｔｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，
Ｐを含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを
含有するＴｉＮ系薄膜のいずれかで構成されたバリア層
と、前記バリア層の上に形成された金属層とを具備する
ことを特徴とする半導体装置を提供する。
【００３４】第２２発明は、ＣｏＳｉ薄膜からなるコン
タクト層と、前記コンタクト層上にＣＶＤで形成され
た、Ｔｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，
Ｐを含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを
含有するＴｉＮ系薄膜のいずれかで構成されたバリア層
と、前記バリア層の上に形成された金属層とを具備する
ことを特徴とする半導体装置を提供する。
【００３５】第２３発明は、半導体基板の主面上に絶縁
層を介して形成されたＣｏＳｉ薄膜からなるゲート電極
と、前記ゲート電極上にＣＶＤで形成された、Ｔｉ，
Ｏ，Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含有す
るＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴ
ｉＮ系薄膜のいずれかで構成されたバリア層と、前記バ
リア層の上に形成された配線を構成する金属層とを具備
することを特徴とする半導体装置を提供する。
【００３６】第２４発明は、半導体基板の主面上に形成
された高誘電体からなる絶縁層と、前記絶縁層の上にＣ
ＶＤで形成された、Ｔｉ，Ｏ，Ｎを含有するＴｉＮ系薄
膜、Ｔｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜、およびＴ
ｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ系薄膜のいずれかで構
成されたバリア層と、前記バリア層の上に形成された金
属からなるゲート電極とを具備することを特徴とする半
導体装置を提供する。
【００３７】本発明者は、ＣＶＤで成膜したＴｉ，Ｏ，
Ｎを含有するＴｉＮ系の薄膜は、従来の熱ＣＶＤ−Ｔｉ
Ｎ膜よりもバリア性が高く、バリア層として適している
ことを見出した。
【００３８】また、本発明者は、ＣＶＤで成膜したＴ
ｉ，Ｎ，Ｐを含有するＴｉＮ系の薄膜は従来の熱ＣＶＤ
−ＴｉＮ膜よりも抵抗が低く、バリア層やキャパシタ上
部電極として適していることを見出した。
【００３９】そして、上記作用を有するＯおよびＰを同
時に含有させてＴｉＮ系薄膜を形成することにより、高
いバリア性と低抵抗性を兼備した膜となる。また、ＣＶ
Ｄにより形成され、Ｔｉ，Ｏ，Ｎを含有する第１の薄膜
と、その上にＣＶＤにより形成され、Ｔｉ，Ｎ，Ｐを含
有する第２の薄膜との積層構造とすることにより、また
は、さらに第２の薄膜の上に、ＣＶＤにより形成され、
Ｔｉ，Ｏ，Ｎを含有する第３の薄膜を形成することによ
り、全体の膜厚が従来よりも薄くても、高バリア性およ
び低抵抗性の膜とすることができる。
【００４０】これらのＴｉＮ系薄膜は、半導体装置にお
いて、（１）配線層と半導体基板またはその上の導電層
との間のコンタクト部におけるバリア層や埋め込み配線
部として、（２）Ｔａ２Ｏ５またはＲｕＯからなる絶縁
層を有するキャパシタ部の上部電極層、バリア層、下部
電極層として、（３）ゲート電極の少なくとも一部とし
て用いることにより、優れた効果を得ることができる。
【００４１】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図１は、本発
明に係るＴｉＮ系薄膜を成膜する成膜装置を示す断面図
である。この成膜装置１０は、気密に構成された略円筒
状のチャンバー１１を有しており、その中には被処理体
である半導体ウエハＷを水平に支持するためのサセプタ
ー１２が円筒状の支持部材１３により支持された状態で
配置されている。サセプター１２の外縁部には半導体ウ
エハＷをガイドするためのガイドリング１４が設けられ
ている。また、サセプター１２にはヒーター１５が埋め
込まれており、このヒーター１５は電源１６から給電さ
れることにより被処理体である半導体ウエハＷを所定の
温度に加熱する。電源１６にはコントローラー１７が接
続されており、これにより図示しない温度センサーの信
号に応じてヒーター１５の出力が制御される。
【００４２】チャンバー１１の天壁１１ａには、シャワ
ーヘッド２０が設けられている。このシャワーヘッド２
０にはサセプター１２に向けてガスを吐出するための多
数のガス吐出孔２０ａおよび２０ｂが交互に形成されて
いる。そして、シャワーヘッド２０にはガス供給機構３
０の配管が接続されており、後述するようにガス吐出孔
２０ａにはＴｉＣｌ４ガスを供給する配管４５が接続さ
れており、ガス吐出孔２０ｂにはＮＨ３ガスを供給する
配管４６が接続されており、シャワーヘッド２０を介し
てチャンバー１１内へ所定のガスが導入されるようにな
っている。このようにシャワーヘッド２０はマトリック
スタイプであり、反応ガスであるＴｉＣｌ４ガスおよび
ＮＨ３ガスが交互に形成された異なる吐出孔から吐出
し、吐出後に混合されるポストミックス方式が採用され
る。
【００４３】ガス供給機構３０は、クリーニングガスで
あるＣｌＦ３を供給するＣｌＦ３供給源３１、Ｎ２を供
給するＮ２供給源３２、反応ガスであるＴｉＣｌ４を供
給するＴｉＣｌ４供給源３３、Ｐを含有するガスとして
のＰＨ３を供給するＰＨ３供給源３４、反応ガスである
Ｎを含有するガスおよびＨを含有するガスとしてのＮＨ
３を供給するＮＨ３供給源３５、Ｏを含有するガスとし
てのＯ２を供給するＯ ２供給源３６を有している。そし
て、ＣｌＦ３供給源３１にはガスライン３９が、Ｎ２供
給源３２にはガスライン４０が、ＴｉＣｌ４供給源３３
にはガスライン４１が、ＰＨ３供給源３４にはガスライ
ン４２が、ＮＨ３供給源３５にはガスライン４３が、Ｏ
２供給源３６にはガスライン４４がそれぞれ接続されて
いる。そして、各ラインにはバルブ４７およびマスフロ
ーコントローラ４８が設けられている。
【００４４】Ｎ２供給源３２から延びるガスライン４０
には、ＴｉＣｌ４供給源３３から延びるガスライン４１
が合流しており、ガスライン４０および配管４５を通っ
てＮ ２ガスにキャリアされたＴｉＣｌ４ガスがシャワー
ヘッド２０に至り、ガス吐出孔２０ａからチャンバー１
１内へ導入される。ＣｌＦ３供給源３１から延びるガス
ライン３９はガスライン４０に合流しており、ガスライ
ン３９に設けられたバルブを開けることにより、クリー
ニングガスであるＣｌＦ３がガスライン３９，４０およ
び配管４５を通ってシャワーヘッド２０に至り、ガス吐
出孔２０ａからチャンバー１１内へ導入される。また、
ＮＨ３ガスは、ＮＨ３供給源３５からガスライン４３お
よび配管４６を通ってシャワーヘッド２０に至り、ガス
吐出孔２０ｂからチャンバー１１へ導入される。ＰＨ３
供給源３４に接続されたガスライン４２はガスライン４
１に接続されており、ＰＨ３ガスは、ガスライン４２、
ガスライン４１、ガスライン４０および配管４５を通っ
てシャワーヘッド２０に至り、ガス吐出孔２０ａからチ
ャンバー１１内へ導入される。Ｏ２供給源３６に接続さ
れたガスライン４４はガスライン４３に接続されてお
り、Ｏ２ガスはガスライン４４，ガスライン４３および
配管４６を通ってシャワーヘッド２０に至りガス吐出孔
２０ｂからチャンバー１１内へ導入される。
【００４５】なお、Ｎを含有するガスおよびＨを含有す
るガスとしては、ＮＨ３の代わりにモノメチルヒドラジ
ン（ＭＭＨ）を用いてもよいし、Ｎを含有するガスとＨ
を含有するガスとを別個のガスとして導入してもよい。
また、Ｏを含有するガスとしてはＯ２の代わりにＮＯ、
Ｎ２Ｏを用いてもよい。さらにＮ２の代わりにＡｒを用
いてもよい。
【００４６】チャンバー１１の底壁１１ｂには、排気管
１８が接続されており、この排気管には真空ポンプを含
む排気装置１９が接続されている。そして排気装置１９
を作動させることによりチャンバー１１内を所定の真空
度まで減圧することができる。
【００４７】このような装置により半導体ウエハＷにＴ
ｉＮ系薄膜を成膜するには、まず、チャンバー１１内に
半導体ウエハＷを装入し、ヒーター１５によりウエハＷ
を加熱しながら排気装置１９によりチャンバー１１内を
排気してチャンバー１１内を高真空状態にし、引き続
き、Ｎ２ガスおよびＮＨ３ガスを所定の流量比でチャン
バー１１内に導入し、チャンバー１１内を例えば１３３
〜１３３３Ｐａにし、プリアニールを行う。
【００４８】次に、チャンバー１１内を１３．３〜１３
３Ｐａにし、Ｎ２ガスおよびＮＨ３ガスの流量を維持し
たまま、ＴｉＣｌ４ガス、ならびにＯ２ガスおよびＰＨ
３ガスのいずれかまたは両方を所定流量比で５〜２０秒
間程度プリフローし、引き続きプリフローと同じ条件で
所定のＴｉＮ系薄膜の成膜を所定時間行う。この際のＴ
ｉＮ系薄膜の成膜は、４００〜７００℃程度の温度で行
う。
【００４９】成膜後、チャンバー１１から半導体ウエハ
Ｗが搬出され、チャンバー１１内にクリーニングガスで
あるＣｌＦ３ガスが導入されてチャンバー内がクリーニ
ングされる。
【００５０】上記成膜において、処理ガスとしてＮＨ３
ガス、ＴｉＣｌ４ガス、およびＯ２ガスを用いた場合に
は、Ｔｉ，Ｎ，Ｏを含み、比較的低い抵抗値を維持しつ
つバリア性の高いＴｉＮ系膜（ＴｉＯＮ膜）が形成され
る。すなわち、ＴｉＮ膜は棒状結晶であるため粒界拡散
が生じやすく、ＴｉＮ結晶の粒界を介して金属が拡散す
るおそれがあるが、Ｏを含有させて熱ＣＶＤを行うこと
により、粒界のバリア性を向上させることができる。こ
の場合に、ＮＨ３に対するＯ２の体積比を０．０００１
〜０．００１とすることが好ましい。これにより、抵抗
値を好ましい範囲とすることができる。
【００５１】図２に、Ｏ２／ＮＨ３流量比とＴｉＯＮ膜
の比抵抗値との関係を示す。ここでは、ガス流量をＴｉ
Ｃｌ４：０．０２Ｌ／ｍｉｎ、ＮＨ３：０．５Ｌ／ｍｉ
ｎ、Ｎ２：０．１５Ｌ／ｍｉｎとし、Ｏ２の流量を５×
１０-5〜４×１０-3Ｌ／ｍｉｎ（Ｏ２／ＮＨ３流量比
０．００００１〜０．００８）まで変化させた。また、
成膜時の基板温度を５５０℃、チャンバー内圧力を３０
０ｍＴｏｒｒ、膜厚を５０ｎｍとした。図２に示すよう
に、Ｏ２／ＮＨ３流量比が上記範囲内でＴｉＯＮ膜の比
抵抗値が３６０〜７５００μΩ・ｃｍと許容範囲内であ
る。
【００５２】なお、酸素を含むガスとしてＮＯやＮ２Ｏ
等の他のガスを用いた場合でもＯ２に換算して上記範囲
とすることにより、抵抗値を適切な範囲とすることがで
きる。
【００５３】また、バリア性は、比抵抗値がおよそ７０
０μΩ・ｃｍ以上であれば良好となることから、図２か
ら、バリア性を良好とするためにはＯ２／ＮＨ３流量比
が０．０００６以上であることが好ましいことがわか
る。
【００５４】処理ガスとしてＮＨ３ガス、ＴｉＣｌ４ガ
ス、およびＰＨ３ガスを用いた場合には、Ｔｉ，Ｎ，Ｐ
を含み、比較的良好なバリア性を維持しつつ抵抗値の低
いＴｉＮ系膜（ＴｉＮＰ膜）が形成される。ＰＨ３ガス
を用いることにより、その還元作用により残留塩素を除
去することができるのでＴｉＮ系膜の抵抗値を低下させ
ることができる。この場合に、ＰＨ３の流量は０．０４
〜０．５Ｌ／ｍｉｎであることが好ましい。０．０４Ｌ
／ｍｉｎ未満ではあまり効果が見られない。また、ＰＨ
３の流量を０．１Ｌ／ｍｉｎ以上とすることにより、形
成される薄膜がアモルファス化され、緻密となるので、
より抵抗を低下させることができ、バリア性もより良好
となる。
【００５５】図３に、ＰＨ３の流量とＴｉＮ系膜の比抵
抗値との関係を示す。ここでは、ガス流量をＴｉＣ
ｌ４：０．０２Ｌ／ｍｉｎ、ＮＨ３：０．５Ｌ／ｍｉ
ｎ、Ｎ２：０．１５Ｌ／ｍｉｎ、ＰＨ３：０〜０．２Ｌ
／ｍｉｎと変化させた。また、成膜時の基板温度を４３
０℃および５５０℃、チャンバー内圧力を４０Ｐａ、膜
厚を５０ｎｍとした。図３に示すように、ＰＨ３の流量
が０．０４Ｌ／ｍｉｎ以上ではっきりとした抵抗値の低
下が見られる。また、成膜温度が５５０℃のほうが全体
的に抵抗値が低い傾向が見られ、５５０℃成膜のＰＨ３
流量０．２Ｌ／ｍｉｎでは７０μΩ・ｃｍと極めて低い
値が得られる。
【００５６】この場合における成膜温度とＴｉＮ系膜の
比抵抗値との関係については、図４に示すように、ＰＨ
３を添加した場合のほうが添加しない場合よりも比抵抗
値の温度依存性が小さく、安定して低い抵抗値となる。
なお、図４では、ガス流量をＴｉＣｌ４：０．０２Ｌ／
ｍｉｎ、ＮＨ３：０．５Ｌ／ｍｉｎ、Ｎ２：０．１５Ｌ
／ｍｉｎ、ＰＨ３：０．２Ｌ／ｍｉｎとし、チャンバー
内圧力を４０Ｐａ、膜厚を５０ｎｍとした。
【００５７】成膜の際に、処理ガスとしてＮＨ３ガス、
ＴｉＣｌ４ガス、Ｏ２ガス、およびＰＨ３ガスを用いた
場合には、Ｔｉ，Ｎ，Ｏ，Ｐを含み、上述した高バリア
性および低抵抗特性を兼備したＴｉＮ系薄膜（ＴｉＯＮ
Ｐ膜）を得ることができる。すなわち、成膜時にＯ２ガ
スを供給することによりバリア性が向上するが、図５に
示すようにＯ２量（Ｏ２／ＮＨ３流量比）の増加に伴っ
て抵抗値が上昇する。しかし、図５に示すように、ＰＨ
３ガスの供給によりＰを導入することにより、Ｐを導入
しない場合に比べて抵抗値をより低下させることがで
き、結果として高バリア性および低抵抗特性を兼備した
ＴｉＮ系薄膜を得ることができる。なお、図５では、ガ
ス流量をＴｉＣｌ４：０．０２Ｌ／ｍｉｎ、ＮＨ３：
０．５Ｌ／ｍｉｎ、Ｎ２：０．１５Ｌ／ｍｉｎ、Ｐ
Ｈ３：０．２Ｌ／ｍｉｎおよび０Ｌ／ｍｉｎとし、Ｏ２
の流量を５×１０-5〜１×１０-3Ｌ／ｍｉｎ（Ｏ２／Ｎ
Ｈ３流量比０．０００１〜０．００８）まで変化させ、
チャンバー内圧力を４０Ｐａ、膜厚を５０ｎｍとした。
【００５８】以上は、成膜の際に、ガスの切換を行うこ
となく単独のＴｉＮ系膜を形成する場合について示した
が、以下のＴｉＮ系膜の積層膜を構成することにより、
従来よりも薄い膜厚で、より高いバリア性を得ることが
できる。具体的には、まず、ＴｉＣｌ４ガス、ＮＨ３ガ
ス、およびＯ２ガスをチャンバー１１内に導入し、図６
の（ａ）に示すように、下地層５０の上にＴｉ，Ｏ，Ｎ
を含有する第１の薄膜５１を形成し、その後、Ｏ２ガス
ライン４４を閉じ、ＰＨ３ガスライン４２を開いて、Ｔ
ｉＣｌ４ガス、ＮＨ３ガス、およびＰＨ３ガスをチャン
バー１１内に導入し、第１の薄膜５１の上にＴｉ，Ｎ，
Ｐを含有する第２の薄膜５２を形成する。
【００５９】このように２層構造とすることにより、従
来よりも薄い膜厚で、従来と同等の抵抗率を有しつつバ
リア性を向上させることが可能となる。この場合に、第
１の薄膜５１の膜厚は１〜１０ｎｍであることが好まし
く、第２の薄膜５２の膜厚は３〜５０ｎｍであることが
好ましい。
【００６０】特に、Ｃｕ配線層のバリア層として用いる
場合には、従来のＴｉＮ膜では良好なバリア効果を得る
ために５０ｎｍの膜厚が必要であるが、このような積層
構造にすることにより、高バリアＴｉＯＮ膜である第１
の薄膜を１〜５ｎｍ、Ｐを含有する低抵抗ＴｉＮ系膜で
ある第２の薄膜を５〜２０ｎｍと、合計膜厚を従来の半
分程度に薄くしても、従来のＴｉＮ膜と同様のバリア性
および抵抗値を有するバリア層とすることができる。な
お、上記第１の薄膜と第２の薄膜とは成膜の順序が逆で
あってもよい。
【００６１】また、図６の（ｂ）に示すように３層構造
のＴｉＮ系膜であってもよい。この場合には、まず、Ｔ
ｉＣｌ４ガス、ＮＨ３ガス、およびＯ２ガスをチャンバ
ー１１内に導入し、下地５０の上にＴｉ，Ｏ，Ｎを含有
する第１の薄膜５１を形成し、その後、Ｏ２ガスライン
４４を閉じ、ＰＨ３ガスライン４２を開いて、ＴｉＣｌ
４ガス、ＮＨ３ガス、およびＰＨ３ガスをチャンバー１
１内に導入し、第１の薄膜５１の上にＴｉ，Ｎ，Ｐを含
有する第２の薄膜５２を形成し、その後、ＰＨ ３ガスラ
イン４２を閉じ、再びＯ２ガスライン４４を開いて、Ｔ
ｉＣｌ４ガス、ＮＨ３ガス、およびＯ２ガスをチャンバ
ー１１内に導入し、第２の薄膜５２の上にＴｉ，Ｏ，Ｎ
を含有する第３の薄膜５３を形成する。
【００６２】このような３層構造とすることにより、従
来よりも薄い膜厚で、従来と同等の抵抗率を有しつつ両
側の膜に対するバリア性を向上させることが可能とな
る。この場合に、第１の薄膜５１および第３の薄膜５３
の膜厚は１〜１０ｎｍであることが好ましく、第２の薄
膜５２の膜厚は３〜５０ｎｍであることが好ましい。こ
のような３層構造は、例えば、Ｔａ２Ｏ５またはＲｕＯ
からなる絶縁層を有するキャパシタ部の上部電極として
有効である。
【００６３】このような２層膜および３層膜のいずれ
も、各層を同一の装置にてガスを切り換えることだけで
連続的に形成することができるので、困難性を伴うこと
なく短時間で形成することができる。
【００６４】なお、上記２層膜および３層膜のいずれに
おいても、第１の薄膜５１および／または第３の薄膜５
３を形成する際に、さらにＰを含むガスをチャンバー内
に導入し、Ｔｉ，Ｏ，Ｎ，Ｐを含有する薄膜とするか、
または、第２の薄膜５２を形成する際に、さらにＯを含
むガスをチャンバー内に導入し、Ｔｉ，Ｏ，Ｎ，Ｐを含
有する薄膜とすることもできる。これにより、得ようと
する膜に応じて特性をより向上させることが可能とな
る。
【００６５】以上のように、本発明によって得られるＴ
ｉＮ系薄膜は、単層であっても積層膜であっても、高バ
リア性および低抵抗特性のいずれか、または両方を有し
ており、メタル配線層のバリア層やキャパシタ上部電極
等として適している。
【００６６】本発明のＴｉＮ系薄膜は、実際の使用に際
しては、他の層と積層してなる膜構造体として使用され
る。具体的には、図７に示すように、第１の層５４と第
２の層５６との間に、ＣＶＤによりＴｉ，Ｏ，Ｎを含有
する薄膜、Ｔｉ，Ｎ，Ｐを含有する薄膜、およびＴｉ，
Ｏ，Ｎ，Ｐを含有する薄膜のいずれかからなるＴｉＮ系
薄膜５５が設けられる。
【００６７】このような膜構造体は、半導体装置の種々
の部分に適用可能である。例えば、第１の層としてＴｉ
薄膜、ＴｉＳｉ薄膜、ＣｏＳｉ薄膜のようなコンタクト
層を形成し、その上に本発明のＴｉＮ系薄膜を形成し、
さらにその上に第２の層として配線層や埋込み配線部と
して適用される金属層、例えば、Ｗ、ＡｌまたはＣｕ層
を形成する。また、第１の層としてのＣｏＳｉ薄膜をゲ
ート電極として用い、バリア層としての本発明のＴｉＮ
系薄膜電極を介して配線となる金属層を形成してもよ
い。その他このような膜構造体は、後述するようにＤＲ
ＡＭのキャパシタ部やメタルゲート電極部分等に適用す
ることが可能である。
【００６８】このように用いられる本発明のＴｉＮ系薄
膜をＣＶＤで形成する際には、上述の図１の装置のチャ
ンバー１１内によりＴｉＮ系薄膜を形成する前、すなわ
ちＮＨ３ガス、ＴｉＣｌ４ガス、ならびにＯ２ガスおよ
びＰＨ３ガスのいずれかまたは両方を導入する前、また
はＮＨ３ガス、ＴｉＣｌ４ガスを停止して薄膜形成を終
了した後、またはこれらの両方でチャンバー１１内にＯ
を含むガス、上記図１の装置ではＯ2ガスを導入する。
具体的には、まずＰＶＤやＣＶＤ（プラズマＣＶＤ、熱
ＣＶＤ）等により例えばＴｉ薄膜、ＴｉＳｉ薄膜、Ｃｏ
Ｓｉ薄膜等からなる第１の層を形成し、その後、ＣＶＤ
によりＴｉＮ系薄膜を形成するに先立ってＣＶＤチャン
バーにＯ2ガスを導入し、ＴｉＮ系薄膜を形成後にまた
Ｏ2ガスを導入し、その後、ＰＶＤやＣＶＤ（プラズマ
ＣＶＤ、熱ＣＶＤ）等により例えばＡｌ、Ｗ、Ｃｕ等の
金属からなる第２の層を形成する。なお、いずれかのＯ
2ガスの導入を省略することもできる。
【００６９】この際の酸素導入により、下地の第１の層
上および／またはＴｉＮ系薄膜上に薄い酸化膜が形成さ
れて隣接する第１の層および／または第２の層に対する
バリア性を高くすることができる。したがって、Ｔｉ，
Ｏ，Ｎを含有する薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含む
薄膜を形成する際に、酸素量を少なくしても良好なバリ
ア性を保つことができる。なお、ＴｉＮ系薄膜が上述の
ような積層膜の場合にも、これらをチャンバー１１で連
続して成膜する前または後またはその両方にＯを含むガ
スを導入することにより、このような効果を奏すること
ができる。
【００７０】次に、本発明に係るＴｉＮ系薄膜をメタル
配線層のコンタクト部に用いた例について図８を参照し
ながら説明する。図８の（ａ）の例では、Ｓｉ基板６０
上に層間絶縁膜６１が形成されており、層間絶縁膜６１
にはＳｉ基板６０の不純物拡散領域６０ａに達するコン
タクトホール６２が形成されている。層間絶縁膜６１お
よびコンタクトホール６２にはＴｉ薄膜６３および本発
明のＴｉＮ系薄膜６４が形成されている。このＴｉＮ系
薄膜６４の上には例えばＣｕまたはＷからなるメタル配
線層６６が形成されている。このメタル配線層６６はコ
ンタクトホール６２内にも充填され、Ｓｉ基板６０の不
純物拡散領域６０ａとメタル配線層６６とが導通され
る。ＴｉＮ系薄膜６４は従来のＴｉＮ薄膜よりもバリア
性が高いため、ＴｉＮ系薄膜６４の存在により、Ｃｕま
たはＷとＳｉとの反応による化合物の形成を極めて有効
に防止することができる。また、ＴｉＮ系薄膜６４はこ
のように高バリア性を有することから、Ｃｌ２の拡散を
極めて有効に防止することができる。ＴｉＮ系薄膜６４
としては高バリア性を得る観点からＴｉＯＮ膜やＴｉＯ
ＮＰ膜が好ましい。また、ＴｉＮＰ膜もアモルファス化
することにより比較的高いバリア性を有することから用
いることができる。この場合に、Ｔｉ薄膜６３は必ずし
も設ける必要はない。
【００７１】図８の（ｂ）の例では、（ａ）と同様に、
Ｓｉ基板６０上に層間絶縁膜６１が形成されており、層
間絶縁膜６１にはＳｉ基板６０の不純物拡散領域６０ａ
に達するコンタクトホール６２が形成されている。そし
て、層間絶縁膜６１およびコンタクトホール６２にはＴ
ｉＮＰ膜６７およびＴｉＯＮ膜６８の２層積層構造を有
するＴｉＮ系薄膜６９が設けられている。このＴｉＮ系
薄膜６９の上には例えばＣｕまたはＷからなるメタル配
線層６６が形成されている。このメタル配線層６６はコ
ンタクトホール６２内にも充填され、Ｓｉ基板６０の不
純物拡散領域６０ａとメタル配線層６６とが導通され
る。これによりＴｉＮＰ膜６７がコンタクト層として、
ＴｉＯＮ膜６８がバリア層として機能し、従来のＴｉ／
ＴｉＮ膜よりも一層良好な特性を得ることができる。
【００７２】図８の（ｃ）の例では、（ａ）と同様に、
Ｓｉ基板６０上に層間絶縁膜６１が形成されており、層
間絶縁膜６１にはＳｉ基板６０の不純物拡散領域６０ａ
に達するコンタクトホール６２が形成されている。コン
タクトホール６２内には、ＴｉＮＰ薄膜からなる埋め込
み配線層（プラグ）７０が形成されており、その上にＴ
ｉＯＮバリア層７１を介してＣｕまたはＷからなるメタ
ル配線層７２が形成されている。上述したように、Ｔｉ
ＮＰ薄膜は低抵抗であるから、このように埋め込み配線
層として用いることができる。
【００７３】なお、メタル配線層６６，７２はＣｕやＷ
に限らず他の金属または合金であってもよい。また、こ
のようにコンタクトホール部分に限らず他の導電層に導
通するビアホール部分にも同様に適用することが可能で
ある。
【００７４】次に、本発明に係るＴｉＮ系薄膜をＤＲＡ
Ｍ等のキャパシタ構造に用いた例について図９を参照し
ながら説明する。図９の（ａ）の例では、Ｓｉ基板８０
の不純物拡散領域８０ａには、アモルファスＳｉからな
る下部電極層８１が接続されており、この下部電極層８
１の上には、シリコンにＲＴＮ（Rapid Thermal Nitriz
ation）処理を施して形成されたＳｉＮバリア層８２を
介してＴａ２Ｏ５またはＲｕＯからなる絶縁層８３が形
成され、その上には本発明のＴｉＮ系薄膜からなる上部
電極層８４が形成されている。そして、上部電極層８４
の上にはメタル配線層（図示せず）が形成されている。
従来は、上部電極層８４としてはＴｉＮ膜が用いられて
いたが、後工程の熱処理によってＴａ２Ｏ５のＯがＴｉ
Ｎ膜に拡散してＴｉＯに変化し、その結果ＴｉＮ膜の膜
厚が減少してＴａ２Ｏ５の膜厚が厚くなり、容量が低下
するという問題があった。これに対して、本発明のＴｉ
Ｎ系薄膜からなる上部電極層８４を用いることにより、
このような問題を解決することができる。この場合に、
上部電極層８４を構成するＴｉＮ系薄膜としては、高い
バリア性を保持する観点から、ＴｉＯＮ膜またはＴｉＯ
ＮＰ膜が好ましい。また、これらとＴｉＮＰ膜との積層
構造とすることにより、膜厚が薄くても通常の比抵抗を
維持しつつ良好なバリア性を得ることができる。また、
ＴｉＯＮ膜またはＴｉＯＮＰ膜／ＴｉＮＰ膜、／ＴｉＯ
Ｎ膜またはＴｉＯＮＰ膜の３層積層構造とすることによ
り、上部電極層８４の両側において酸素や金属の拡散を
有効に防止することができる。
【００７５】図９の（ｂ）の例では、基本構造は（ａ）
と同様であるが、下部電極層８１の上のＳｉＮバリア層
８２の代わりに、本発明のＴｉＮ系薄膜からなるバリア
層８５が形成されている。バリア層８５を構成するＴｉ
Ｎ薄膜としては、高いバリア性を保持する観点から、Ｔ
ｉＯＮ膜またはＴｉＯＮＰ膜が好ましい。また、これら
とＴｉＮＰ膜との積層構造であってもよい。
【００７６】以上はＭＩＳ（Metal Isoration Silico
n）構造のものについて説明したが、下部電極としてア
モルファスＳｉの代わりにルテニウム等の金属を用いた
ＭＩＭ（Metal Isoration Metal）構造の場合について
も同様に本発明のＴｉＮ系薄膜を用いることができる。
また、ＭＩＭ構造の下部電極として本発明のＴｉＮ系薄
膜を用いることもできる。その例を図９の（ｃ）に示
す。この例では、アモルファスシリコンからなる下部電
極層８１の代わりに、ＴｉＮＰ膜からなる下部電極層８
６が設けられている。そして下部電極層８６の上にＴｉ
ＯＮ膜またはＴｉＯＮＰ膜からなるバリア層８７が設け
られている。なお、絶縁層８３および上部電極層８４
は、図９の（ａ），（ｂ）と同様に構成される。
【００７７】図８の場合および図９の場合には、本発明
に係るＴｉＮ系薄膜と、メタル配線またはＴａ２Ｏ５ま
たはＲｕＯからなる絶縁層とを図１０に示すクラスター
ツール型の処理システムを用いて連続的に成膜すること
ができる。このシステムは、中央に搬送室９０が配置さ
れ、その周囲に、２つのカセットチャンバー９１，９
２、脱ガス用チャンバー９３、成膜装置９４、プリクリ
ーニング装置９５、成膜装置９６、成膜装置９７、およ
び冷却チャンバー９８が設けられている。そして、搬送
室９０に設けられた搬送アーム９９により各チャンバー
に対する半導体ウエハＷの搬入および搬出が行われる。
【００７８】このような成膜システムにおいては、成膜
装置９４，９６，９７の一つが本発明のＴｉＮ系薄膜を
形成するためのものであり、他はメタル配線またはＴａ
２Ｏ ５またはＲｕＯからなる絶縁層を形成するためのも
のである。成膜処理動作について図９の（ｂ）のキャパ
シタ構造を形成する場合を例にとって説明すると、まず
搬送アーム９９により、カセットチャンバー９１から半
導体ウエハＷを一枚取り出し、プリクリーニング装置９
５に装入して、ＢｒＣｌ３により表面酸化物等を除去す
る。次に、搬送アーム９９により半導体ウエハＷを脱ガ
ス用チャンバー９３に装入し、ウエハの脱ガスを行う。
その後、半導体ウエハＷを成膜装置９４，９６，９７の
うちいずれかで本発明のＴｉＮ系薄膜からなるバリア層
を成膜し、その後、真空を破らずに搬送アーム９９によ
りウエハＷを他のいずれかの成膜装置に搬入してＴａ２
Ｏ５からなる絶縁層を形成する。その後、再び最初の成
膜装置に搬入して本発明のＴｉＮ系薄膜からなる上部電
極層を成膜する。また、場合によっては、ウエハＷがさ
らに他の成膜装置に搬入され、上部電極層の上にメタル
配線層が形成される。ここまでで所定の成膜は終了し、
その後半導体ウエハＷは冷却チャンバー９８で冷却さ
れ、カセットチャンバー９２に収納される。
【００７９】次に、本発明に係るＴｉＮ系薄膜をゲート
電極に用いた例について図１１、図１２を参照しながら
説明する。図１１の（ａ）の例では、Ｓｉ基板１００の
上に絶縁膜１０１を介してポリシリコン膜１０２および
その上のＴｉＮＰ薄膜１０３からなるゲート電極１０４
が設けられており、ＴｉＮＰ薄膜１０３上にはＷ配線層
１０６が形成されている。すなわち、従来のポリシリコ
ンおよびタングステンシリサイド（ＷＳｉ）の２層構造
のゲート電極のうちＷＳｉをＴｉＮＰに置き換えた構造
を有している。なお、参照符号１０５はＳｉＮからなる
スペーサを示す。ゲート電極として用いられているＴｉ
ＮＰは低抵抗であり、またバリア性にも優れており、し
かも熱的に安定であるから、（ａ）の構造は従来のポリ
シリコンおよびＷＳｉの２層構造のゲート電極よりも優
れた特性を示す。さらに、アモルファス化することによ
り、バリア性を一層高めることができ、さらに優れた特
性を得ることができる。具体的には、より高速化が可能
であり、また膜厚を薄くすることが可能である。従来の
ポリシリコンおよびタングステンシリサイド（ＷＳｉ）
の２層構造のゲート電極は、いずれも１００ｎｍであり
合計２００ｎｍであったが、ポリシリコンの上のＴｉＮ
Ｐ層の厚さは１０〜５０ｎｍでよく、合計で１１０〜１
５０ｎｍと従来の２層構造のゲート電極よりもかなり薄
くすることができる。ＴｉＮＰをアモルファス化するこ
とによりバリア性を向上させた場合には、特に薄くする
ことができる。
【００８０】図１１の（ｂ）の例では、（ａ）のゲート
電極１０４の代わりに、ＴｉＮＰ薄膜のみからなるゲー
ト電極１０７を設けている。上述したように、ＴｉＮＰ
薄膜は低抵抗で耐熱性も高く、しかもバリア性に優れて
いるため、ＴｉＮＰ薄膜単独でもポリシリコン／ＴｉＮ
Ｐの２層構造と同様、ゲート電極として優れた特性を得
ることができる。この際のＴｉＮＰゲート電極１０７の
厚さは、２０〜５０ｎｍ程度で十分であり、極めて薄い
ゲート電極を実現することができる。そして、このよう
にＴｉＮＰ層単独の場合にも、アモルファス化すること
によりバリア性を向上させることにより、特に膜厚を薄
くすることができる。
【００８１】また、図１２の（ａ）の例では、ＣｏＳｉ
薄膜をゲート電極１０８として用い、本発明のＣＶＤで
形成されたＴｉＮ系薄膜で構成されたバリア層１０９を
介してＷ配線層１０６が形成されている。ＣｏＳｉ薄膜
は低抵抗でありゲート電極として優れた特性を得ること
ができ、ゲート電極自体を薄くすることができる。ま
た、本発明のＴｉＮ系薄膜で構成されたバリア層１０９
により優れたバリア性を得ることができる。
【００８２】図１２の（ｂ）の例では、Ｓｉ基板１００
の上に、ＢＳＴ、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）、
Ｔａ２Ｏ５またはＲｕＯの高誘電率材料からなる絶縁層
１１０を形成し、その上に本発明に係るＣＶＤ−ＴｉＮ
系薄膜で形成されたバリア層１１１を形成し、さらにそ
の上にＡｌ、Ｗ，Ｃｕからなるメタルゲート電極１１２
を形成している。図１２の（ｂ）中１１３，１１４はそ
れぞれソースおよびドレインである。この構造は高速化
に対応可能な構造であり、本発明のＣＶＤ−ＴｉＮ系薄
膜からなるバリア層１１１は、メタルゲート電極１１２
と高誘電率材料からなる絶縁層１１０との間の相互拡散
を有効に防止することができる。
【００８３】次に、本発明のＴｉＮ系薄膜を半導体基板
の主面に形成された拡散領域に配線を形成する際のコン
タクト構造に用いた場合について説明する。図１３で
は、Ｓｉ基板１２０の主面に形成された拡散領域（ソー
スまたはドレイン）１２１上に、ＴｉＳｉ薄膜またはＣ
ｏＳｉ薄膜からなるコンタクト層１２２を形成し、その
上に本発明のＴｉＮ系薄膜からなるバリア層１２３を形
成し、さらにその上にＡｌ、Ｗ，Ｃｕ等からなる配線層
１２４を形成している。この場合に、ＴｉＳｉ薄膜、Ｃ
ｏＳｉ薄膜は低抵抗であるからコンタクト層として良好
な特性を示し、かつ本発明のＴｉＮ系薄膜によって良好
なバリア特性を得ることができるから、極めて良好な特
性のコンタクト構造を得ることができる。なお、参照符
号１２５はゲート電極を示す。
【００８４】なお、本発明は、上記実施の形態に限定さ
れることなく種々変形可能である。例えば、各工程の条
件は一例にすぎず、プロセスに応じて適宜条件設定を行
えばよい。さらに、用いる基板としては、半導体ウエハ
に限らず他のものであってもよく、また、表面上に他の
層を形成した基板であってもよい。さらにまた、上記実
施形態ではＴｉＮ系薄膜を熱ＣＶＤで成膜した例につい
て示したが、これに限るものではなく、他のＣＶＤであ
ってもよい。ただし、熱ＣＶＤで成膜することにより、
複雑な処理を行うことなく比較的容易にＴｉＮ系薄膜を
形成することができるので熱ＣＶＤで成膜することが好
ましい。
【００８５】
【発明の効果】以上説明したように、本発明のＴｉＮ系
薄膜は、ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎを含有す
ることにより、従来のＴｉＮ薄膜よりもバリア性が高
く、バリア層として適している。また、本発明のＴｉＮ
系薄膜は、ＣＶＤにより形成され、Ｔｉ，Ｎ，Ｐを含有
することにより、従来のＴｉＮ薄膜よりも抵抗値が低
く、バリア層やキャパシタ上部電極として適している。
【００８６】また、ＣＶＤにより、Ｔｉ，Ｏ，Ｎ，Ｐを
含有するＴｉＮ系薄膜を形成することにより、高バリア
性および低抵抗特性を兼備させることができる。
【００８７】さらに、ＣＶＤにより形成され、Ｔｉ，
Ｏ，Ｎを含有する第１の薄膜と、ＣＶＤにより形成さ
れ、Ｔｉ，Ｎ，Ｐを含有する第２の薄膜との積層構造を
有するＴｉＮ系薄膜を構成することにより、第１層の高
いバリア性と第２層の低抵抗特性により、従来のバリア
層よりも薄くても同等以上の特性を得ることができる。
また、ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎを含有する
第１の薄膜と、ＣＶＤにより形成され、Ｔｉ，Ｎ，Ｐを
含有する第２の薄膜と、ＣＶＤにより形成され、Ｔｉ，
Ｏ，Ｎを含有する第３の薄膜との積層構造を有するＴｉ
Ｎ系薄膜を構成することにより、両側の層に対するバリ
ア性を発揮させることができる。
【００８８】さらにまた、これらのＴｉＮ系薄膜は、半
導体装置において、（１）配線層と半導体基板またはそ
の上の導電層との間のコンタクト部におけるバリア層や
埋め込み配線部として、（２）Ｔａ２Ｏ５またはＲｕＯ
からなる絶縁層を有するキャパシタ部の上部電極層、バ
リア層、下部電極層として、（３）ゲート電極の少なく
とも一部、（４）半導体基板の主面上のコンタクト構造
として用いることにより、優れた効果を得ることができ
る。
【図面の簡単な説明】
【図１】本発明に係るＴｉＮ系薄膜を成膜するための成
膜装置を示す断面図。
【図２】Ｏ２／ＮＨ３流量比とＴｉＯＮ薄膜の比抵抗値
との関係を示す図。
【図３】ＰＨ３の流量とＴｉＮ系薄膜の比抵抗値との関
係を示す図。
【図４】成膜温度とＴｉＮ系薄膜の比抵抗値との関係を
ＰＨ３を用いた場合と用いない場合とで比較して示す
図。
【図５】Ｏ２／ＮＨ３流量比とＴｉＮ系薄膜の比抵抗値
との関係をＰＨ３を用いた場合と用いない場合とで比較
して示す図。
【図６】本発明に係るＴｉＮ系薄膜の積層構造の例を示
す断面図。
【図７】本発明に係るＴｉＮ系薄膜を用いた膜構造体を
示す断面図。
【図８】本発明に係るＴｉＮ系薄膜をメタル配線層のコ
ンタクト部に用いた例を示す断面図。
【図９】本発明に係るＴｉＮ系薄膜をＤＲＡＭ等のキャ
パシタ構造に用いた例を示す断面図。
【図１０】本発明に係るＴｉＮ系薄膜と他の膜とを連続
的に成膜可能な成膜システムの一例を示す模式図。
【図１１】本発明に係るＴｉＮ系薄膜をゲート電極に用
いた例を示す断面図。
【図１２】本発明に係るＴｉＮ系薄膜をゲート電極に用
いた例を示す断面図。
【図１３】本発明に係るＴｉＮ系薄膜を半導体基板の主
面に形成された拡散領域に配線を形成する際のコンタク
ト構造に用いた例を示す断面図。
【符号の説明】
１１；チャンバー １２；サセプター １５；ヒーター １８；排気管 １９；排気装置 ２０；シャワーヘッド ３３；ＴｉＣｌ４源供給源 ３４；ＰＨ３供給源 ３５；ＮＨ３供給源 ３６；Ｏ２供給源 ５１；第１の薄膜 ５２；第２の薄膜 ５３；第３の薄膜 ６４；ＴｉＮ系薄膜 ６６；メタル配線層 ６７；ＴｉＮＰ膜 ６８；ＴｉＯＮ膜 ６９；層積層構造を有するＴｉＮ系薄膜 ８２；ＳｉＮバリア層 ８３；絶縁層（Ｔａ２Ｏ５膜またはＲｕＯ膜） ８４；上部電極層（ＴｉＮ系薄膜） ８５；バリア層（ＴｉＮ系薄膜） ８６；下部電極層（ＴｉＮ系薄膜） １０３；ＴｉＮＰ薄膜 １０４；ゲート電極 １０７；ゲート電極（ＴｉＮＰ薄膜） １０９，１１１，１２３；バリア層 Ｗ……半導体ウエハ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｃ 21/822 27/10 ６２１Ｃ 27/108 21/8242

Claims (54)

    【特許請求の範囲】
  1. 【請求項１】 ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎを
    含有することを特徴とするＴｉＮ系薄膜。
  2. 【請求項２】 ＣＶＤにより形成され、Ｔｉ，Ｎ，Ｐを
    含有することを特徴とするＴｉＮ系薄膜。
  3. 【請求項３】 ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎ，
    Ｐを含有することを特徴とするＴｉＮ系薄膜。
  4. 【請求項４】 ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎを
    含有する第１の薄膜と、ＣＶＤにより形成され、Ｔｉ，
    Ｎ，Ｐを含有する第２の薄膜との積層構造を有すること
    を特徴とするＴｉＮ系薄膜。
  5. 【請求項５】 前記第１の薄膜がさらにＰを含有する
    か、または前記第２の薄膜がさらにＯを含有することを
    特徴とする請求項４に記載のＴｉＮ系薄膜。
  6. 【請求項６】 前記第１の薄膜の膜厚は１〜１０ｎｍで
    あり、前記第２の薄膜の膜厚は３〜５０ｎｍであること
    を特徴とする請求項４または請求項５に記載のＴｉＮ系
    薄膜。
  7. 【請求項７】 ＣＶＤにより形成され、Ｔｉ，Ｏ，Ｎを
    含有する第１の薄膜と、ＣＶＤにより第１の薄膜の上に
    形成され、Ｔｉ，Ｎ，Ｐを含有する第２の薄膜と、ＣＶ
    Ｄにより第２の薄膜の上に形成され、Ｔｉ，Ｏ，Ｎを含
    有する第３の薄膜との積層構造を有することを特徴とす
    るＴｉＮ系薄膜。
  8. 【請求項８】 前記第１の薄膜および第３の薄膜の少な
    くとも一方がさらにＰを含有するか、または前記第２の
    薄膜がさらにＯを含有することを特徴とする請求項７に
    記載のＴｉＮ系薄膜。
  9. 【請求項９】 前記第１の薄膜および第３の薄膜の膜厚
    は１〜１０ｎｍであり、前記第２の薄膜の膜厚は３〜５
    ０ｎｍであることを特徴とする請求項７または請求項８
    に記載のＴｉＮ系薄膜。
  10. 【請求項１０】 チャンバー内に基板を配置する工程
    と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、お
    よびＯを含むガスをチャンバー内に導入し、ＣＶＤによ
    り基板上にＴｉ，Ｏ，Ｎを含有する薄膜を形成する工程
    とを有することを特徴とするＴｉＮ系薄膜の成膜方法。
  11. 【請求項１１】 前記Ｔｉ，Ｏ，Ｎを含有する薄膜を形
    成する工程の前および／または後にＯを含むガスをチャ
    ンバー内に導入する工程をさらに有することを特徴とす
    る請求項１０に記載のＴｉＮ系薄膜の成膜方法。
  12. 【請求項１２】 チャンバー内に基板を配置する工程
    と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、Ｏ
    を含むガス、およびＰを含むガスをチャンバー内に導入
    し、ＣＶＤにより基板上にＴｉ，Ｏ，Ｎ，Ｐを含有する
    薄膜を形成する工程とを有することを特徴とするＴｉＮ
    系薄膜の成膜方法。
  13. 【請求項１３】 前記Ｔｉ，Ｏ，Ｎ，Ｐを含有する薄膜
    を形成する工程の前および／または後にＯを含むガスを
    チャンバー内に導入する工程をさらに有することを特徴
    とする請求項１２に記載のＴｉＮ系薄膜の成膜方法。
  14. 【請求項１４】 ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを
    含むガス、およびＯを含むガスをチャンバー内に導入
    し、ＣＶＤによりＴｉ，Ｏ，Ｎを含有する第１の薄膜を
    形成する工程と、 ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、および
    Ｐを含むガスをチャンバー内に導入し、ＣＶＤによりＴ
    ｉ，Ｎ，Ｐを含有する第２の薄膜を形成する工程とを有
    することを特徴とするＴｉＮ系薄膜の成膜方法。
  15. 【請求項１５】 前記第１の薄膜を形成する際に、さら
    にＰを含むガスをチャンバー内に導入し、Ｔｉ，Ｏ，
    Ｎ，Ｐを含有する薄膜とするか、または前記第２の薄膜
    を形成する際に、さらにＯを含むガスをチャンバー内に
    導入し、Ｔｉ，Ｏ，Ｎ，Ｐを含有する薄膜とすることを
    特徴とする請求項１４に記載のＴｉＮ系薄膜の成膜方
    法。
  16. 【請求項１６】 前記第１の薄膜と第２の薄膜とは同一
    の装置にて連続的に形成されることを特徴とする請求項
    １４または請求項１５に記載のＴｉＮ系薄膜の成膜方
    法。
  17. 【請求項１７】 ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを
    含むガス、およびＯを含むガスをチャンバー内に導入
    し、ＣＶＤによりＴｉ，Ｏ，Ｎを含有する第１の薄膜を
    形成する工程と、 ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、および
    Ｐを含むガスをチャンバー内に導入し、ＣＶＤによりＴ
    ｉ，Ｎ，Ｐを含有する第２の薄膜を第１の薄膜上に形成
    する工程と、 ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、および
    Ｏを含むガスをチャンバー内に導入し、ＣＶＤによりＴ
    ｉ，Ｏ，Ｎを含有する第３の薄膜を第２の薄膜上に形成
    する工程とを有することを特徴とするＴｉＮ系薄膜の成
    膜方法。
  18. 【請求項１８】 前記第１の薄膜および／または第３の
    薄膜を形成する際に、さらにＰを含むガスをチャンバー
    内に導入し、Ｔｉ，Ｏ，Ｎ，Ｐを含有する薄膜とする
    か、または前記第２の薄膜を形成する際に、さらにＯを
    含むガスをチャンバー内に導入し、Ｔｉ，Ｏ，Ｎ，Ｐを
    含有する薄膜とすることを特徴とする請求項１７に記載
    のＴｉＮ系薄膜の成膜方法。
  19. 【請求項１９】 前記第１の薄膜と第２の薄膜と第３の
    薄膜とは同一の装置にて連続的に形成されることを特徴
    とする請求項１７または請求項１８に記載のＴｉＮ系薄
    膜の成膜方法。
  20. 【請求項２０】 前記Ｎを含むガスおよびＨを含むガス
    としてＮＨ３を用いることを特徴とする請求項１０ない
    し請求項１９のいずれか１項に記載のＴｉＮ系薄膜の成
    膜方法。
  21. 【請求項２１】 ＮＨ３に対するＯを含むガスのＯ２に
    換算した体積比を０．０００１〜０．００１にすること
    を特徴とする請求項２０に記載のＴｉＮ系薄膜の成膜方
    法。
  22. 【請求項２２】 前記Ｏを含むガスは、Ｏ２ガス、ＮＯ
    ガス、Ｎ２Ｏガスから選択されたものであることを特徴
    とする請求項１０ないし請求項２１のいずれか１項に記
    載のＴｉＮ系薄膜の成膜方法。
  23. 【請求項２３】 チャンバー内に基板を配置する工程
    と、ＴｉＣｌ４ガス、Ｎを含むガス、Ｈを含むガス、お
    よびＰを含むガスをチャンバー内に導入し、ＣＶＤによ
    り基板上にＴｉ，Ｎ，Ｐを含有する薄膜を形成する工程
    とを有することを特徴とするＴｉＮ系薄膜の成膜方法。
  24. 【請求項２４】 前記Ｔｉ，Ｎ，Ｐを含有する薄膜を形
    成する工程の前および／または後にＯを含むガスをチャ
    ンバー内に導入する工程をさらに有することを特徴とす
    る請求項２３に記載のＴｉＮ系薄膜の成膜方法。
  25. 【請求項２５】 前記Ｐを含むガスはＰＨ３であること
    を特徴とする請求項１２から請求項１９、請求項２３、
    請求項２４のいずれか１項に記載のＴｉＮ系薄膜の成膜
    方法。
  26. 【請求項２６】 前記ＰＨ３の供給量は０．０４〜０．
    ３Ｌ／ｍｉｎであることを特徴とする請求項２５に記載
    のＴｉＮ系薄膜の成膜方法。
  27. 【請求項２７】 前記ＰＨ３の供給量を０．１Ｌ／ｍｉ
    ｎ以上として、形成される薄膜をアモルファス化するこ
    とを特徴とする請求項２６に記載のＴｉＮ系薄膜の成膜
    方法。
  28. 【請求項２８】 前記Ｎを含むガスおよびＨを含むガス
    としてＮＨ３を用いたことを特徴とする請求項２３ない
    し請求項２７のいずれか１項に記載のＴｉＮ系薄膜の成
    膜方法。
  29. 【請求項２９】 前記ＣＶＤは熱ＣＶＤであることを特
    徴とする請求項１０ないし請求項２８に記載のＴｉＮ系
    薄膜の成膜方法。
  30. 【請求項３０】 被処理基板を収容するチャンバーと、 チャンバー内で被処理基板を支持する支持部材と、 チャンバー内に成膜ガスを導入する成膜ガス導入機構
    と、 前記支持部材に支持された被処理基板を加熱する加熱機
    構とを具備し、 前記成膜ガス導入機構は、ＴｉＣｌ４ガス、Ｎを含むガ
    ス、およびＨを含むガスの供給源を有し、さらに、Ｏを
    含むガスの供給源およびＰを含むガスの供給源の少なく
    とも一方を有することを特徴とするＴｉＮ系薄膜の成膜
    装置。
  31. 【請求項３１】 Ｏを含むガスの供給源からのガスの供
    給、およびＰを含むガスの供給源からのガスの供給を調
    節することにより、Ｔｉ，Ｏ，Ｎを含有する薄膜とＴ
    ｉ，Ｎ，Ｐを含有する薄膜とを連続して形成することが
    可能な請求項３０に記載のＴｉＮ系薄膜の成膜装置。
  32. 【請求項３２】 第１の層と、第２の層と、これら第１
    および第２の層の間に設けられ、ＣＶＤで形成されたＴ
    ｉ，Ｏ，Ｎを含有する薄膜、Ｔｉ，Ｎ，Ｐを含有する薄
    膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有する薄膜のいずれ
    か、またはこれらの２以上からなる積層体で構成された
    ＴｉＮ系薄膜とを具備することを特徴とする膜構造体。
  33. 【請求項３３】 前記第１の層はＴｉ薄膜、ＴｉＳｉ薄
    膜およびＣｏＳｉ薄膜のいずれかであり、前記第２の層
    は金属層であることを特徴とする請求項３２の膜構造
    体。
  34. 【請求項３４】 前記第２の層を構成する金属層は、
    Ｗ、ＡｌまたはＣｕで形成されていることを特徴とする
    請求項３３に記載の膜構造体。
  35. 【請求項３５】 第１の層を形成する工程と、 第１の層の上に、ＣＶＤによりＴｉ，Ｏ，Ｎを含有する
    薄膜、Ｔｉ，Ｎ，Ｐを含有する薄膜、およびＴｉ，Ｏ，
    Ｎ，Ｐを含有する薄膜のいずれか、またはこれらの２以
    上からなる積層体で構成されたＴｉＮ系薄膜を成膜する
    工程と、 その上に第２の層を形成する工程と、 前記ＴｉＮ系薄膜を形成する工程の前および／または後
    にＣＶＤ成膜チャンバー内にＯを含むガスを導入する工
    程とを有することを特徴とする膜構造体の製造方法。
  36. 【請求項３６】 前記第１の層はＴｉ薄膜、ＴｉＳｉ薄
    膜およびＣｏＳｉ薄膜のいずれかであり、前記第２の層
    は金属層であることを特徴とする請求項３５に記載の膜
    構造体の製造方法。
  37. 【請求項３７】 前記第２の層を構成する金属層は、
    Ｗ、ＡｌまたはＣｕで形成されていることを特徴とする
    請求項３６に記載の膜構造体の製造方法。
  38. 【請求項３８】 配線層と、 この配線層と半導体基板またはその上の導電層とを接続
    する埋め込み配線部と、 埋め込み配線部と半導体基板またはその上の導電層との
    間に設けられたバリア層とを備え、 前記バリア層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを含
    有するＴｉＮ系薄膜、ＣＶＤで形成されたＴｉ，Ｎ，Ｐ
    を含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含
    有するＴｉＮ系薄膜のいずれかを有することを特徴とす
    る半導体装置。
  39. 【請求項３９】 配線層と、 この配線層と半導体基板またはその上の導電層とを接続
    する埋め込み配線部と、 埋め込み配線部と半導体基板またはその上の導電層との
    間に設けられたバリア層とを備え、 前記バリア層は、埋め込み配線部側にＣＶＤにより形成
    されたＴｉ，Ｏ，Ｎを含有する第１のＴｉＮ系薄膜と、
    半導体基板またはその上の導電層の側にＣＶＤにより形
    成されたＴｉ，Ｎ，Ｐを含有する第２のＴｉＮ系薄膜と
    で構成されていることを特徴とする半導体装置。
  40. 【請求項４０】 前記バリア層の第１のＴｉＮ系薄膜
    は、さらにＰを含有することを特徴とする請求項３９に
    記載の半導体装置。
  41. 【請求項４１】 配線層と、 この配線層と半導体基板またはその上の導電層とを接続
    する埋め込み配線部とを備え、 前記埋め込み配線部は、ＣＶＤで形成されたＴｉ，Ｎ，
    Ｐを含有するＴｉＮ系薄膜で構成されていることを特徴
    とする半導体装置。
  42. 【請求項４２】 前記配線層と埋め込み配線部との間
    に、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを含有するＴｉＮ
    系薄膜で形成されたバリア層を有することを特徴とする
    請求項４１に記載の半導体装置。
  43. 【請求項４３】 Ｔａ２Ｏ５またはＲｕＯからなる絶縁
    層と、その下に設けられた下部電極層と、前記絶縁層の
    上に設けられた上部電極層とを有するキャパシタ部を備
    え、 前記上部電極層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを
    含有するＴｉＮ系薄膜、ＣＶＤで形成されたＴｉ，Ｎ，
    Ｐを含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを
    含有するＴｉＮ系薄膜のいずれか、またはこれらの２以
    上からなる積層膜で構成されていることを特徴とする半
    導体装置。
  44. 【請求項４４】 前記下部電極層と前記絶縁層との間に
    設けられたバリア層を有し、このバリア層は、ＣＶＤで
    形成されたＴｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、ＣＶ
    Ｄで形成されたＴｉ，Ｎ，Ｐを含有するＴｉＮ系薄膜、
    およびＣＶＤで形成されたＴｉ，Ｏ，Ｎ，Ｐを含有する
    ＴｉＮ系薄膜のいずれか、またはこれらの２以上からな
    る積層膜で構成されていることを特徴とする請求項４３
    に記載の半導体装置。
  45. 【請求項４５】 Ｔａ２Ｏ５またはＲｕＯからなる絶縁
    層と、その下に設けられた下部電極層と、前記下部電極
    層と前記絶縁層との間に設けられたバリア層と、前記絶
    縁層の上に設けられた上部電極層とを有するキャパシタ
    部を備え、 前記下部電極層は、ＣＶＤで形成されたＴｉ，Ｎ，Ｐを
    含有するＴｉＮ系薄膜で構成され、 前記バリア層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを含
    有するＴｉＮ系薄膜、またはＣＶＤで形成されたＴｉ，
    Ｏ，Ｎ，Ｐを含有するＴｉＮ系薄膜で構成され、 前記上部電極層は、ＣＶＤで形成されたＴｉ，Ｏ，Ｎを
    含有するＴｉＮ系薄膜、ＣＶＤで形成されたＴｉ，Ｎ，
    Ｐを含有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを
    含有するＴｉＮ系薄膜のいずれか、またはこれらの２以
    上からなる積層膜で構成されていることを特徴とする半
    導体装置。
  46. 【請求項４６】 半導体基板の主面上に絶縁層を介して
    形成され、配線層が接続されたゲート電極を備え、 前記ゲート電極は、ＣＶＤにより形成されたＴｉ，Ｎ，
    Ｐを含有するＴｉＮ系薄膜を有することを特徴とする半
    導体装置。
  47. 【請求項４７】 前記ゲート電極は、ポリシリコン層
    と、その上にＣＶＤにより形成されたＴｉ，Ｎ，Ｐを含
    有するＴｉＮ系薄膜との積層構造であることを特徴とす
    る請求項４４に記載の半導体装置。
  48. 【請求項４８】 Ｔｉ薄膜からなるコンタクト層と、 前記コンタクト層上に設けられ、ＣＶＤで形成されたＴ
    ｉ，Ｏ，Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含
    有するＴｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有す
    るＴｉＮ系薄膜のいずれかで構成されたバリア層と、 前記バリア層の上に形成された金属層とを具備すること
    を特徴とする半導体装置。
  49. 【請求項４９】 ＴｉＳｉ薄膜からなるコンタクト層
    と、 前記コンタクト層上にＣＶＤで形成された、Ｔｉ，Ｏ，
    Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含有するＴ
    ｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ
    系薄膜のいずれかで構成されたバリア層と、 前記バリア層の上に形成された金属層とを具備すること
    を特徴とする半導体装置。
  50. 【請求項５０】 ＣｏＳｉ薄膜からなるコンタクト層
    と、 前記コンタクト層上にＣＶＤで形成された、Ｔｉ，Ｏ，
    Ｎを含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含有するＴ
    ｉＮ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ
    系薄膜のいずれかで構成されたバリア層と、 前記バリア層の上に形成された金属層とを具備すること
    を特徴とする半導体装置。
  51. 【請求項５１】 半導体基板の主面上に絶縁層を介して
    形成されたＣｏＳｉ薄膜からなるゲート電極と、 前記ゲート電極上にＣＶＤで形成された、Ｔｉ，Ｏ，Ｎ
    を含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含有するＴｉ
    Ｎ系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ系
    薄膜のいずれかで構成されたバリア層と、 前記バリア層の上に形成された配線を構成する金属層と
    を具備することを特徴とする半導体装置。
  52. 【請求項５２】 前記金属層は、Ｗ、ＡｌまたはＣｕで
    形成されていることを特徴とする請求項４８から請求項
    ５１のいずれか１項に記載の半導体装置。
  53. 【請求項５３】 半導体基板の主面上に形成された高誘
    電体からなる絶縁層と、 前記絶縁層の上にＣＶＤで形成された、Ｔｉ，Ｏ，Ｎを
    含有するＴｉＮ系薄膜、Ｔｉ，Ｎ，Ｐを含有するＴｉＮ
    系薄膜、およびＴｉ，Ｏ，Ｎ，Ｐを含有するＴｉＮ系薄
    膜のいずれかで構成されたバリア層と、 前記バリア層の上に形成された金属からなるゲート電極
    とを具備することを特徴とする半導体装置。
  54. 【請求項５４】 前記絶縁層はＢＳＴ、Ｐｂ（Ｚｒ，Ｔ
    ｉ）Ｏ３（ＰＺＴ）、Ｔａ2Ｏ5またはＲｕＯで形成さ
    れ、前記ゲート電極はＷ、ＡｌまたはＣｕで形成されて
    いることを特徴とする請求項５３に記載の半導体装置。
JP2000254544A 1999-09-13 2000-08-24 ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 Pending JP2001156024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000254544A JP2001156024A (ja) 1999-09-13 2000-08-24 ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25860999 1999-09-13
JP11-258609 1999-09-13
JP2000254544A JP2001156024A (ja) 1999-09-13 2000-08-24 ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2001156024A true JP2001156024A (ja) 2001-06-08

Family

ID=17322659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000254544A Pending JP2001156024A (ja) 1999-09-13 2000-08-24 ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置

Country Status (3)

Country Link
JP (1) JP2001156024A (ja)
KR (3) KR100758747B1 (ja)
TW (1) TW501191B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193237A (ja) * 2001-12-26 2003-07-09 Ulvac Japan Ltd 金属窒化物膜の形成方法
JP2006024899A (ja) * 2004-06-10 2006-01-26 Matsushita Electric Ind Co Ltd キャパシタおよびその製造方法
JP2008041769A (ja) * 2006-08-02 2008-02-21 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2008192650A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体記憶装置および半導体記憶装置の製造方法
JP2013014832A (ja) * 2011-07-06 2013-01-24 Toyota Central R&D Labs Inc 透明導電膜、導電部材およびその製造方法
JP2013219380A (ja) * 2007-06-04 2013-10-24 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2016098423A (ja) * 2014-11-25 2016-05-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2017117823A (ja) * 2015-12-21 2017-06-29 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
TWI742098B (zh) * 2016-07-06 2021-10-11 日商東京威力科創股份有限公司 釕（Ｒｕ）配線及該釕配線的製造方法
CN114207886A (zh) * 2019-08-08 2022-03-18 凸版印刷株式会社 燃料电池用膜电极接合体及固体高分子型燃料电池

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153024A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05182928A (ja) * 1991-06-28 1993-07-23 Sony Corp ＴｉＯＮ膜形成方法
JPH05259108A (ja) * 1992-03-11 1993-10-08 Mitsubishi Electric Corp 酸素添加窒化チタン膜及びその製造方法
JPH05267219A (ja) * 1992-03-19 1993-10-15 Sony Corp メタルプラグの形成方法
JPH05304107A (ja) * 1992-04-24 1993-11-16 Sony Corp 配線構造、配線構造の形成方法、配線構造形成装置、及び半導体装置
JPH06120479A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置及びその製造方法
JPH07263359A (ja) * 1994-03-25 1995-10-13 Sumitomo Metal Ind Ltd 薄膜の形成方法
WO1998024117A1 (de) * 1996-11-29 1998-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum erzeugen einer titanmonophosphidschicht und ihre verwendung
JPH1131669A (ja) * 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法
JPH1167686A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH1174458A (ja) * 1997-08-29 1999-03-16 Nec Corp 半導体装置及びその製造方法
JPH11168073A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体装置の製造方法
JPH11251587A (ja) * 1998-03-03 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2000235963A (ja) * 1999-02-17 2000-08-29 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜
JP2001023930A (ja) * 1999-07-06 2001-01-26 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211346B2 (ja) * 1992-02-29 2001-09-25 ソニー株式会社 半導体装置におけるバリアメタル層の形成方法
ES2166416T3 (es) * 1995-07-20 2002-04-16 Sumitomo Chemical Co Procedimiento de preparacion del 4-terc-butilciclohexanol.
KR19990006058A (ko) * 1997-06-30 1999-01-25 김영환 반도체소자의 도전배선 형성방법
KR100464394B1 (ko) * 1997-09-08 2005-02-28 삼성전자주식회사 실리사이드층을이용한반도체장치의금속배선형성방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153024A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05182928A (ja) * 1991-06-28 1993-07-23 Sony Corp ＴｉＯＮ膜形成方法
JPH05259108A (ja) * 1992-03-11 1993-10-08 Mitsubishi Electric Corp 酸素添加窒化チタン膜及びその製造方法
JPH05267219A (ja) * 1992-03-19 1993-10-15 Sony Corp メタルプラグの形成方法
JPH05304107A (ja) * 1992-04-24 1993-11-16 Sony Corp 配線構造、配線構造の形成方法、配線構造形成装置、及び半導体装置
JPH06120479A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置及びその製造方法
JPH07263359A (ja) * 1994-03-25 1995-10-13 Sumitomo Metal Ind Ltd 薄膜の形成方法
JP2000506683A (ja) * 1996-11-29 2000-05-30 フラウンホーファー ゲゼルシャフト ツア フォルデルンク デア アンゲヴァンテン フォルシュンク エー ファウ 一リン化チタン層の形成方法およびその使用
WO1998024117A1 (de) * 1996-11-29 1998-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum erzeugen einer titanmonophosphidschicht und ihre verwendung
JPH1131669A (ja) * 1997-07-10 1999-02-02 Fujitsu Ltd 半導体装置の製造方法
JPH1167686A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH1174458A (ja) * 1997-08-29 1999-03-16 Nec Corp 半導体装置及びその製造方法
JPH11168073A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体装置の製造方法
JPH11251587A (ja) * 1998-03-03 1999-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2000235963A (ja) * 1999-02-17 2000-08-29 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜
JP2001023930A (ja) * 1999-07-06 2001-01-26 Ulvac Japan Ltd バリア膜製造方法、及びバリア膜

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193237A (ja) * 2001-12-26 2003-07-09 Ulvac Japan Ltd 金属窒化物膜の形成方法
JP2006024899A (ja) * 2004-06-10 2006-01-26 Matsushita Electric Ind Co Ltd キャパシタおよびその製造方法
JP2008041769A (ja) * 2006-08-02 2008-02-21 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
JP2008192650A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体記憶装置および半導体記憶装置の製造方法
US7781820B2 (en) 2007-01-31 2010-08-24 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
JP4552946B2 (ja) * 2007-01-31 2010-09-29 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2013219380A (ja) * 2007-06-04 2013-10-24 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2013014832A (ja) * 2011-07-06 2013-01-24 Toyota Central R&D Labs Inc 透明導電膜、導電部材およびその製造方法
JP2016098423A (ja) * 2014-11-25 2016-05-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9761456B2 (en) 2014-11-25 2017-09-12 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2017117823A (ja) * 2015-12-21 2017-06-29 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
TWI742098B (zh) * 2016-07-06 2021-10-11 日商東京威力科創股份有限公司 釕（Ｒｕ）配線及該釕配線的製造方法
CN114207886A (zh) * 2019-08-08 2022-03-18 凸版印刷株式会社 燃料电池用膜电极接合体及固体高分子型燃料电池

Also Published As

Publication number Publication date
KR20010030356A (ko) 2001-04-16
KR100930428B1 (ko) 2009-12-08
KR20080069943A (ko) 2008-07-29
KR20070032303A (ko) 2007-03-21
KR100758747B1 (ko) 2007-09-14
TW501191B (en) 2002-09-01
KR100919324B1 (ko) 2009-09-25

Similar Documents

Publication Publication Date Title
KR100919324B1 (ko) 반도체 장치
JP3976462B2 (ja) 半導体装置の製造方法
US20060231028A1 (en) Method for depositing metallic nitride series thin film
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
KR100588887B1 (ko) 질화막 형성 방법, 반도체 장치의 배선 형성 방법
US20020135071A1 (en) Integrated circuit device contact plugs having a liner layer that exerts compressive stress thereon and methods of manufacturing same
JP2001237401A (ja) 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
US6964922B2 (en) Methods for forming metal interconnections for semiconductor devices having multiple metal depositions
JP4787020B2 (ja) 成膜方法
JPH1187633A (ja) 半導体装置の製造方法
US20030205818A1 (en) Semiconductor device and method for manufacturing the same
TWI232519B (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
JP4370206B2 (ja) 半導体装置及びその製造方法
US20100052097A1 (en) Capacitor of semiconductor device and method for forming the same
US7259092B2 (en) Semiconductor device and method for fabricating the same
JPH1197386A (ja) 成膜方法および半導体装置の製造方法
JP2001144032A (ja) ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
US6689623B2 (en) Method for forming a capacitor
JP4632620B2 (ja) 半導体装置の製造方法
JP2001267529A (ja) 半導体装置およびその製造方法
JPH10177971A (ja) ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法
JP3563288B2 (ja) 半導体装置の製造方法
JP2002033461A (ja) 半導体装置およびその製造方法
JP2003086536A (ja) 半導体装置の製造方法
JP2009246379A (ja) 半導体集積装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305