JP2017117823A - Dramキャパシタの下部電極およびその製造方法 - Google Patents
Dramキャパシタの下部電極およびその製造方法 Download PDFInfo
- Publication number
- JP2017117823A JP2017117823A JP2015248362A JP2015248362A JP2017117823A JP 2017117823 A JP2017117823 A JP 2017117823A JP 2015248362 A JP2015248362 A JP 2015248362A JP 2015248362 A JP2015248362 A JP 2015248362A JP 2017117823 A JP2017117823 A JP 2017117823A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- tion
- gas
- tion film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000007789 gas Substances 0.000 claims abstract description 189
- 229910010282 TiON Inorganic materials 0.000 claims abstract description 173
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 110
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 106
- 239000001301 oxygen Substances 0.000 claims abstract description 106
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000011366 tin-based material Substances 0.000 claims abstract description 9
- 239000007800 oxidant agent Substances 0.000 claims description 42
- 150000004767 nitrides Chemical class 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 30
- 238000005121 nitriding Methods 0.000 claims description 25
- 238000010926 purge Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 52
- 230000001590 oxidative effect Effects 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 239000012528 membrane Substances 0.000 description 14
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- UBZYKBZMAMTNKW-UHFFFAOYSA-J titanium tetrabromide Chemical compound Br[Ti](Br)(Br)Br UBZYKBZMAMTNKW-UHFFFAOYSA-J 0.000 description 1
- NLLZTRMHNHVXJJ-UHFFFAOYSA-J titanium tetraiodide Chemical compound I[Ti](I)(I)I NLLZTRMHNHVXJJ-UHFFFAOYSA-J 0.000 description 1
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
図1は本発明の一実施形態に係る下部電極を有するDRAMキャパシタの製造方法を概略的に示す工程断面図である。
次に、以上のようにして形成されるDRAMキャパシタの下部電極について説明する。
この例では、下部電極204は上述したように全体がTiN系材料からなり、両外側に設けられた2層の第1のTiNO膜241と、それらの内側にそれぞれ形成された2層の第2のTiON膜242と、第2のTiON膜242の内側に設けられた中心層をなすTiN膜243とを有する5層の積層構造となっている。
次に、以上のように構成されるDRAMキャパシタの下部電極の製造方法について説明する。
図7は下部電極を構成する各膜を成膜する成膜装置の一例を示す概略断面図である。
なお、シャワーヘッド10は、TiCl4ガスとNH3ガスとが独立してチャンバ1内に供給されるポストミックスタイプであってもよい。
ゲートバルブ43を開にして、ウエハ搬送室から搬送装置により(いずれも図示せず)搬入出口42を介してウエハWをチャンバ1内へ搬入し、サセプタ2に載置する(工程1)。そして、ゲートバルブ43を閉じて所定の真空度に調整するとともに、ヒーター5によりウエハWを好ましくは300〜500℃の範囲の所定温度に加熱し、チャンバ1内にN2ガスを供給してウエハWの予備加熱を行いウエハWの温度を安定させる(工程2)。
これらの図に示すように、最初に、TiCl4ガス供給源21からTiCl4ガスをチャンバ1に供給してTiCl4ガスを吸着させ(ステップS1)、次いで、TiCl4ガスの供給を停止し、N2ガスによりチャンバ1内をパージし(ステップS2)、次いで、NH3ガス供給源23からNH3ガスをチャンバ1に供給して吸着したTiCl4と反応させてTiNを形成し(ステップS3)、次いで、NH3ガスを停止し、N2ガスによりチャンバ1内をパージし(ステップS4)、これらステップS1〜S4をX回繰り返す。X回繰り返したら、酸化剤供給源27から酸化剤(例えばO2ガス)をチャンバ1に供給して酸化処理を行い(ステップS5)、次いでチャンバ1内をパージする(ステップS6)。このサイクルを1サイクルとし、これをYサイクル繰り返すことにより、所望の厚さのTiON膜を形成する。
処理温度(サセプタ温度):300〜500℃
チャンバ内圧力:13.33〜1333Pa(0.1〜10Torr)
TiCl4ガス流量:10〜200mL/min(sccm)
NH3ガス流量:1000〜10000mL/min(sccm)
N2ガス流量:1000〜30000mL/min(sccm)
ステップS1〜S4の1回の供給時間:0.01〜3sec
O2ガス流量:10〜3000mL/min(sccm)
O2ガス供給時間:0.1〜60sec
なお、本発明は、上記実施形態に限定されることなく種々変形可能である。例えば、下部電極の構造は、図2、図5、図6のものに限らず、両方の最外側に相対的に酸素濃度が低いTiON膜を有し、その内側に相対的に酸素濃度が高いTiON膜を有する積層膜であればよく、中央部はTiN膜であっても種々の濃度のTiON膜であってもよい。また、図7の成膜装置は、あくまで例示であって、本発明の下部電極は図7の装置に限らず製造することができる。
2…サセプタ
5…ヒーター
10…シャワーヘッド
20…ガス供給機構
21…TiCl4ガス供給源
23…NH3ガス供給源
25,29…N2ガス供給源
27…酸化剤供給源
50…制御部
52…記憶部
52a…記憶媒体
100…成膜装置
101…単位TiN膜
201…半導体基板
202…モールド酸化膜
203…凹部
204…下部電極
205…誘電体膜(high−k膜)
206…上部電極
241…第1のTiON膜
242…第2のTiON膜
243…TiN膜
W……半導体ウエハ
Claims (14)
- DRAMキャパシタにおける誘電体膜の下層に設けられるTiN系材料からなる下部電極であって、
両外側に設けられた相対的に酸素濃度が低い第1のTiON膜と、
前記第1のTiON膜の内側に設けられた相対的に酸素濃度が高い第2のTiON膜と
を有することを特徴とするDRAMキャパシタの下部電極。 - 前記第2のTiON膜の両外側に前記第1のTiON膜が形成された3層構造を有することを特徴とする請求項1に記載のDRAMキャパシタの下部電極。
- 前記第2のTiON膜の内側に設けられたTiN膜をさらに有し、前記TiN膜の両側に前記第2のTiON膜が形成され、前記第2のTiON膜の両側に前記第1のTiON膜が形成された5層構造を有することを特徴とする請求項1に記載のDRAMキャパシタの下部電極。
- 前記第2のTiON膜の内側に設けられた前記第2のTiON膜よりも酸素濃度が低い第3のTiON膜をさらに有し、前記第3のTiON膜の両側に前記第2のTiON膜が形成され、前記第2のTiON膜の両側に前記第1のTiON膜が形成された5層構造を有することを特徴とする請求項1に記載のDRAMキャパシタの下部電極。
- 厚さ方向に対称な膜構造を有することを特徴とする請求項1から請求項4のいずれか1項に記載のDRAMキャパシタの下部電極。
- 前記第1のTiON膜の酸素濃度は、30〜40at.%であることを特徴とする請求項1から請求項5のいずれか1項に記載のDRAMキャパシタの下部電極。
- 前記第1のTiON膜の膜厚は、0.5〜5nmであることを特徴とする請求項1から請求項6のいずれか1項に記載のDRAMキャパシタの下部電極。
- 前記第2のTiON膜の酸素濃度は、40at.%より高いことを特徴とする請求項1から請求項7のいずれか1項に記載のDRAMキャパシタの下部電極。
- 前記第2のTiON膜の膜厚は、0.5〜5nmであることを特徴とする請求項1から請求項8のいずれか1項に記載のDRAMキャパシタの下部電極。
- DRAMキャパシタにおける誘電体膜の下層に設けられたTiN系材料からなる下部電極の製造方法であって、
被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ti含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、相対的に酸素濃度が低い第1のTiON膜を形成する工程と、
前記Ti含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記第1のTiON膜の上に、相対的に酸素濃度が高い第2のTiON膜を形成する工程と、
最上層として、被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ti含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、2層目の前記第1のTiON膜を形成する工程と
を有し、
前記第1のTiON膜と前記第2のTiON膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ti含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするDRAMキャパシタの下部電極の製造方法。 - DRAMキャパシタにおける誘電体膜の下層に設けられたTiN系材料からなる下部電極の製造方法であって、
被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ti含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って相対的に酸素濃度が低い1層目の第1のTiON膜を形成する工程と、
次いで、前記Ti含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、1層目の前記第1のTiON膜の上に、相対的に酸素濃度が高い1層目の第2のTiON膜を形成する工程と、
次いで、前記Ti含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで交互に供給して1層目の前記第2のTiNO膜の上にTiN膜を形成する工程と、
次いで、前記Ti含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記TiN膜の上に、2層目の前記第2のTiON膜を形成する工程と、
次いで、前記Ti含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、2層目の前記第2のTiON膜の上に、2層目の前記第1のTiON膜を形成する工程と
を有し、
前記第1のTiON膜と前記第2のTiON膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ti含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするDRAMキャパシタの下部電極の製造方法。 - 前記Ti含有ガスがTiCl4ガスであり、前記窒化ガスがNH3ガスであることを特徴とする請求項10または請求項11に記載のDRAMキャパシタの下部電極の製造方法。
- 前記酸化剤として、O2ガス、O3ガス、H2O、NO2からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものが用いられることを特徴とする請求項10から請求項12のいずれか1項に記載のDRAMキャパシタの下部電極の製造方法。
- 前記処理温度が300〜500℃であることを特徴とする請求項10から請求項13のいずれか1項に記載のDRAMキャパシタの下部電極の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015248362A JP6576235B2 (ja) | 2015-12-21 | 2015-12-21 | Dramキャパシタの下部電極およびその製造方法 |
TW105141226A TWI745324B (zh) | 2015-12-21 | 2016-12-13 | Dram電容器之下部電極及其製造方法 |
SG10201610592VA SG10201610592VA (en) | 2015-12-21 | 2016-12-19 | Lower electrode of dram capacitor and manufacturing method thereof |
KR1020160174322A KR101946124B1 (ko) | 2015-12-21 | 2016-12-20 | Dram 커패시터의 하부 전극 및 그 제조 방법 |
US15/386,741 US10199451B2 (en) | 2015-12-21 | 2016-12-21 | Lower electrode of DRAM capacitor and manufacturing method thereof |
CN201611191916.5A CN106952894B (zh) | 2015-12-21 | 2016-12-21 | Dram电容器的下部电极及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015248362A JP6576235B2 (ja) | 2015-12-21 | 2015-12-21 | Dramキャパシタの下部電極およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017117823A true JP2017117823A (ja) | 2017-06-29 |
JP6576235B2 JP6576235B2 (ja) | 2019-09-18 |
Family
ID=59065292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015248362A Active JP6576235B2 (ja) | 2015-12-21 | 2015-12-21 | Dramキャパシタの下部電極およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10199451B2 (ja) |
JP (1) | JP6576235B2 (ja) |
KR (1) | KR101946124B1 (ja) |
CN (1) | CN106952894B (ja) |
SG (1) | SG10201610592VA (ja) |
TW (1) | TWI745324B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200114865A (ko) | 2019-03-29 | 2020-10-07 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조 방법 |
CN114868225A (zh) * | 2019-12-09 | 2022-08-05 | 恩特格里斯公司 | 由多种阻障材料制得的扩散阻障和其相关物品与方法 |
KR20220037053A (ko) | 2020-09-17 | 2022-03-24 | 삼성전자주식회사 | 내부 보호층 및 외부 보호층을 포함하는 하부 전극을 갖는 반도체 소자 |
US11706486B2 (en) * | 2021-06-25 | 2023-07-18 | Rovi Guides, Inc. | Systems and methods to prevent or reduce ad fatigue using user preferences |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312354A (ja) * | 1994-04-29 | 1995-11-28 | Sgs Thomson Microelectron Inc | 改善したコンタクトバリアを有する集積回路 |
JP2000260943A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ |
JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | TiN系薄膜およびその成膜方法、成膜装置、TiN系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
JP2008235427A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
JP2010062378A (ja) * | 2008-09-04 | 2010-03-18 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
JP2014067886A (ja) * | 2012-09-26 | 2014-04-17 | Ps4 Luxco S A R L | 半導体装置の製造方法 |
JP2015025146A (ja) * | 2013-07-24 | 2015-02-05 | 東京エレクトロン株式会社 | 成膜方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895266A (en) * | 1996-02-26 | 1999-04-20 | Applied Materials, Inc. | Titanium nitride barrier layers |
JP3277855B2 (ja) * | 1997-08-27 | 2002-04-22 | ヤマハ株式会社 | 半導体装置の配線形成方法 |
US20020180046A1 (en) * | 1998-02-18 | 2002-12-05 | International Business Machines Corporation | Method for producing a flat interface for a metal-silicon contact barrier film |
US6225656B1 (en) * | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
US6824825B2 (en) * | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
JP3805603B2 (ja) * | 2000-05-29 | 2006-08-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6495428B1 (en) * | 2001-07-11 | 2002-12-17 | Micron Technology, Inc. | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials |
GB2386471B (en) | 2001-12-11 | 2004-04-07 | Samsung Electronics Co Ltd | A method for fabricating a one-cylinder stack capacitor |
US6919101B2 (en) * | 2003-02-04 | 2005-07-19 | Tegal Corporation | Method to deposit an impermeable film on porous low-k dielectric film |
KR100712502B1 (ko) * | 2004-11-30 | 2007-05-02 | 삼성전자주식회사 | 금속-유전막-금속 캐패시터 및 그 제조방법 |
JP2007201083A (ja) | 2006-01-25 | 2007-08-09 | Elpida Memory Inc | キャパシタの製造方法 |
US20080087930A1 (en) * | 2006-10-11 | 2008-04-17 | Jong-Cheol Lee | Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same |
JP2011096818A (ja) * | 2009-10-29 | 2011-05-12 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
JP5677921B2 (ja) * | 2010-09-27 | 2015-02-25 | 富士フイルム株式会社 | 光電変換素子の製造方法 |
US20130149852A1 (en) | 2011-12-08 | 2013-06-13 | Tokyo Electron Limited | Method for forming a semiconductor device |
KR102392819B1 (ko) * | 2015-09-09 | 2022-05-02 | 삼성전자주식회사 | 커패시터 및 이를 포함하는 반도체 소자 |
-
2015
- 2015-12-21 JP JP2015248362A patent/JP6576235B2/ja active Active
-
2016
- 2016-12-13 TW TW105141226A patent/TWI745324B/zh active
- 2016-12-19 SG SG10201610592VA patent/SG10201610592VA/en unknown
- 2016-12-20 KR KR1020160174322A patent/KR101946124B1/ko active IP Right Grant
- 2016-12-21 US US15/386,741 patent/US10199451B2/en active Active
- 2016-12-21 CN CN201611191916.5A patent/CN106952894B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312354A (ja) * | 1994-04-29 | 1995-11-28 | Sgs Thomson Microelectron Inc | 改善したコンタクトバリアを有する集積回路 |
JP2000260943A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ |
JP2001156024A (ja) * | 1999-09-13 | 2001-06-08 | Tokyo Electron Ltd | TiN系薄膜およびその成膜方法、成膜装置、TiN系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 |
JP2008235427A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
JP2010062378A (ja) * | 2008-09-04 | 2010-03-18 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法 |
JP2014067886A (ja) * | 2012-09-26 | 2014-04-17 | Ps4 Luxco S A R L | 半導体装置の製造方法 |
JP2015025146A (ja) * | 2013-07-24 | 2015-02-05 | 東京エレクトロン株式会社 | 成膜方法 |
Also Published As
Publication number | Publication date |
---|---|
SG10201610592VA (en) | 2017-07-28 |
CN106952894A (zh) | 2017-07-14 |
KR20170074194A (ko) | 2017-06-29 |
JP6576235B2 (ja) | 2019-09-18 |
TW201801288A (zh) | 2018-01-01 |
KR101946124B1 (ko) | 2019-02-08 |
TWI745324B (zh) | 2021-11-11 |
CN106952894B (zh) | 2019-12-24 |
US20170179219A1 (en) | 2017-06-22 |
US10199451B2 (en) | 2019-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6022638B2 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
JP6163524B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
TWI593822B (zh) | Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium | |
TWI534288B (zh) | The method of manufacturing a semiconductor device, a substrate processing apparatus and a recording medium | |
JP5882075B2 (ja) | キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法 | |
JP5950892B2 (ja) | 基板処理装置、半導体装置の製造方法及びプログラム | |
JP6851173B2 (ja) | 成膜装置および成膜方法 | |
US20160056035A1 (en) | Method of Manufacturing Semiconductor Device | |
JP6576235B2 (ja) | Dramキャパシタの下部電極およびその製造方法 | |
JP2011066263A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP6941240B2 (ja) | クリーニング方法、半導体装置の製造方法、プログラムおよび基板処理装置 | |
CN108074976B (zh) | TiN系膜及其形成方法 | |
TWI788683B (zh) | 基板處理裝置、基板支撐具、半導體裝置的製造方法及程式 | |
JP5801916B2 (ja) | 半導体装置の製造方法、基板処理方法、および基板処理装置 | |
JP2012062502A (ja) | 半導体装置の製造方法及び基板処理装置 | |
KR20180097132A (ko) | 성막 방법 | |
JP6306386B2 (ja) | 基板処理方法、基板処理装置およびプログラム | |
JP2012059833A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP6123021B2 (ja) | 半導体装置の製造方法、基板処理装置及びプログラム | |
JP7229266B2 (ja) | 基板処理装置、半導体装置の製造方法、及びプログラム | |
CN115989339A (zh) | 半导体装置的制造方法、记录介质以及基板处理装置 | |
CN117758231A (zh) | 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质 | |
CN116779534A (zh) | 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置 | |
JP2020063470A (ja) | パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6576235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |