JPH07312354A - 改善したコンタクトバリアを有する集積回路 - Google Patents

改善したコンタクトバリアを有する集積回路

Info

Publication number
JPH07312354A
JPH07312354A JP7107249A JP10724995A JPH07312354A JP H07312354 A JPH07312354 A JP H07312354A JP 7107249 A JP7107249 A JP 7107249A JP 10724995 A JP10724995 A JP 10724995A JP H07312354 A JPH07312354 A JP H07312354A
Authority
JP
Japan
Prior art keywords
titanium
film
layer
titanium nitride
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7107249A
Other languages
English (en)
Inventor
De-Dul Liao
リャオ ディ−ドゥイ
Yih-Shung Lin
リン イー−シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH07312354A publication Critical patent/JPH07312354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 優れた相互拡散バリア特性のコンタクト構成
体を有する集積回路及びその製造方法を提供する。 【構成】 本発明によれば、コンタクトの底部における
露出されたシリコンにおいて形成したシリサイド膜に隣
接してチタンオキシナイトライド膜を設けることにより
バリア層のバリア特性が向上されている。チタンオキシ
ナイトライド膜は、コンタクト内のシリコンと接触して
いるチタン金属層の上に低密度窒化チタン膜を付着形成
し、その後に空気へ露呈させることにより比較的大量の
酸素及び窒素が窒化チタン内に侵入することを許容する
ことにより形成することが可能である。迅速熱アニール
（ＲＴＡ）により、コンタクト位置においてシリサイド
化が発生し、且つ酸素及び窒素がゲッタリングされ、酸
素及び窒素はチタン金属及び雰囲気中の窒素と反応して
チタンオキシナイトライドを形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の技術分野に関
するものであって、更に詳細には、集積回路において金
属−対−半導体コンタクト構成体及びその製造方法に関
するものである。
【０００２】
【従来の技術】集積回路を製造する場合に、特により小
型の集積回路特徴寸法への傾向が継続する中において、
メタリゼーション層と半導体要素との間の信頼性の高い
導電性のコンタクト、特にアルミニウムと単結晶シリコ
ン内への拡散接合との間のコンタクトを形成することは
益々困難となっている。このように困難性が増加してい
る原因は、互いにコンタクト即ち接触した場合で、且つ
集積回路を製造するために必要な高温度に露呈された場
合に、アルミニウムとシリコンとが相互に拡散する傾向
があるためである。当該技術分野において公知の如く、
従来の集積回路製造プロセスでは、アルミニウム原子を
純粋なアルミニウムの金属電極から単結晶シリコン内へ
拡散させその場合にシリコン内の浅いＰＮ接合を短絡さ
せるような深さへ拡散させる場合があり、このような現
象は接合スパイキングとして知られている。接合スパイ
キングを防止しながら集積回路メタリゼーションを形成
する場合にシリコンをドープしたアルミニウムを使用す
ることは、コンタクトにおいてシリコンのノジュール即
ち団塊を形成してコンタクトに脆弱性を導入させ、この
ような団塊は実効的にコンタクトの面積を減少させ、従
ってコンタクトの導電性を著しく減少させることが知ら
れている。
【０００３】従って、集積回路の製造分野における最近
の進展は、アルミニウムとシリコンとのコンタクトにい
わゆる「バリア」層を導入することによってなされてい
る。従来、このバリア層は、例えばチタン−タングステ
ン（ＴｉＷ）等の耐火性金属化合物、又は例えば窒化チ
タン（ＴｉＮ）等の耐火性窒化金属である。このバリア
層はシリコンとその上側に存在するアルミニウム層との
間に配設されるようにコンタクト位置に形成されてい
る。ある場合には、このバリア層は耐火性金属を付着形
成し、次いでアニーリングを行なって金属がシリコンと
接触している場所においてバリア層化合物と金属シリサ
イドの両方を形成することによって形成されており、当
該技術分野において公知の如く、その場合の金属シリサ
イドはコンタクトの導電性を改善させる。いずれの場合
においても、このバリア層はアルミニウム原子とシリコ
ン原子との相互拡散を禁止し、従って上述した接合スパ
イキング及びシリコン団塊形成の問題を取除いている。
【０００４】ＴｉＮ層のバリア特性を改善するその他の
技術としては、ＴｉＮ膜の付着においてパラメータを操
作し且つ制御することによりバリアを向上させることが
ある。１９９０年１２月１１日付けで発行され本明細書
に引用により導入する米国特許第４，９７６，８３９号
は、窒化チタン膜内の粒界における酸化物の存在が該膜
がそれを介してシリコンとアルミニウムとの相互拡散が
発生することを防止する能力を改善することが記載され
ている。この特許は、更に、スパッタリング期間中に基
板温度を上昇させることによって大きな粒子寸法を有す
る窒化チタンバリア層を形成する方法を開示しており、
従って比較的多量の酸素が存在した状態であるが膜の導
電性を劣化させることなしに粒界において酸化物を形成
させることが可能である。このようなＴｉＮバリアを向
上させるための基板温度の制御は、更に、Ｉｎｏｕｅ
ｅｔ ａｌ．著、プロシーディングズ・オブ・ＩＥＥＥ
ＶＬＳＩマルチレベル・インターコネクト会議、（ＩＥ
ＥＥ、１９８８年）２０５頁以下の文献に記載されてい
る。該膜のバリア特性を向上させるために、基板温度以
外のＴｉＮ付着パラメータも制御されている。これらの
パラメータとしては、付着圧力及び基板バイアス電圧等
がある。これらの従来技術の各々は膜が改良されたバリ
ア特性を有することを目的として、より一層稠密化され
るか、又は結晶化されたＴｉＮ膜を付着形成することに
指向されている。
【０００５】その他のＴｉＮバリア特性を向上させる技
術としては、ＴｉＮ膜を酸素で埋め尽くすことにより膜
の付着後の処理を使用するものがある。Ｓｉｎｋｅ ｅ
ｔａｌ．、アプライド・フィジックス・レター、Ｖｏ
ｌ．４７、Ｎｏ．５、（１９８５年）４７１頁以下の文
献では、このような処理として空気への露呈を使用する
ことを記載している。Ｄｉｘｉｔ ｅｔ ａｌ．、アプ
ライド・フィジックス・レター、Ｖｏｌ．６２、Ｎｏ．
４、（１９９３年）３５７頁以下の文献では、ＴｉＮ膜
の別の付着後の処理として迅速熱アニール（ＲＴＡ）を
使用することを記載している。
【０００６】
【発明が解決しようとする課題】本発明は、上述した如
き従来技術の欠点を解消し、優れた相互拡散バリア特性
を与えるような態様でコンタクト位置においてバリア層
を形成することが可能な集積回路コンタクト構成体及び
その製造方法を提供することを目的とする。
【０００７】本発明の別の目的とするところは、例えば
１ミクロン以下の極めて小さなコンタクト開口において
有用な技術を提供することである。
【０００８】本発明の更に別の目的とするところは、高
度の処理の確実性を与える技術を提供することである。
【０００９】
【課題を解決するための手段】本発明は、コンタクト位
置においてバリア層を形成することを包含する集積回路
の製造方法に組込むことが可能である。コンタクト位置
においてシリコンを露出させるために誘電体の開口を介
してコンタクト開口を形成した後に、本発明は、露出し
たシリコンにおいてチタンシリサイド層を形成し、その
上に窒化チタン膜を形成し、且つチタンシリサイドと窒
化チタンとの間にチタンオキシナイトライド層を形成す
る。本発明の１側面によれば、シリサイドを形成すべき
チタン金属上に有孔性の窒化チタン層を形成する。この
有孔性の窒化チタンを形成した後にウエハを酸素を担持
する雰囲気（空気を包含する）へ露呈させることによっ
て、酸素が該膜内へ入ることを許容し、その後に迅速熱
アニールを行なうことによりシリコンとチタンとの界面
においてシリサイド化が発生されると共に、窒化チタン
をしてシリサイド／窒化膜界面にチタンオキシナイトラ
イド層を具備する高密度の膜へ稠密化させる。
【００１０】本発明の別の側面によれば、チタン金属を
スパッタさせ且つその後に金属スパッタリングと共にそ
の場所においてチタンオキシナイトライド膜を付着形成
させ、次いでそれら両方の上に窒化チタン膜を形成し、
オプションとして、ＲＴＡを実施することが可能であ
る。本発明のこの側面は、金属付着と共に現場において
バリア層のスパッタリングを行なうことを可能とし、ウ
エハの取扱いを減少させる。
【００１１】
【実施例】次に、図１ａ乃至１ｅを参照して、本発明の
第一実施例に基づいてコンタクト開口においてバリア層
を有する集積回路を製造する方法について詳細に説明す
る。図１ａ乃至１ｅの断面図は集積回路を製造する全体
的な処理の流れの一部としてこの方法を示している。当
業者にとって明らかな如く、本明細書において記載すべ
き部分的な処理の流れは、多くのタイプの集積回路の製
造において適用することが可能なものであり、完全な処
理の流れはその他の多数の処理ステップを有するもので
ある。
【００１２】図１ａは、部分的に製造された集積回路の
一部を断面で示してある。本明細書に記載する実施例に
よれば、本発明は、単結晶シリコン内のドープした半導
体領域とアルミニウムメタリゼーション層との間にバリ
ア層を形成することに関するものであり、何故ならば、
このようなコンタクトは、通常、バリア層によって対処
されるスパイキング問題及び団塊（ノジュール）問題に
対して最も敏感なものだからである。勿論、本発明は、
更に、例えばメタリゼーションとポリシリコンとの間の
コンタクト等のその他のコンタクトを形成する場合にも
適用可能である。
【００１３】図１ａの構成はシリコン基板２を有してお
り、その表面に基板２の導電型とは反対導電型のドープ
した拡散領域４が形成されている。例えば、基板２は軽
度にドープしたＰ型シリコンとすることが可能であり、
且つ拡散領域４は高度にドープしたＮ型シリコンとする
ことが可能である。勿論、上述した如く、同一の又は反
対の導電型を選択して（その他の構造を使用することも
可能であり、例えば基板２は拡散領域４を形成したＣＭ
ＯＳプロセスにおけるウエル又はタブ領域とすることが
可能である。図１ａの実施例においては、拡散領域４は
従来の態様で形成したフィールド酸化膜６によって取囲
まれている。この実施例においては、拡散領域４は非常
に浅く、例えばサブミクロン特徴寸法を有する最近の集
積回路にとって一般的に行なわれているように０．１５
ミクロンの程度とすることが可能である。従って、拡散
領域４は所定のドーパントをイオン注入し、次いで高温
アニールを行なって接合を形成することが可能であり、
一方、層を形成する前にイオン注入を行なうことが可能
であり、この場合には、所望により、プロセスの後の方
でドライブインアニールを実施することが可能である。
【００１４】付着形成した酸化物とするか又は別のタイ
プの誘電体層とすることが可能な誘電体層８を、コンタ
クトを形成することを所望する位置を除いて、上側に存
在する導電性構成体を拡散領域４から電気的に分離させ
るために、拡散領域４及びフィールド酸化膜６の上に形
成する。図１ａにおいては、例えば、反応性イオンエッ
チング又は別のタイプの異方性エッチングによって誘電
体層８を貫通してコンタクト開口９が形成されており、
以下の記載から明らかになる如く、本発明のこの実施例
は、コンタクト開口９を介して拡散領域４と接触する上
側に存在するメタリゼーション及びバリア構成体を形成
するものである。本実施例においては、コンタクト開口
９は最近のサブミクロン集積回路にとって典型的なよう
に、１ミクロン幅以下の小さな寸法とさせることが可能
である。
【００１５】図１ａに示した各構成部分は集積回路を製
造する技術において通常使用されている処理ステップに
基づいて形成することが可能である。
【００１６】図１ａに示した構成体を完成した後に、全
体的にチタン金属の薄い層１０を付着形成即ち堆積さ
せ、その結果得られる構成を図１ｂに示してある。チタ
ン層１０は、好適には、スパッタリングによって３００
乃至１，０００Åの程度の厚さへ形成し、チタン層１０
の厚さはコンタクト位置において形成すべきシリサイド
層の厚さに基づいて選択される（この点については後に
詳細に説明する）。本実施例においては、チタン層１０
の厚さは約６００Åである。
【００１７】チタン層１０を形成した後に、窒化チタン
層１２を全体的に形成し、その結果得られる構成を図１
ｃに示してある。本発明のこの実施例によれば、比較的
低い密度を有するように窒化チタン層１２が意図的に形
成されている。窒化チタン層１２を付着形成するための
好適な方法は、反応性スパッタリングを使用するもので
あり、その場合には、スパッタされるチタンイオンが雰
囲気中に存在する窒素と反応することを可能とさせる温
度、圧力及びバイアス条件下で、チタン金属を窒素を担
持する雰囲気中においてスパッタさせる。基板温度及び
スパッタリング室圧力を適切に選択することにより、低
密度の窒化チタン層１２が形成される。例えば、１００
℃の程度の比較的低い基板温度で及び比較的弱い真空条
件（１０ｍＴｏｒｒの程度）で窒化チタンを反応性スパ
ッタリングさせることによって、極めて低い密度の窒化
チタン膜が得られることが判明した。このことは、従来
の高密度の窒化チタンと対比され、この従来の高密度窒
化チタンを形成する場合には、従来技術において所望さ
れている大きなグレイン寸法及び高密度を与えるために
３００℃程度の基板温度で且つ高々４ｍＴｏｒｒの真空
でスパッタリングが行なわれる。本発明のこの第一の好
適実施例に基づくスパッタリング条件の結果として、本
プロセスのこの段階においては低密度の窒化チタン膜１
２は極めて多孔性である。窒化チタン層１２の厚さは本
発明のこの実施例に基づく場合には３００乃至１，００
０Åの程度であり、この特定の適用場面に対する窒化チ
タン層の好適な厚さは約１，０００Åである。
【００１８】チタン層１０を完成した後に温度、圧力及
び雰囲気を変化させて、チタン層１０のスパッタリング
と共にインシチュー即ちその現場において窒化チタン層
１２を形成することが可能であることが望ましい。一
方、窒化チタン層１２のスパッタリングは、所望によ
り、チタン層１０のスパッタリングとは異なる処理室に
おいて実施することも可能である。窒化チタン層１２を
付着形成した後に、スパッタリングターゲットをクリー
ニングするために、その上に薄い（例えば、２００Å）
のチタン金属層（不図示）をスパッタさせることが望ま
しく、この場合には、この付加的なチタン層が後に反応
して窒化チタンを形成し、そのことが結果的に得られる
構成体を著しく変化させることはない。
【００１９】窒化チタン層１２を付着形成した後に、本
構成体を処理室から取出し酸素を担持する雰囲気であっ
て、好適には例えば酸素と窒素との両方を担持する空気
等の雰囲気へ露呈させる。雰囲気中の酸素分子（及び、
存在する場合には、窒素分子も）粒界に沿って窒化チタ
ン層１２内へ拡散する。上述した如くに形成された低密
度の窒化チタン層１２は、この露呈期間中に酸素（及び
窒素）がその中に浸透することを確保し、このことは、
従来技術によって形成された高密度且つ大きなグレイン
寸法を有する窒化チタン層の場合には、酸素及び窒素の
浸透が禁止されるものと対比される。低密度の窒化チタ
ン層１２内への酸素の浸透は実質的に直ちに行なわれ
（即ち、数分の程度）、それより長い期間露呈させるこ
とは最終的に得られる膜に対して著しい影響を有するも
のではないことが判明した。そうであるから、窒化チタ
ン層１２を空気へ露呈させる時間及び条件は何ら臨界的
なものではない。
【００２０】窒化チタン層１２を空気へ露呈させた後
に、本構成体をアニールし、この場合に好適には迅速熱
アニール（ＲＴＡ）によってアニーリングを行ない、コ
ンタクト開口９の底部に下側に存在するシリサイドを形
成すると共に浸透した酸素及び窒素をチタン層１０と窒
化チタン層１２との界面において浸透された酸素及び窒
素をチタン層１０と反応させる。ＲＴＡは、チタン層１
０内の元素チタン金属の酸化を最小とさせるためにこの
ステップに対して好適なものである。拡散領域４に隣接
した位置においてチタンジシリサイド（ＴｉＳｉ2 ）を
形成するためにチタン層１０を反応させるのにＲＴＡ即
ち迅速熱アニールが適切なものである限り、ＲＴＡの特
定の条件は臨界的なものでないことが判明した。ＲＴＡ
は、更に、窒化チタン層１２を一層コンパクトな構成へ
稠密化させる。本発明のこの実施例に基づいて有用なＲ
ＴＡの一例は３０秒間の間窒素雰囲気中において６５０
℃のアニールを行なうことである。
【００２１】図１ｄはＲＴＡプロセスを実施した後の例
示的な構成を示している。チタンジシリサイド層１６
が、以前にチタン層１０と接触していた拡散領域４の露
出部分に形成されており、チタン層１０の適切な厚さを
選択することにより、シリサイド層１６を形成する場合
の拡散領域４のシリコンの消費は制限され、従ってシリ
サイド層１６が拡散領域４を貫通して延在し拡散領域４
と基板２との間の接合を短絡させることはない。
【００２２】図１ｄに示した如く、ＲＴＡを行なう前に
低密度の窒化チタン層１２を空気へ露呈させ且つこのよ
うな露呈期間中に酸素をその中へ浸透させることの結果
として、シリサイド層１６と接触した位置及び絶縁層８
の上側の位置の両方において、以前にチタン層１０と窒
化チタン層１２との界面であった箇所においてチタンオ
キシナイトライド（ＴｉＯＮ）層１８が形成される。Ｒ
ＴＡ期間中にこの界面においての酸素のゲッタリングに
よってＴｉＯＮ層１８が形成されるものと考えられ、そ
の場合に酸素がチタン層１０及びその位置において得ら
れる窒素と反応してＴｉＯＮ化合物を形成する。チタン
層１０に最も近い窒化チタン層１２の部分は幾分酸素が
減少されて、チタン／窒化チタン界面へゲッタリングが
行なわれる。チタンオキシナイトライドの特定のストイ
キオメトリ即ち化学量論は特定の条件にしたがって変化
し、従ってオキシナイトライド層１８は、ＴｉＯx Ｎy
と表わすことが可能である。チタンオキシナイトライド
層１８の厚さは、この実施例においては、１００乃至３
００Åの程度である。
【００２３】窒化チタン層１２の厚さは、好適には、Ｒ
ＴＡ期間中に誘電体層８の上側のチタン層１０の厚さ全
体が反応してチタンシリサイドか又はチタンオキシナイ
トライド化合物の何れかを形成することを確保する厚さ
に制限されている。この時点において膜中に元素チタン
が残存していることは好ましいことではない。何故なら
ば、このような元素チタンはその後の処理ステップ期間
中に酸化するからである。
【００２４】ＲＴＡに続いての空気への露呈を行なう結
果として窒化チタン層１２の上側部分が酸素で「詰め込
まれる」ことが判明した。このように詰め込まれた領域
を図１ｄにおいて層１２′として示してある。本実施例
においては、酸素を詰め込んだ窒化チタン層１２′の厚
さは３００乃至５００Åの程度である。
【００２５】図１ｅに示した如く、ＲＴＡステップに続
いて、本構成体の上にアルミニウムメタリゼーション２
０を蒸着又はスパッタリングにより所望の厚さに形成す
ることが可能である。アルミニウム層２０は純粋なアル
ミニウムか、又は当該技術分野において公知の如くシリ
コン又は銅でドープしたアルミニウムから構成すること
が可能である。本実施例においては、アルミニウム層２
０の厚さは４，０００乃至８，０００Åの程度とするこ
とが可能である。アルミニウム層２０の付着形成に続い
て、チタンオキシナイトライド層１８と、窒化チタン層
１２，１２′と、アルミニウム層２０との積層体をパタ
ーン形成及びエッチングを行なって特定の集積回路にお
いて所望される導体を形成する。図２は図１ｅの集積回
路構成体の一部を概略平面図で示してあり、コンタクト
開口９及び窒化チタン層１２の内側端部の位置を図２の
平面図において点線で示してある。
【００２６】本発明のこの実施例によれば、チタンオキ
シナイトライド層１８と、窒化チタン層１２と、酸素を
詰め込んだ窒化チタン層１２′との構成によって形成さ
れるバリアは、高品質であり且つ信頼性のあるものであ
ることが判明した。実験によれば、本発明に基づくバリ
ア構成体は、ダイオードテスト構成体に適用した場合
に、例えばチタン金属の上に高密度窒化チタンを配設さ
せた従来のバリア層を有する同様の寸法のダイオードと
比較した場合、４５０℃の熱応力をかけた後においての
逆バイアスダイオードリーク欠陥の百分率はより低いも
のであった（ＲＴＡに露呈させた場合とＲＴＡに露呈さ
せなかった場合の両方）。
【００２７】本発明のこの実施例に基づく構成体によっ
て与えられる改良されたバリア性能は、チタン層１０と
低密度窒化チタン層１２との間の界面であった箇所にチ
タンオキシナイトライド層１８を形成することによるも
のと考えられる。本発明のこの実施例に基づくこの層の
形成は、付着形成させた場合窒化チタン層１２が低密度
であり、付着形成した後に空気又は別の酸素を担持する
雰囲気へ構成体を露呈させる期間中に酸素１２で詰め込
まれるものであるということによって可能なものであ
る。
【００２８】実験結果 本発明のこの第一実施例を検証するために、単結晶Ｐ型
シリコンウエハを従来のＣＭＯＳ技術で処理してＮ＋／
Ｐテストダイオードストリングを形成した。該ダイオー
ドストリングは砒素注入（６０ＫｅＶにおいて３×１０
15ドーズ）、燐注入（６５ＫｅＶにおいて３×１０14ド
ーズ）及び接合を形成するための３０分間の９００℃に
おける炉アニールによって形成した浅いＮ＋拡散領域を
有している。酸化物を付着形成した後に、並列に接続さ
せるべき（１０5 個のダイオードのグループにおいて）
拡散領域に対して１ミクロンコンタクトを形成し、各ダ
イオードは０．０６３５ｃｍ2 の面積を有している。
【００２９】上述したＴｉＯＮ層の形成メカニズムを調
べるために、６つのバリア／金属構成体案を比較した。
各テストグループは、最初に、５５０Åのスパッタ形成
したチタンを受取った。３つのグループは、本発明のこ
の実施例と相対的に、上述した如くに形成された低密度
のスパッタされた窒化チタン膜（５００Å）を受け、且
つ３つのグループは従来の対応で高密度にスパッタ形成
された窒化チタン膜（５００Å）を受取った。空気を遮
断した後、及び空気の遮断と６５０℃でのＲＴＡアニー
ルの両方の後に、現場において各テストグループ上にア
ルミニウムを付着形成させた。これら６つのテストグル
ープは以下のように要約することが可能である。
【００３０】ａ）Ｔｉ／低密度ＴｉＮ／現場でのＡｌ ｂ）Ｔｉ／高密度ＴｉＮ／現場でのＡｌ ｃ）Ｔｉ／低密度ＴｉＮ／空気遮断後のＡｌ ｄ）Ｔｉ／高密度ＴｉＮ／空気遮断後のＡｌ ｅ）Ｔｉ／低密度ＴｉＮ／空気遮断及びＲＴＡ後のＡｌ ｆ）Ｔｉ／高密度ＴｉＮ／空気遮断及びＲＴＡ後のＡｌ グループ（ｅ）は図１ａ乃至ｅ及び図２に関して上述し
た本発明の第一の好適実施例に対応するものである。
【００３１】窒化チタン膜の低密度及び高密度の性質は
電気的な導電度の測定によって確認した（低密度ＴｉＮ
は、エアブレーキ即ち空気遮断後であるが、ＲＴＡの前
後において夫々１１２０μΩ・ｃｍ及び１６４０μΩ・
ｃｍの平均的な固有抵抗を有しており、高密度ＴｉＮは
空気への露呈の後でＲＴＡの前後の両方において９０μ
Ω・ｃｍの平均的固有抵抗を有している）。
【００３２】これら６つのグループの膜のＸ線回折測定
によって、低密度ＴｉＮ膜は、実際に、ｄ間隔測定に基
づいて、付着された状態で低密度を有するものであるこ
とが確認された。これらのＸ線回折測定は、更に、本発
明の第一の好適実施例に基づいて構成された低密度Ｔｉ
Ｎは、ＲＴＡを行なった場合に、従来の高密度ＴｉＮの
密度よりも一層高い密度へ稠密化することを示してい
た。これらの結果は上述した６つのテストグループの以
下の表に示されており、尚「ｄ」は特定した物質及び面
に対する測定した格子定数であり、尚「比」は特定した
物質及び面に対する理想的な格子定数に対するそのグル
ープに対しての測定した格子定数の比である。
【００３３】 表 １ Ｔｉ（００２） Ｔｉ（０１１） ＴｉＮ（１１１） グループ（ａ）：Ｔｉ／低密度ＴｉＮ／現場でのＡｌ ｄ ２．３４６ −−− ２．４６４ （比） （１．００２） −−− （１．０１０） グループ（ｂ）：Ｔｉ／高密度ＴｉＮ／現場でのＡｌ ｄ ２．３４２ ２．２４３ ２．４５７ （比） （１．０００） （１．０００） （１．００７） グループ（ｃ）：Ｔｉ／低密度ＴｉＮ／空気遮断後のＡｌ ｄ ２．３４６ −−− ２．４６９ （比） （１．００２） −−− （１．０１２） グループ（ｄ）：Ｔｉ／高密度ＴｉＮ／空気遮断後のＡｌ ｄ ２．３４３ ２．２４３ ２．４５５ （比） （１．００１） （１．０００） （１．００６） グループ（ｅ）：Ｔｉ／低密度ＴｉＮ／空気遮断及びＲＴＡ後のＡｌ ｄ ２．３８７ −−− ２．４３１ （比） （１．０１９） −−− （０．９９６） グループ（ｆ）：Ｔｉ／高密度ＴｉＮ／空気遮断及びＲＴＡ後のＡｌ ｄ ２．３７５ ２．２５５ ２．４４４ （比） （１．０１４） （１．００５） （１．００２） 上の表から明らかな如く、グループ（ａ）及び（ｃ）の
低密度ＴｉＮ膜はＲＴＡが行なわれておらず、実際に、
ＲＴＡなしで同様の処理を行なったグループ（ｂ）及び
（ｄ）の高密度のＴｉＮ膜の格子定数（１．００７及び
１．００６）と比較して、比較的大きなＴｉＮ（１１
１）格子定数（１．０１０及び１．０１２）を有してい
る。然しながら、上の表におけるデータが明らかに示し
ている如く、付着された状態で低密度であるグループ
（ｅ）のＴｉＮ膜は、ＲＴＡによってより高い密度へ稠
密化され、且つＲＴＡが行なわれるグループ（ｆ）のＴ
ｉＮ膜（１．００２）の高い密度（付着された状態で）
の格子定数よりもより低い格子定数（０．９９６）であ
る。このデータは、付着された状態で低密度のＴｉＮ膜
をＲＴＡ処理することによって一層高い密度のＴｉＮ膜
が得られるという本発明のこの第一の好適実施例の付加
的な利点を示している。
【００３４】次に、図３ａ乃至３ｆを参照して、６つの
テストグループ（ａ）乃至（ｆ）に基づいて形成された
バリア構成体（即ち、アルミニウム下側）のオージェ
（Ａｕｇｅｒ）電子分光（ＡＥＳ）分析について説明す
る。アルミニウムがＴｉ／ＴｉＮ膜と共にインシチュー
即ち現場で付着形成された図３（ａ）及び図３ｂに示し
たグループ（ａ）及び（ｂ）の場合には、いずれのグル
ープにおいても酸素が著しい程度に存在しているもので
はない。空気への露呈（即ち、空気遮断）の後にアルミ
ニウムを付着形成する図３ｃ及び３ｄを参照すると、低
密度ＴｉＮグループ（ｃ）においては著しい程度の酸素
が存在しており、一方高密度のＴｉＮグループ（ｄ）に
おいては著しい量の酸素が存在するものではなく、更
に、図３ｃはグループ（ｃ）の低密度ＴｉＮ膜内の窒素
ノードが、グループ（ｄ）の高密度ＴｉＮ膜のものより
も、膜内深くの位置において一層高いものであることを
示している。従って図３ｃ及び３ｄは、本発明の第一実
施例に基づいて形成した低密度ＴｉＮ膜は、ウエハを空
気へ露呈させた後（且つＲＴＡの前）において高密度Ｔ
ｉＮ膜におけるものよりも、一層多くの酸素で及び一層
多くの窒素で詰め込まれていることを表わしている。低
密度ＴｉＮ膜内により多くの酸素が存在するということ
は上述した固有抵抗が一層高いということにより表わさ
れる。
【００３５】次に、図３（ｅ）を参照すると、ＲＴＡの
後の本発明の第一実施例に基づくバリア構成体のＡＥＳ
結果が示されており、図３（ｆ）は、比較のために、空
気遮断の後で且つアルミニウム付着形成の前にＲＴＡで
同様に処理した高密度膜に対するＡＥＳ結果を示してい
る。図３ｅから明らかな如く、ＴｉＮ膜内へ詰め込まれ
た酸素はＲＴＡ処理によってＴｉ／ＴｉＮ界面において
ゲッタリングされており、そのことは、図３ｅにおいて
矢印で示した酸素のピーク及びこのピークの直上の膜の
部分から酸素が減少していることによって示されている
（図３ｃと図３ｅとを比較することにより理解され
る）。この酸素のゲッタリングは図３ｆにおける高密度
ＴｉＮグループ（ｆ）においても存在しているが、図３
ｄに示した如く高密度ＴｉＮ膜内へ詰め込まれる酸素及
び窒素はより少ないので、この構成体の場合にＴｉ／Ｔ
ｉＮ界面において形成されるＴｉＯＮはもっと厚さが薄
いものと考えられる。従って、ＲＴＡの後において低密
度ＴｉＮ膜グループ（ｅ）のＴｉ／ＴｉＮ界面において
より大きな酸素のゲッタリングが発生し、その結果そこ
において高い信頼性のＴｉＯＮの層が得られ、且つ改良
されたバリア性能が得られる。図３ｅは、更に、ＡＥＳ
結果において比較的高いレベルの酸素がその箇所に表わ
れている場合には、ＴｉＮ層の上側部分が酸素で詰め込
まれていることを示している。
【００３６】本発明のこの第一実施例によって得られる
チタン金属と窒素及び酸素との向上された反応は、更
に、シリサイド化のために使用可能な元素チタンの量を
減少させることによって、シリサイド厚さを制限すると
いう利点を有している。そうであるから、本発明は、特
に、シリサイド化による接合が消費されることが問題と
なる場合のある極めて浅い接合を有する集積回路に対し
て特に適している。
【００３７】これら６つのテストグループを製造した後
に、サンプルの集積回路におけるダイオードストリング
を４５０℃での熱応力に露呈させ、且つダイオード故障
率を各グループ毎にチェックした。図４はこの熱応力テ
スト結果を示しており、縦軸には故障率をとってあり且
つ横軸には応力時間をとってある。この熱応力ダイオー
ドリークテストは、コンタクト位置において熱応力がア
ルミニウムとシリコンとの相互拡散を加速させるという
ことを考慮し、バリアを介してアルミニウム原子が冶金
的なＰＮ接合に到達する場合にダイオード接合の欠陥が
発生するので、バリアの一体性即ち信頼性と正確に相関
しているものと考えられる。図４から明らかな如く、本
発明の第一実施例に基づいて形成されたＴｉＯＮ層は、
その他のテストグループと相対的に、且つ特に、高密度
ＴｉＮを有しており且つ空気への露呈及びＲＴＡの処理
が行なわれるグループ（ｆ）と相対的に、このような相
互拡散に対する優れた保護を与えている。
【００３８】次に図５ａ乃至５ｃを参照して、本発明の
２番目の好適実施例に基づいてコンタクト内にバリア構
成体を製造する方法について詳細に説明する。本発明の
この実施例においては、最初に、図２ａの構成体の上に
チタン層を所望の厚さに付着形成してコンタクト位置に
おいてシリサイドを形成し、従って、それは拡散領域４
と接触し且つ誘電体層８の上側に位置している。本発明
のこの実施例によれば、本構成体を空気又は酸素を担持
する雰囲気中に露呈させ、従って酸素がチタン層に詰め
込まれる。次いで、窒素雰囲気中において迅速熱アニー
ル即ちＲＴＡを実施し、チタン層を拡散領域４のシリコ
ン表面と反応させてそこにおいてシリサイドを形成し、
且つチタン金属が雰囲気中の窒素及び空気遮断からの詰
め込まれた酸素と反応し、その結果他の箇所においてチ
タンオキシナイトライド化合物が形成される。その結果
得られる構成を図５ａに示してあり、シリサイド層１６
がコンタクト開口９の底部に形成されている。チタンオ
キシナイトライド層２２は誘電体層８の上側及びシリサ
イド領域１６の上表面に形成されている。
【００３９】付着形成したチタンのＲＴＡ直接反応に続
いて、且つ図５ｂを参照すると、チタンオキシナイトラ
イド層２２の上に窒化チタン層２４をスパッタ形成し、
且つ窒化チタン層２４の上にチタン金属層２６をスパッ
タ形成する。本発明のこの実施例においては、窒化チタ
ン層２４は従来の高密度のものとすることが可能であ
り、且つそうすることが望ましい。層２４，２６の厚さ
は特定の幾何学的形状に基づいて選択され、且つ、チタ
ン層２６の場合には、それが完全に反応させることを確
保するために爾後の処理を考慮して決定される。例え
ば、窒化チタン層２４は、好適には、５００乃至１，０
００Åの程度の厚さを有しており、一方チタン層２６は
好適には２００乃至７００Åの程度の厚さを有してい
る。窒化チタン層２４及びチタン層２６は、好適には、
互いにインシチュー即ち現場においてスパッタ形成さ
れ、窒化チタン層２４を所定の厚さに付着形成した後
に、窒素供給源をターンオフし且つチタンのスパッタリ
ングを継続して行なう。所望により、チタン層２６の上
に低密度窒化チタン層をオプションによってスパッタ形
成させることが可能である。
【００４０】チタン層２６を付着形成した後に、本構成
体を再度空気又は別の酸素を担持する雰囲気へ露呈さ
せ、チタン層２６を酸素で詰め込む。この空気遮断に続
いて、前と同じように窒素雰囲気中において再度ＲＴＡ
を実施し（特定の条件は臨界的なものではない）、チタ
ン層２６を詰め込んだ酸素及び雰囲気中の窒素と反応さ
せてチタンオキシナイトライド化合物を形成する。その
結果得られる構成を図５ｃに示してあり、全体的にチタ
ンオキシナイトライド層２８が形成されている。従っ
て、本発明の第二の好適実施例ではバリア構成体内にお
いて複数個の層からなるチタンオキシナイトライドが得
られる。この付加的なチタンオキシナイトライド層は処
理ステップが付加されることによりコンタクトのバリア
特性を更に向上させるものと考えられる。
【００４１】図５ｃの構成体を製造した後に、次いで処
理を継続して行ないアルミニウムメタリゼーションを付
着形成し、パターニング及びエッチングを行なって前と
同じように回路内における所望の金属導体を形成する。
勿論、付加的なチタンオキシナイトライド層が所望され
る場合には、アルミニウムの付着形成を行なう前に、再
度、窒化チタン及びチタンの付着、空気遮断、及びＲＴ
Ａの処理を繰り返し行なうことが可能である。
【００４２】次に、図６ａ及び６ｂを参照して、本発明
の第三実施例に基づいてバリア層を具備するコンタクト
を製造する方法について詳細に説明する。本発明のこの
実施例においては、チタン金属層をコンタクト開口９内
にスパッタ形成し、且つ、空気遮断の後に、ＲＴＡ即ち
迅速熱アニールを行なって、シリサイド膜１６及びチタ
ンオキシナイトライド２２を形成し、その結果上述した
如き図５ａに示したような構成体が得られる。本発明の
この第三実施例によれば、且つ図６ａに示した如く、Ｒ
ＴＡによる反応の後に、全体的にチタン金属層３０をス
パッタ形成し、次いでチタン金属層３０の上に低密度窒
化チタン層３２をスパッタ形成する。例えば低基板温度
及び弱い真空等の本発明の一番目の好適実施例に関して
上述したものと同様な条件下で低密度窒化チタン層３２
をスパッタ形成し、その結果膜中に小さなグレイン寸法
及び高い有孔度が得られる。前と同様に、チタン層３０
及び低密度窒化チタン層３２を形成するスパッタリング
ステップは、好適には、互いにインシチュー即ち現場に
おいて実施する。その結果得られる構成を図６ａに示し
てある。
【００４３】次いで、この構成を空気又は酸素を担持す
る雰囲気へ露呈させ、従って、本発明の一番目の好適実
施例に関して上述した態様で、酸素が低密度窒化チタン
層３２へ詰め込まれる。この空気遮断に続いて、この構
成体は窒素雰囲気中においてＲＴＡ及び迅速熱アニール
が行なわれ、チタン／窒化チタン界面において詰め込ま
れた酸素のゲッタリングが行なわれ、そこで、詰め込ま
れた酸素及び使用可能な窒素が層３０内の元素チタンと
反応しそこにおいてチタンオキシナイトライド化合物を
形成する。その結果得られる構成を図６ｂに示してあ
り、この場合には、第二のチタンオキシナイトライド層
３４が前に形成されたチタンオキシナイトライド層２２
の上側に存在しており、且つ窒化チタン層３２の下側に
存在している。上述した如く、低密度窒化チタン層３２
はＲＴＡ即ち迅速熱アニール期間中に稠密化され、且つ
その表面近くにおいて酸素が詰め込まれる。
【００４４】本発明のこの第三の好適実施例の結果とし
て、コンタクト位置において二重の厚さのチタンオキシ
ナイトライドが形成され、従って後に付着形成されるア
ルミニウムメタリゼーションに対して提供されるバリア
を更に向上させている。勿論、アルミニウム付着形成の
後に、パターン形成及びエッチングを行なって前と同じ
ように回路内において所望の金属導体を形成する。所望
により、バリア構成体内に別のチタンオキシナイトライ
ド層を設けることが望まれる場合には、アルミニウムを
付着形成する前に、チタン金属及び低密度窒化チタンの
付着形成、空気遮断、及びＲＴＡを再度繰り返し行なう
ことが可能である。
【００４５】本発明の四番目の好適実施例もチタンオキ
シナイトライドを組み込んだバリア構成体を製造するも
のである。本発明のこの四番目の好適実施例において
は、拡散領域４及び誘電体層８と接触して全体的にチタ
ン金属をスパッタ形成し、空気へ露呈させ、且つＲＴＡ
即ち迅速熱アニールを行なってコンタクト開口の底部に
おいてシリサイドを形成し、且つ他の箇所においてはチ
タンオキシナイトライドを形成し、その結果図５ａに示
した構成が得られる。然しながら、本発明のこの四番目
の実施例によると、チタンオキシナイトライド膜はＲＴ
Ａによって形成された最初のチタンオキナイトライド膜
の上に直接的にスパッタ形成され、スパッタリング系内
へ酸素及び窒素を制御した量導入することによりその上
にチタンオキシナイトライド膜を反応性スパッタリング
反応を起こさせることが可能である。このチタンオキシ
ナイトライドの付着形成は、ＲＴＡシリサイド化反応か
ら発生するバリア層を厚くすることに寄与し、且つそこ
においてのバリア効果を向上させる。本発明のこの実施
例は、付加的な処理のためにスパッタリング装置から本
構成体を取除くことの必要性なしに、バリア構成体を形
成するための便利な方法を与えている。
【００４６】本発明のこの第四の実施例によれば、チタ
ンオキシナイトライド層の反応性スパッタリングの後
に、所望により、その上に付加的な窒化チタン層をスパ
ッタ形成させることが可能である。下側に存在するチタ
ンオキシナイトライド層が既に本構成体の上に形成され
ているので、この付加的な窒化チタン層は高密度とする
ことが可能であり、且つそうすることが望ましい。この
付加的な層が形成されるか否かに拘らず、本構成体にお
けるチタンオキシナイトライド層を一層完全に反応させ
ることが必要な場合には、本構成体をＲＴＡ即ち迅速熱
アニールを行なうことが可能である。次いで、バリア構
成体上のアルミニウムの付着形成、パターニング及びエ
ッチングを行なって、集積回路における所望の電気的導
体を形成することが可能である。
【００４７】上述した本発明の実施例の各々において、
コンタクトの底部においてシリコンを被覆するシリサイ
ド膜近くにチタンオキシナイトライドを組込むことによ
って高信頼性で高品質のバリア層が形成される。この化
合物は熱応力下においてダイオード欠陥率が減少される
ことによって証明される如く、優れたバリア特性を提供
するものであることが判明した。本発明の種々の実施例
は所望のバリア性能を与えるために適切な厚さ及び信頼
性を有するチタンオキシナイトライド膜を提供する新規
な方法を提供している。
【００４８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１ａ】 本発明の第一の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図１ｂ】 本発明の第一の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図１ｃ】 本発明の第一の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図１ｄ】 本発明の第一の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図１ｅ】 本発明の第一の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図２】 図１ｅに対応するステップの後の状態におけ
る集積回路の一部を示した概略平面図。
【図３ａ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図３ｂ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図３ｃ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図３ｄ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図３ｅ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図３ｆ】 本発明の第一実施例が改良したバリア保護
を与えるメカニズムを実験的に検証するオージェ電子分
光結果を示したグラフ図。
【図４】 図３ａ乃至図３ｆのテスト結果に対する熱応
力時間対ダイオード欠陥率のプロットを示した説明図。
【図５ａ】 本発明の第二の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図５ｂ】 本発明の第二の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図５ｃ】 本発明の第二の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図６ａ】 本発明の第三の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【図６ｂ】 本発明の第三の好適実施例に基づく製造プ
ロセスの一段階における部分的に製造された集積回路を
示した概略断面図。
【符号の説明】
２ シリコン基板 ４ 拡散領域 ６ フィールド酸化膜 ８ 誘電体層 ９ コンタクト開口 １０ チタン層 １２ 窒化チタン層 １６ チタンジシリサイド層 ２０ アルミニウムメタリゼーション層 ２２ チタンオキシナイトライド層 ２４ 窒化チタン層 ２６ チタン金属層 ２８ チタンオキシナイトライド層 ３０ チタン金属層 ３２ 窒化チタン層 ３４ 第二チタンオキシナイトライド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディ−ドゥイ リャオ アメリカ合衆国， テキサス 75081， リチャードソン， モスブルック ドライ ブ 409 (72)発明者 イー−シュン リン アメリカ合衆国， テキサス 75024， プラノー， ブラディー ドライブ 4308

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 コンタクト位置にバリア層を有する集積
    回路構成体の製造方法において、 本体の半導体表面にドープした半導体領域を形成し、 前記ドープした領域の上にコンタクト開口を貫通させた
    誘電体膜を形成し、 前記誘電体膜を形成するステップの後に、前記ドープし
    た領域の表面と接触し且つ前記誘電体膜の上側にチタン
    金属を有する層を付着形成し、 前記チタン金属を有する層の上に低密度窒化チタンの層
    を付着形成し、 そのようにして構成されたものを酸素を担持する雰囲気
    へ露呈させ、 前記露呈ステップの後に、アニーリングを行なって前記
    コンタクト開口内で前記ドープした領域の表面の上側に
    チタンオキシナイトライド膜を形成し、 次いで前記コンタクト開口内で前記チタンオキシナイト
    ライド膜上にアルミニウムメタリゼーションを付着形成
    する、上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記低密度窒化チタ
    ンの層を付着形成するステップが、約１００℃以下の基
    板温度で且つ約４ｍＴｏｒｒの真空条件下で窒化チタン
    膜を反応性スパッタにより付着形成させることを特徴と
    する方法。
  3. 【請求項３】 請求項１において、前記アニーリングス
    テップが前記チタン金属を前記ドープした領域の表面と
    反応させてそこにおいて且つ前記チタンオキシナイトラ
    イド膜の下側においてシリサイド膜を形成させることを
    特徴とする方法。
  4. 【請求項４】 請求項１において、前記アニーリングス
    テップが迅速熱アニールによって実施されることを特徴
    とする方法。
  5. 【請求項５】 請求項４において、前記迅速熱アニール
    が窒素雰囲気中において実施されることを特徴とする方
    法。
  6. 【請求項６】 請求項１において、前記酸素を担持する
    雰囲気中へ露呈させるステップが、空気へ露呈させるこ
    とを特徴とする方法。
  7. 【請求項７】 コンタクト位置においてバリア層を有す
    る集積回路構成体の製造方法において、 本体の半導体表面においてドープした半導体領域を形成
    し、 前記ドープした領域の上にコンタクト開口を貫通させた
    誘電体膜を形成し、 前記誘電体膜を形成するステップの後に、前記コンタク
    ト開口において前記ドープした領域の表面を反応させて
    そこにおいてチタンシリサイド膜を形成し、 前記チタンシリサイド膜に隣接してチタンオキシナイト
    ライド膜を形成し、 前記チタンオキシナイトライド膜の上側に窒化チタン膜
    を形成し、 前記窒化チタン膜の上にアルミニウムを有するメタリゼ
    ーション層を形成する、上記各ステップを有することを
    特徴とする方法。
  8. 【請求項８】 請求項７において、前記誘電体膜を形成
    するステップの後に、前記コンタクト開口内において前
    記ドープした領域と接触してチタン金属層を付着形成
    し、且つ前記反応ステップが、前記付着ステップの後に
    アニーリングを行なうものであることを特徴とする方
    法。
  9. 【請求項９】 請求項８において、前記窒化チタン膜を
    形成するステップが、高密度窒化チタン膜を形成するこ
    とを特徴とする方法。
  10. 【請求項１０】 請求項９において、 前記高密度窒化チタン膜の上にチタン金属の第二層を付
    着形成し、 酸素を担持する雰囲気へ露呈させ、 窒素雰囲気中においてアニーリングを行なって、前記チ
    タン金属の第二層が酸素及び窒素と反応してチタンオキ
    シナイトライドを形成する、ことを特徴とする方法。
  11. 【請求項１１】 請求項７において、 前記誘電体膜を形成するステップの後に、前記コンタク
    ト開口内において前記ドープした領域と接触するチタン
    金属の第一層を付着形成し、 前記反応ステップの後に、チタン金属の第二層を付着形
    成し、 前記チタン金属の第二層を付着形成した後に、低密度窒
    化チタンの層を付着形成し、 前記低密度の窒化チタンの層を付着形成した後に、酸素
    を担持する雰囲気へ露呈させ、 前記露呈ステップの後に、アニーリングを行なう、こと
    を特徴とする方法。
  12. 【請求項１２】 請求項７において、前記チタンシリサ
    イド膜に隣接してチタンオキシナイトライド膜を形成す
    るステップが、前記チタンオキシナイトライド膜をスパ
    ッタにより付着形成することを特徴とする方法。
  13. 【請求項１３】 コンタクト位置においてバリア層を有
    する集積回路構成体の製造方法において、 本体の半導体表面においてドープした半導体領域を形成
    し、 前記ドープした領域の上にコンタクト開口を貫通させた
    誘電体膜を形成し、 前記誘電体膜を形成するステップの後に、前記コンタク
    ト開口において前記ドープした領域の表面を反応させて
    そこにおいてチタンシリサイド膜を形成し、 前記チタンシリサイド膜に隣接してチタンオキシナイト
    ライド膜をスパッタにより付着形成し、 前記チタンオキシナイトライド膜の上にアルミニウムを
    有するメタリゼーション層を形成する、上記各ステップ
    を有することを特徴とする方法。
  14. 【請求項１４】 請求項１３において、前記チタンオキ
    シナイトライド膜をスパッタにより付着形成するステッ
    プの後に、前記チタンオキシナイトライド膜の上側に窒
    化チタン膜を形成することを特徴とする方法。
  15. 【請求項１５】 請求項１４において、更にアニーリン
    グを行なうことを特徴とする方法。
  16. 【請求項１６】 請求項１３において、更にアニーリン
    グを行なうことを特徴とする方法。
  17. 【請求項１７】 集積回路コンタクト構成体において、 本体の表面にドープした半導体領域が設けられており、 前記ドープした領域の上に誘電体膜が設けられており、
    前記誘電体膜はそれを貫通してコンタクト開口を有して
    おり、 前記コンタクト開口における前記ドープした領域の露出
    部分にチタンシリサイド膜が設けられており、 前記コンタクト開口において前記チタンシリサイド膜の
    上側に第一チタンオキシナイトライド膜が設けられてお
    り、 前記コンタクト開口において前記チタンシリサイド膜の
    上側に第一窒化チタン膜が設けられており、 前記第一チタンオキシナイトライド膜及び前記第一窒化
    チタン膜上にアルミニウムを有するメタリゼーション層
    が設けられている、ことを特徴とする集積回路コンタク
    ト構成体。
  18. 【請求項１８】 請求項１７において、前記第一チタン
    オキシナイトライド膜が熱チタンオキシナイトライドを
    有することを特徴とする集積回路コンタクト構成体。
  19. 【請求項１９】 請求項１７において、前記第一窒化チ
    タン膜の一部が酸素が詰め込まれていることを特徴とす
    る集積回路コンタクト構成体。
  20. 【請求項２０】 請求項１７において、前記第一窒化チ
    タン膜が前記第一チタンオキシナイトライド膜の上側に
    存在していることを特徴とする集積回路コンタクト構成
    体。
  21. 【請求項２１】 請求項２０において、前記第一窒化チ
    タン膜の上側に第二チタンオキシナイトライド膜が設け
    られていることを特徴とする集積回路コンタクト構成
    体。
  22. 【請求項２２】 請求項２１において、前記第二チタン
    オキシナイトライド膜の上側に第二窒化チタン膜が設け
    られていることを特徴とする集積回路コンタクト構成
    体。
  23. 【請求項２３】 請求項１７において、前記第一チタン
    オキシナイトライド膜の上側に第二チタンオキシナイト
    ライド膜が設けられていることを特徴とする集積回路コ
    ンタクト構成体。
  24. 【請求項２４】 請求項２３において、前記第一窒化チ
    タン膜が前記第一及び第二チタンオキシナイトライド膜
    の両方の上側に設けられていることを特徴とする集積回
    路コンタクト構成体。
  25. 【請求項２５】 請求項２４において、第三チタンオキ
    シナイトライド膜が前記第一窒化チタン膜の上側に設け
    られており、且つ第二窒化チタン膜が前記第三チタンオ
    キシナイトライド膜の上側に設けられていることを特徴
    とする集積回路コンタクト構成体。
  26. 【請求項２６】 請求項１７において、前記第一チタン
    オキシナイトライド膜が反応性スパッタ付着によって形
    成されていることを特徴とする集積回路コンタクト構成
    体。
JP7107249A 1994-04-29 1995-05-01 改善したコンタクトバリアを有する集積回路 Pending JPH07312354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/235,099 US5514908A (en) 1994-04-29 1994-04-29 Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US235099 1994-04-29

Publications (1)

Publication Number Publication Date
JPH07312354A true JPH07312354A (ja) 1995-11-28

Family

ID=22884099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7107249A Pending JPH07312354A (ja) 1994-04-29 1995-05-01 改善したコンタクトバリアを有する集積回路

Country Status (4)

Country Link
US (4) US5514908A (ja)
EP (1) EP0680077B1 (ja)
JP (1) JPH07312354A (ja)
DE (1) DE69427959T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213657A (ja) * 1996-01-30 1997-08-15 Hyundai Electron Ind Co Ltd 半導体素子の拡散防止膜形成方法
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JP2017117823A (ja) * 2015-12-21 2017-06-29 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP3280803B2 (ja) * 1994-08-18 2002-05-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3586899B2 (ja) * 1994-09-22 2004-11-10 ソニー株式会社 半導体装置およびその製造方法
US5773363A (en) 1994-11-08 1998-06-30 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5972178A (en) * 1995-06-07 1999-10-26 Applied Materials, Inc. Continuous process for forming improved titanium nitride barrier layers
US6891269B1 (en) * 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6238533B1 (en) 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
KR970063509A (ko) * 1996-02-26 1997-09-12 제랄드 에프. 테일러 개선된 질화 티타늄 장벽층
US6093259A (en) * 1996-03-27 2000-07-25 Sumitomo Sitix Corporation Color development method of metallic titanium and black and colored titanium manufactured by this method
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
GB2319533B (en) * 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
CA2191260A1 (en) * 1996-11-26 1998-05-26 Luc Ouellet Stabilization of the interface between tin and a1 alloys
US5932907A (en) * 1996-12-24 1999-08-03 International Business Machines Corporation Method, materials, and structures for noble metal electrode contacts to silicon
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US6107195A (en) * 1997-06-18 2000-08-22 Tokyo Electron Limited Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
US5926734A (en) * 1997-08-05 1999-07-20 Motorola, Inc. Semiconductor structure having a titanium barrier layer
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US6136677A (en) * 1997-09-25 2000-10-24 Siemens Aktiengesellschaft Method of fabricating semiconductor chips with silicide and implanted junctions
US5989984A (en) * 1997-10-07 1999-11-23 Lucent Technologies, Inc. Method of using getter layer to improve metal to metal contact resistance at low radio frequency power
US6156647A (en) * 1997-10-27 2000-12-05 Applied Materials, Inc. Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
EP1034566A1 (en) * 1997-11-26 2000-09-13 Applied Materials, Inc. Damage-free sculptured coating deposition
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JPH11186190A (ja) * 1997-12-25 1999-07-09 Sharp Corp 半導体装置の製造方法
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6215186B1 (en) * 1998-01-12 2001-04-10 Texas Instruments Incorporated System and method of forming a tungstein plug
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
JP3374901B2 (ja) * 1998-02-27 2003-02-10 日本電気株式会社 半導体装置
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
JP3625652B2 (ja) * 1998-06-30 2005-03-02 シャープ株式会社 半導体装置の製造方法
US6110818A (en) * 1998-07-15 2000-08-29 Philips Electronics North America Corp. Semiconductor device with gate electrodes for sub-micron applications and fabrication thereof
KR100331545B1 (ko) 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US6060383A (en) * 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
US6208004B1 (en) 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
KR100433509B1 (ko) * 1998-08-21 2004-05-31 미크론 테크놀로지,인코포레이티드 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
KR100325302B1 (ko) * 1999-06-16 2002-02-21 김영환 반도체 소자의 제조방법
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6281543B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US6316132B1 (en) * 1999-09-02 2001-11-13 Xilinx, Inc. Structure and method for preventing barrier failure
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
US6544882B1 (en) 2000-01-13 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
KR100363013B1 (ko) * 2000-06-28 2002-11-29 삼성전자 주식회사 반도체 장치의 금속 패턴 형성 방법
US6750156B2 (en) 2001-10-24 2004-06-15 Applied Materials, Inc. Method and apparatus for forming an anti-reflective coating on a substrate
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7226858B2 (en) * 2004-09-30 2007-06-05 Microchip Technology Incorporated Submicron contact fill using a CVD TiN barrier and high temperature PVD aluminum alloy deposition
US7256121B2 (en) * 2004-12-02 2007-08-14 Texas Instruments Incorporated Contact resistance reduction by new barrier stack process
DK1674117T3 (en) * 2004-12-24 2018-12-10 Hexacath MECHANICAL SUBJECT WITH IMPROVED DEFORMABILITY
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
US7498270B2 (en) * 2005-09-30 2009-03-03 Tokyo Electron Limited Method of forming a silicon oxynitride film with tensile stress
EP2203741B1 (en) 2007-10-25 2023-05-10 Dexcom, Inc. Systems and methods for processing sensor data
US7727882B1 (en) * 2007-12-17 2010-06-01 Novellus Systems, Inc. Compositionally graded titanium nitride film for diffusion barrier applications
US8119540B2 (en) * 2008-03-28 2012-02-21 Tokyo Electron Limited Method of forming a stressed passivation film using a microwave-assisted oxidation process
US7807586B2 (en) * 2008-03-28 2010-10-05 Tokyo Electron Limited Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US8686562B2 (en) 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8772159B2 (en) * 2012-02-01 2014-07-08 United Microelectronics Corp. Method of fabricating electrical contact
US9530736B2 (en) * 2014-02-14 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US10147782B2 (en) 2016-07-18 2018-12-04 International Business Machines Corporation Tapered metal nitride structure
US10658676B2 (en) * 2016-12-22 2020-05-19 Showa Denko K.K. Oxygen reduction catalyst
US10453747B2 (en) * 2017-08-28 2019-10-22 Globalfoundries Inc. Double barrier layer sets for contacts in semiconductor device
JP2021516291A (ja) * 2018-03-09 2021-07-01 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ，アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー 高温スパッタによる化学量論的窒化チタン薄膜
US11152455B2 (en) 2019-09-23 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce breakdown failure in a MIM capacitor
US11145710B1 (en) * 2020-06-26 2021-10-12 Micron Technology, Inc. Electrode/dielectric barrier material formation and structures
US11430729B2 (en) 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure
CN114088261A (zh) * 2021-11-22 2022-02-25 中国电子科技集团公司第四十八研究所 一种氮氧化钛薄膜压力传感器及其制造方法
US20230261082A1 (en) * 2022-02-14 2023-08-17 Nanya Technology Corporation Contact strcutre and method for preparing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5070036A (en) * 1989-01-04 1991-12-03 Quality Microcircuits Corporation Process for contacting and interconnecting semiconductor devices within an integrated circuit
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
JPH03153024A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5175126A (en) * 1990-12-27 1992-12-29 Intel Corporation Process of making titanium nitride barrier layer
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
JPH0536627A (ja) * 1991-08-01 1993-02-12 Sony Corp 配線形成方法
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213657A (ja) * 1996-01-30 1997-08-15 Hyundai Electron Ind Co Ltd 半導体素子の拡散防止膜形成方法
KR100496716B1 (ko) * 1997-08-29 2005-09-30 세이코 엡슨 가부시키가이샤 반도체장치및그제조방법
JP2017117823A (ja) * 2015-12-21 2017-06-29 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法

Also Published As

Publication number Publication date
EP0680077A1 (en) 1995-11-02
DE69427959D1 (de) 2001-09-20
US6291344B1 (en) 2001-09-18
US6191033B1 (en) 2001-02-20
EP0680077B1 (en) 2001-08-16
US5514908A (en) 1996-05-07
DE69427959T2 (de) 2002-04-11
US5652464A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
JPH07312354A (ja) 改善したコンタクトバリアを有する集積回路
KR100243286B1 (ko) 반도체 장치의 제조방법
US6020254A (en) Method of fabricating semiconductor devices with contact holes
KR0169283B1 (ko) 반도체장치 및 그 제조방법
US5324974A (en) Nitride capped MOSFET for integrated circuits
JP3285934B2 (ja) 半導体装置の製造方法
US5885896A (en) Using implants to lower anneal temperatures
US5591672A (en) Annealing of titanium - titanium nitride in contact hole
US6436817B2 (en) Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device
JPH05102078A (ja) シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
EP0388565A1 (en) Refractory metal silicide cap for protecting multi-layer polycide structure
US6908857B2 (en) Method of manufacturing semiconductor device
US6204173B1 (en) Multiple implantation and grain growth method
JPH05267211A (ja) バリア金属層形成方法
US20020058402A1 (en) Method of forming an etch stop layer during manufacturing of a semiconductor device
US6277729B1 (en) Method of manufacturing transistor barrier layer
JP3231645B2 (ja) 半導体装置およびその製造方法
US6239015B1 (en) Semiconductor device having polysilicon interconnections and method of making same
JP2848333B2 (ja) 半導体装置の製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JPH06196572A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
JP3105508B2 (ja) 多層ポリサイド構造を保護するための高融点金属シリサイド被覆

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061024