JPH05102078A - シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 - Google Patents

シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法

Info

Publication number
JPH05102078A
JPH05102078A JP3163370A JP16337091A JPH05102078A JP H05102078 A JPH05102078 A JP H05102078A JP 3163370 A JP3163370 A JP 3163370A JP 16337091 A JP16337091 A JP 16337091A JP H05102078 A JPH05102078 A JP H05102078A
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
semi
refractory metal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3163370A
Other languages
English (en)
Inventor
Chin-Shih Wei
チーシ・ウエイ
David B Fraser
デビツド・ビイ・フレイサー
Venkatesan Murali
ヴエンカテサン・ムラリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH05102078A publication Critical patent/JPH05102078A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 半導体処理において使用するための窒化チタ
ン／ケイ化コバルトの二層を形成する新規な方法。 【構成】 まずチタン、次にコバルトをスパッタ蒸着方
法によりシリコン基板上に蒸着する。続いて、基板をア
ニールする。この工程の間、チタンは、まず、基板のシ
リコン面から自然酸化物を全て取り除く。アニール中、
チタンは上方へ拡散し、コバルトは下方へ拡散する。コ
バルトはシリコン基板上に高品質のエピタキシャルケイ
化コバルト層を形成する。窒化チタン層を形成するよう
に、アニールは窒素又はアンモニアの周囲環境の中で実
施される。この結果得られた構造を自己整合ケイ化物技
術において、デバイスの電気的領域との接触のための接
点充填材料として、また、続いて蒸着されるアルミニウ
ム層から出るアルミニウム又は続いて成長する不純物添
加選択ケイ素層から出るドーパントがシリコン基板の中
へ拡散するのを阻止する拡散障壁として使用することが
できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイスの分野に
関し、特に、自己整合ケイ化物技術において使用するた
めと、拡散障壁として使用するためと、接点通路充填物
として使用するための窒化チタン／ケイ化コバルトの二
層（ＴｉＮ／ＣｏＳｉ2） を形成するように設計された
方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造においては、耐火
金属又は準貴金属とケイ素との反応により形成される物
質であるケイ化物を様々な用途に使用する。たとえば、
接点通路充填材料として、あるいはフローティングゲー
ト又は局所相互接続部などのデバイス構造として使用す
るのである。
【０００３】通常、シリコン基板の表面上の誘電体の下
方に位置するデバイス領域に対して接触を成立させるこ
とが必要である。これは、まず、接触すべき領域の上方
にある誘電体の部分に開口、すなわち通路（接点通路）
を形成し、次に、その接点通路を導電材料で充填するこ
とにより行われる。
【０００４】接点通路を導電材料で充填した後には、い
くつかのデバイス領域を他のデバイス領域と電気的に接
続すると共に、外部リード線への電気的接続を成立させ
ることが必要になる。基板の表面に配線層を形成するこ
とによりこれらの必要条件は満たされる。配線層は、誘
電体層の上面に導電材料を蒸着することにより形成され
る。この導電層は先に形成されていた接点充填物と直接
に接触している。次に、導電層をマスクで覆い、エッチ
ングして、接点充填物の下方に位置する基板のデバイス
領域への適切な接続を成立させるために必要な連続する
導電材料の線路を残す。それらの線路は相互接続部とし
て知られている。
【０００５】接点通路充填物として、いくつかの導電材
料を使用することができる。幾何学的に見て大型である
デバイスでは、通路の上方を含めて、基板の全面にアル
ミニウム（Ａｌ）を蒸着する。次に、通路と相互接続部
の上の領域をフォトレジストで被覆し、残っている領域
からアルミニウムをエッチングして、アルミニウムで充
填された通路を残すと共に、誘電体層の表面上に相互接
続部を形成する。
【０００６】幾何学的に小型のデバイス、すなわち、１
ミクロン以下のデバイスの場合には、段差部の被覆が不
十分になる、接点の保全性が悪いなどの問題が起こるた
めに、アルミニウムは充填材料として不適切であること
がわかっている。このようなデバイスについては、チタ
ン又はコバルトのような耐火金属又は準貴金属のケイ化
物を基板と接触する通路の下部を充填する初期充填材料
として使用する。まず、金属を蒸着し、続いてアニール
を実施することにより、通路によって露出した基板の領
域にケイ化物を形成する。次に、誘電体表面に残ってい
るケイ化していない金属を選択的にエッチングする。ケ
イ化物はシリコンが露出している領域、すなわち、活性
デバイス領域に限って形成され、残留している金属はマ
スキング工程なしに選択的にエッチング可能であるの
で、この方法によって形成される構造は自己整合構造で
ある。この方法は自己整合ケイ化物技術（Salicide技
術）の１例である。
【０００７】通路の下部にケイ化物を形成し終わった
後、通路のまだ充填されていない上部をアルミニウム又
は別の導電材料で充填し、前述のような相互接続部を形
成することが必要になる。ところがケイ化物のすぐ上に
アルミニウムを蒸着すると、アルミニウムはケイ化物を
通って下方の基板の活性デバイス領域の中まで拡散し
て、デバイスの故障の原因となることが多い。この現象
はスパイキングとして知られている。先に説明した従来
の技術においては、スパイキングを防止するために、ア
ルミニウムの蒸着に先立って拡散障壁を形成することが
必要である。これは、まず、さらに別の誘電体層を蒸着
することにより行われる。その蒸着に続いて、マスキン
グ工程及びエッチング工程を実施し、通路領域から誘電
体を除去する。拡散障壁として作用させるため、チタ
ン，窒化チタン又はチタンタングステンの薄い層を形成
する。次に、前述のようにアルミニウムを蒸着し、マス
クで覆い、エッチングすると、マスクで覆われていない
領域からは障壁層がアルミニウムと共に除去される。１
例として、米国特許第４，５６６，０２６号を参照する
と、この特許ではスパイキングに対する拡散障壁として
窒化チタンタングステン／窒化チタンの二層を使用して
いる。
【０００８】別の方法は先に説明したようにケイ化物を
形成し、次に選択タングステン層を成長させて通路を充
填するというものであるが、選択タングステンを蒸着す
ると、通常、接合部の保全性が劣化すると共に、固有接
触抵抗は許容しえないほど高くなる。
【０００９】あるいは、従来の技術には、前述の自己整
合ケイ化物の形成後、ケイ化物層の上面に不純物を添加
した選択シリコン層を成長させて、通路を完全に充填す
る方法もある。選択シリコンは接合部の保全性を向上さ
せた。すなわち、逆バイアス漏れ電流が少ない、理想度
係数が高いなどのすぐれたダイオードＩ−Ｖ特性を示す
のである。この方法に関連して、ドライブイン工程及び
それに続く高温工程の間に選択シリコン層から出た過剰
のドーパントが活性デバイス領域の中まで拡散し、デバ
イスを性能特性を変化させてしまうという問題が起こ
る。さらに、ＣＭＯＳデバイスでは、意図しないｐ−ｎ
接合の形成を阻止するために、まず、ｐ型領域の上にｐ
型選択シリコンを成長させてｎ型領域を被覆状態のまま
にしておき、次に、ヒ素，リン又はアンチモンなどのｎ
型ドーパントを使用してｎ型領域の上にｎ型選択シリコ
ンを成長させて、この工程の間、ｐ型領域を被覆された
ままにしておくことが必要である。
【００１０】上述のSalicide技術は、通路の充填のみな
らず、他のデバイス領域を形成する目的でも適用でき
る。たとえば、この方法を利用して、フローティングゲ
ートとして使用すべきポリシリコンの上面にケイ化物を
形成することができる。さらに、ポリシリコン層の蒸
着，マスキング及びエッチングが終了した後、この方法
を使用して局所相互接続部を形成することもできる。
【００１１】従来より、Salicide技術に最も一般的に使
用されてきた２つのケイ化物はケイ化チタンと、ケイ化
コバルトである。しかしながら、基板の表面に自然酸化
物が存在していると、ケイ化コバルトの形成は妨げられ
る。この問題点は、蒸着の直前に基板を高温で加熱し、
次に、超高真空の下でコバルトを蒸着することにより解
決できる。ところが、そのような超高真空システムは一
般に研究用であって、大量生産に必要なスループット能
力を備えていない。
【００１２】同様に、アニーリングの周囲環境の中に酸
素が存在していると、ケイ化チタンの形成は妨げられ
る。さらに、酸素があると、形成されたケイ化チタン層
に局所的な欠陥が生じる。
【００１３】
【発明が解決しようとする課題】そこで、必要とされる
のは、先に説明した自己整合ケイ化物技術に適合して、
高品質ケイ化物を形成する製造可能な方法である。本発
明はその方法を提供することである。また、そのような
方法は、続いて蒸着されるアルミニウムがデバイス領域
まで拡散してスパイキングを発生するのを阻止するため
又は続いて形成される選択シリコン層にあるドーパント
がデバイス領域の中へ拡散するのを阻止するための拡散
障壁の形成を含んでいるのが好ましい。
【００１４】
【課題を解決するための手段】本発明は、自己整合ケイ
化物技術において接点通路充填物として使用するための
エピタキシャル品質窒化チタン／ケイ化コバルト（Ｔｉ
Ｎ／ＣｏＳｉ2） の二層を形成する方法を説明する。本
発明を使用して形成される窒化チタン層は、ドーパント
又はアルミニウムが基板中のデバイス領域の中へ拡散す
るのを阻止するための障壁層として使用可能である。
【００１５】本発明ではシリコン基板上にスパッタ蒸着
方法を使用して薄いチタン層を形状に合わせて蒸着す
る。次に、システムから基板を取り出さずに、スパッタ
蒸着によりコバルトの形状に応じた層を蒸着する。
【００１６】チタンとコバルトを蒸着した後、窒素又は
アンモニアの周囲環境の中で基板をアニールする。この
アニール工程の間、シリコン表面にあるチタンは基板表
面上の自然酸化物と反応して酸素を解放し、シリコン表
面を酸化物のない清浄な状態にする。自然酸化物の除去
後、チタンは上方へ拡散して、コバルトを通って表面に
達する。一方、コバルトは下方へ拡散してシリコン表面
に達し、そこで反応してケイ化コバルトを形成する。基
板表面から自然酸化物が除去されているので、形成され
るケイ化コバルトは高品質である。実際に、欠陥の少な
いエピタキシャルケイ化コバルト膜が形成されている。
【００１７】その間に、２つの層の上面まで移動してい
たチタンは窒素又はアルミニウムと反応して、窒化チタ
ンを形成する。アニール工程が終了するまでに、チタン
とコバルトは完全に分離し、全てのコバルトは基板表面
のデバイス領域と電気的に接触するケイ化コバルトを形
成している。チタンは、ケイ化コバルト層のすぐ上に位
置してそれと電気的に接触する窒化チタン層を形成して
いる。
【００１８】上記の方法を使用して、自己整合ケイ化物
構造を形成することができる。形成される構造はすぐれ
た接触安定性を示し、接触抵抗は低い。さらに、この方
法を接点通路充填物を形成する際の初期工程として使用
することも可能である。通路領域では、窒化チタン／ケ
イ化コバルトの二層の形成に続いて、選択タングステン
層、選択シリコン層又はアルミニウム層を形成して、接
点充填物を完成することができる。
【００１９】本発明の２つの層の上に接点充填物として
選択タングステンを成長させた場合、接点接合部の保全
性の著しい劣化を伴わずに低い固有接触抵抗が得られ
た。
【００２０】選択シリコンの場合には、本発明の窒化チ
タン層は拡散障壁層として作用して、選択シリコン層に
注入されていたドーパントがデバイス領域の中へ拡散す
るのを阻止する。これにより、注入ドーパントが活性デ
バイス領域内へ拡散して、デバイスの特性を変化させて
しまうことによってデバイスの品質に影響を与えるおそ
れはなくなるので、デバイスの歩留まりは向上する。そ
の上に、双方の型のデバイス領域を含んでいるＣＭＯＳ
デバイスに接点充填物を形成するときに、従来の技術の
場合のようにシリコン成長工程を２回に分けて実施する
必要はない。本発明では、障壁層が設けてあるので、選
択シリコン成長工程は１回で良く、そのシリコンはｎ
型，ｐ型のいずれであっても良い。
【００２１】接点充填物を完成するためにアルミニウム
を使用する方法においては、窒化チタン層はアルミニウ
ムに対して拡散障壁として作用することにより、デバイ
ス領域へのアルミニウムのスパイキングを防止する。
【００２２】ケイ化コバルト層の上面に窒化チタン層が
あるためにケイ化コバルトの熱安定性も向上し、後続す
る高温処理工程の間にケイ化コバルトが集塊を形成しよ
うとする（凝集）作用も抑えられる。
【００２３】本発明は、接触安定性にすぐれ且つ接触抵
抗の低い高品質の窒化チタン／ケイ化コバルトの二層を
形成する方法を説明する。本発明により形成される二分
層はSalicide技術において接点充填物として、また、拡
散障壁として使用可能である。形成されるケイ化コバル
ト層はエピタキシャル品質であり、二層の構造であるた
めに、高い熱安定性を示す。窒化チタン層は拡散障壁と
して作用し、後にアルミニウムを蒸着するとき又は後に
選択シリコン層を蒸着し、不純物を添加するときに、デ
バイスの歩留まりを向上させると共に処理を簡単にす
る。
【００２４】
【実施例】本発明は、自己整合ケイ化物技術において接
点通路充填物として使用するためのエピタキシャル品質
窒化チタン／ケイ化コバルト（ＴｉＮ／ＣｏＳｉ2） の
二層を形成する方法を説明する。本発明を使用して形成
される窒化チタン層は、基板中のデバイス領域へのドー
パント又はアルミニウムの拡散を阻止するための障壁層
として使用可能である。以下の説明中、本発明を完全に
理解させるために、特定の厚さなどの特定の事項を数多
く詳細に挙げるが、そのような特定の詳細な事項を含ま
ずとも本発明を実施しうることは当業者には自明であろ
う。また、場合によっては、本発明を無用にわかりにく
くしないために、周知の工程を詳細には説明しないこと
もある。
【００２５】一般に好ましい実施例では、Perkin - Eim
er 製造のバッチ処理用システムや、Varian, Anelva 又
は Applied Materials Technology 製造の単一ウェハ
処理用システムなどの市販のスパッタ蒸着システムにお
いて本発明を実施する。バッチシステムのスパッタリン
グチャンバ５０の概略横断面図を図１に示す。チャンバ
５０の中にあるパレット５１の上にシリコン基板１０が
置かれている。一般に好ましいバッチシステムでは、実
際に、一度に５０枚までのウェハを処理できる。単一ウ
ェハシステムの場合には、蒸着中、パレット５１の上に
シリコン基板１０を１枚だけ置く。これらのシステム
は、ウェハへの蒸着の均一性にすぐれているという点で
好ましい。
【００２６】チャンバ５０の中にシリコン基板を配置し
た後、ライン５２を通して空気を取り出すことによりチ
ャンバ５０内に真空状態を発生させる。初めは、機械式
ポンプを使用してチャンバ内の圧力を１０-3〜１０-4To
rrまで低下させる。次に、低温ポンプ又はターボポンプ
により圧力を１０-6〜１０-8Torrまで低下させる。圧力
が１０-6〜１０-8Torrまで下がったならば、ライン５３
を通して、アルゴンをチャンバの中に導入する。その
後、蒸着工程を通してアルゴンの圧力を約１〜５０mTor
r に維持しておく。次に、アルゴンが励起されて、Ａｒ
+ イオンのプラズマが形成される。ターゲット５４及び
５５は蒸着すべき金属から形成されており、スパッタリ
ングガン又は平坦な磁電管ターゲットのいずれかであれ
ば良い。一般に好ましいスパッタリングシステムでは、
シリコン基板１０をチャンバ５０から取り出さずに３種
類の材料をスパッタ蒸着できるように、システムの中に
３つまでのターゲットを配置することが可能である。あ
るいは、蒸着が終わるごとにシリコン基板１０をチャン
バ５０から取り出すようにして、別々のチャンバで金属
の順次蒸着を実施することもできる。一般に好ましい実
施例によれば、ターゲット５４はチタンから形成されて
いるが、ジルコニウム（Ｚｒ），ハフニウム（Ｈｆ）又
はバナジウム（Ｖ）などの他の耐火金属を使用すること
も可能であろう。また、一般に好ましい実施例では、タ
ーゲット５５はコバルトであるが、ニッケル（Ｎｉ），
パラジウム（Ｐｄ）又はプラチナ（Ｐｔ）などの準貴金
属も使用できるであろう。
【００２７】材料を蒸着するときには、ターゲットを軸
５６に関して、図１に示すようにシールド５７にある開
口の真上のターゲット５４が占めている位置まで回転さ
せる。次に、ターゲット５４に負のバイアスを印加する
と、正に帯電したＡｒ+ イオンはターゲットに衝突す
る。その結果、ターゲットの原子が剥ぎ取られ、それら
の原子はパレット５１上のシリコン基板１０に向かって
進んでゆく。全てのウェハが確実に被覆されるように、
蒸着中、パレット５１を軸５８に関して回転させる。１
回目の蒸着が完了した後に別の金属を蒸着するために、
ターゲット５５を図１でターゲット５４が占めている位
置まで回転させ、上記のプロセスを繰り返す。以上説明
したスパッタ蒸着は周知の従来のスパッタ蒸着システム
及びスパッタ蒸着方法を使用して実施される。
【００２８】図２は、耐火金属層１１と、準貴金属１２
とを蒸着した後のシリコン基板１０を示す。一般に好ま
しい実施例では、耐火金属層１１はチタンから形成され
ており、準貴金属層１２はコバルトから形成されてい
る。厳密な厚さは重要ではないが、チタン層１１の厚さ
は一般に好ましい実施例では５０〜３００オングストロ
ームの範囲にあり、コバルト層１２の厚さは一般に好ま
しい実施例では１００〜５００オングストロームの範囲
にある。次に、アニール工程によってシリコン基板１０
を処理する。このアニールは、AG Associates又は Peak
Systems が製造しているような市販の高速熱処理シス
テム（ＲＴＰ）、もしくは精密な酸素周囲制御を伴う従
来の炉で行われる。あるいは、以下に本発明をデバイス
における通路充填物の形成に使用する場合に関連して説
明するように、アニールを２回の工程に分けて実施し、
２回のアニールの間に未反応金属を除去するためのエッ
チング工程を取り入れることも可能である。温度や時間
などのアニールのパフメータは、図２〜図５に関連して
以下に説明する通り、窒化チタンとケイ化コバルトの形
式が確実に完了するように選択される。一般に好ましい
実施例では、１回目のアニールに際しては基板をＲＴＰ
システムの中で１５〜３０秒間、摂氏６００〜７５０度
でアニールし、２回目のアニールのときには１５〜３０
秒間、摂氏８５０〜９５０度でアニールする。これに対
し、従来の炉を使用する場合には、１回目のアニールに
際しては基板を２０〜４０分間、摂氏６００〜７５０度
でアニールし、２回目のアニールのときには２０〜４０
分間、摂氏８５０〜９５０度でアニールする。
【００２９】図２からわかるように、蒸着後、チタン層
１１はシリコン基板１０と直接接触している。アニール
の初期の段階では、チタン層１１はシリコン基板１０の
表面から自然酸化物（ＳｉＯ2） を除去する働きをす
る。これは、チタンと二酸化ケイ素（ＳｉＯ2）とが反
応して、酸化チタン（ＴｉＯｘ） と、ケイ化チタン
（Ｔｉ6Ｓｉ3及びＴｉＳｉ2） とを形成する結果として
起こると考えられる。この後、酸化チタンは、図３〜図
５に関連して以下に説明するように、未反応のチタンと
共に表面に向かって進み、そこで、酸素は周囲空気の中
に放出される。ケイ化チタンは最終的には完全にケイ化
されてＴｉＳｉ2 となり、シリコン基板１０の表面にと
どまる。一般に、チタンと反応する自然酸化物層はわず
か１０〜５０オングストロームの範囲であるので、形成
されるケイ化チタンの量はごく少ない。
【００３０】窒化チタン／ケイ化コバルトの二層の形成
における中間工程について、図３〜図５を参照して以下
に説明する。説明する中間構造は、アニーリング中の様
々な時点におけるシリコン基板１０上の膜をオージェ解
析、Ｘ線回折及び透視型電子顕微鏡（ＴＥＭ）などの従
来より周知の方法によって解析したものである。
【００３１】図３は、アニールを短時間進めた後の蒸着
層の構造を示す。図２のチタン層１１から若干のチタン
がコバルト層１２を通って上方へ拡散し、コバルト層１
２ａの上に位置する構造の上面にチタン層１５を形成し
ている。尚、このコバルト層１２ａは、コバルトが下方
へ拡散したために、図２のコバルト層１２よりわずかに
薄くなっている。コバルト層１２ａの下方には、チタン
とコバルトの混合物である層１４がある。この層１４の
下方に位置する層１３は、下方へ拡散したコバルトと、
シリコン基板１０の表面にあるケイ素との反応によって
形成された初期ケイ化コバルト層である。当初、層１３
は完全にはケイ化されておらず、ＣｏＳｉ2 から形成さ
れている。
【００３２】図４を参照すると、図３のチタン層１５は
周囲空気中の窒素（Ｎ2） 又はアンモニア（ＮＨ3） と
反応することにより窒化チタン層１６を形成している。
図３のコバルト層１２ａから出た残りのコバルトは下方
に完全に拡散して、チタン・コバルト層１４及びケイ化
コバルト層１３の中に入っている。
【００３３】図５は、アニール工程が完了した後の２つ
の層を示す。ケイ化コバルト層１３（ＣｏＳｉ2） はシ
リコン基板１０の表面の上に位置している。厳密な厚さ
は重要ではないが、一般に好ましい実施例では、ケイ化
コバルト層１３の厚さは３００〜２０００オングストロ
ームの範囲にある。窒化チタン層１６はケイ化コバルト
層１３の上に位置している。厳密な厚さは重要ではない
が、一般に好ましい実施例では、窒化チタン層１６の厚
さは５０〜５００オングストロームの範囲にある。図５
に示す窒化チタン／ケイ化コバルトの二層（層１６及び
１３）をシリコンベースデバイスを製造する際に適用す
るといくつかの利点がある。
【００３４】図２のチタン層１１はシリコン基板１０の
表面から自然酸化物を全て除去してしまっているので、
その結果得られる図５のケイ化コバルト層１３は欠陥が
少なく、エピタキシャル品質を有する。本発明により形
成されるケイ化コバルト層１３を三次元デバイス又は垂
直デバイスの製造に利用すると、本発明のケイ化コバル
ト層１３の上面に選択的エピタキシャルシリコン層を成
長させることができるので有用であろうと予想される。
選択的エピタキシャルシリコンを成長させるには、ま
ず、ＴｉＮ層をエッチングする必要がある。
【００３５】さらに、以下に図６〜図１１に関連して説
明するように、本発明の窒化チタン／ケイ化コバルトの
二層をSalicide技術に使用することができる。
【００３６】図６は、シリコン基板１０上に形成された
典型的な従来のＭＯＳフローティングゲートトランジス
タを示す。図中符号２０により示す領域は、二酸化ケイ
素（ＳｉＯ2） から形成される電界酸化物である。領域
２１はポリシリコンから形成されている。本発明の方法
に従って、領域２１のポリシリコンからフローティング
ゲートを形成する。領域２２は、同様にＳｉＯ2 から形
成されるゲート酸化物である。領域２３及び２４はそれ
ぞれソース領域と、ドレイン領域であり、シリコン基板
１０の指示された領域に不純物を添加することにより形
成される。シリコン基板がｐ型基板であれば、領域２３
及び２４はｎ型不純物を添加される。逆に、シリコン基
板１０がｎ型基板である場合には、領域２３及び２４は
ｐ型不純物を添加されることになる。少量の不純物を添
加される領域２３ａ及び２４ａを除いて、領域２３及び
２４の大部分に大量の不純物が添加される。領域２５は
スペーサであって、ＳｉＯ2 又は窒化ケイ素（Ｓｉ
3Ｎ4）から形成できる。図６の構造は従来より良く知ら
れている方法によって形成されている。
【００３７】図７は、先に説明した通りにチタン層１１
とコバルト層１２を蒸着した後の図６の構造を示す。次
に、図７の構造を窒素又はアンモニアの周囲環境の中で
上記の動作パラメータを使用する１回目のアニール工程
によって処理する。
【００３８】１回目のアニールの後、チタン層１１とコ
バルト層１２は、それらの層１１及び１２がシリコンと
重なり合っている領域、すなわち、図７の領域２３，２
４及び２１の上に図４に示すような中間構造を形成して
いる。１回目のアニールの後、図７の構造に対してコバ
ルトエッチング及びチタンエッチングを実施する。コバ
ルトエッチングは、たとえば、硝酸（ＨＮＯ3）と水
（Ｈ2Ｏ）の混合物の中で実施できる。ＨＮＯ3 とＨ2Ｏ
の体積比は約１：１である。エッチングは室温で５〜
２０分の範囲の時間にわたり行われる。チタンエッチン
グは、たとえば、過酸化水素（Ｈ2Ｏ2）と、水酸化アン
モニウム（ＮＨ4ＯＨ）と、水（Ｈ2Ｏ）との混合物の中
で実施できる。Ｈ2Ｏ2 と、ＮＨ4ＯＨ と、Ｈ2Ｏ との
体積比は約２：１：１である。エッチングは室温で５〜
２０分の時間にわたり行われる。これらのエッチングは
選択的エッチングである。すなわち、エッチングによ
り、ＳｉＯ2 電界酸化物及びＳｉＯ2 又は Ｓｉ3Ｎ4 ス
ペーサの上の未反応金属は全て除去されるが、露出した
シリコン領域の上に位置している中間ケイ化物／窒化物
構造はエッチングされないのである。エッチングに先立
ってアニールを完了してしまうと、図７の領域２１，２
３及び２４から出たケイ素はそれらの領域から上方と下
方へ拡散して層１１及び１２の中に入り、望ましい場所
である領域２１，２３，２４の上方にケイ化物を形成す
るばかりでなく、望ましくない場所である電界酸化物層
２０と、スペーサ２５の上方にもケイ化物を形成するの
で、これらのエッチングは、通常、本発明の窒化チタン
／ケイ化コバルトの二層の形成が完了する前に実施され
なければならない。従って、１回目のアニールのパラメ
ータは、露出したシリコン領域２１，２３及び２４の上
に保護窒化物層を形成し、しかも、側方への拡散と、他
の領域における層１１及び１２のケイ化を発生させない
ように設定されている。
【００３９】１回目のアニールと金属エッチングの後、
図７の構造に対して窒素又はアンモニアの周囲環境の中
で上記の動作パラメータを使用する２回目のアニールを
実施して、本発明の窒化チタン／ケイ化コバルトの二層
を形成する。その結果得られる構造を図８に示す。領域
２３及び２４の上の窒化チタン層１６とケイ化コバルト
層１３は、接点充填物形成のための初期充填物として使
用される。ポリシリコン領域２１を覆う窒化チタン層１
６とケイ化コバルト層１３はフローティングゲートを形
成する。これらの構造は共に自己整合されている。
【００４０】本発明はSalicide技術に完全に適合してお
り、ＭＯＳトランジスタやＣＭＯＳトランジスタなどの
多数のデバイス並びに接点充填物，フローティングゲー
ト，ダブルポリスタックフローティングゲート及び局部
相互接続部などの多数のデバイス領域について実施可能
であることが理解されるであろう。
【００４１】次に、図９〜図１１を参照して、接点充填
物形成のために本発明を適用する場合を説明する。図９
を参照すると、図８の構造にパッシベーション層２６が
設けられている。パッシベーション層２６は、たとえ
ば、ホウ素リンケイ酸ガラス（ＢＰＳＧ）又は他の従来
の誘電体から形成できる。図９は、ＢＰＳＧの蒸着，マ
スキング及びエッチングを完了した後の構造を示す。Ｂ
ＰＳＧを表面に均一に蒸着し、マスキングによって、接
点を形成すべき領域を露出させ、次に、露出した領域か
らＢＰＳＧをエッチングしてある。その結果、パッシベ
ーション層２６には通路２７が形成され、デバイス領域
２３及び２４の上方に位置する窒化チタン／ケイ化コバ
ルトの二層（層１６及び１３）を露出させている。
【００４２】従来の処理では、デバイス領域２３及び２
４との電気的接触を成立させるために、いくつかの材料
を使用して通路２７を充填していた。通常、通路２７を
充填するために使用される材料は１×１０-6オーム／cm
2 以下の固有接触抵抗を示していなければならない。た
とえば、使用される材料は選択的に成長させたシリコ
ン、選択的に成長させたタングステン及びアルミニウム
を含んでいた。
【００４３】十分な固有接触抵抗を有する選択シリコン
を成長させて使用することは、ＭＯＳデバイスには有効
であるとわかっている。使用されるポリシリコンには事
前に不純物が添加されている。すなわち、通路２７を充
填するためにｎ型又はｐ型のいずれかの選択シリコンを
成長させて、通路充填物２８を形成する。両方の極性の
接点領域が存在しているＣＭＯＳデバイスの場合、事前
に不純物が添加されたポリシリコン接点プラグを使用す
るには、従来の通路充填工程にマスク工程をさらに追加
する必要がある。ｎ型領域をマスクしている間にｐ型デ
バイス領域の上に選択ｐ型シリコンを成長させると共
に、ｐ型領域をマスクしている間にｎ型領域の上に選択
ｎ型シリコンを成長させる。これは製造工程の数を増や
し、そのため、コストは上がり、歩留まりは悪くなる。
イオン注入によってポリシリコンに不純物を添加するこ
ともできるが、通路を充填するために通常使用される厚
さのポリシリコンに不純物を添加するのに必要な不純物
の量とエネルギー条件は、厚い誘電体膜の保全性などの
他の必要条件に適合しない。さらに、一方の極性の接点
領域しかなく、下方に位置しているデバイス領域を通路
充填のために使用することからポリシリコンにその場で
同一の極性の不純物を添加するようになるＮチャネルＭ
ＯＳや、ＰチャネルＭＯＳなどのデバイスであっても、
高温ドライブイン工程又はそれに続く高温処理の間に余
分のドーパントがデバイスに拡散することによってデバ
イスが劣化する可能性は依然として存在している。
【００４４】本発明では、デバイス領域２３及び２４の
上方に位置する窒化チタン層１６は拡散障壁として作用
する。すなわち、この層は通路充填物２８から領域２３
及び２４の中へドーパントが拡散するのを阻止する。従
って、窒化チタン層はデバイス領域２３及び２４の中へ
拡散が起こる可能性を全くなくすので、通路充填物２８
を形成するために使用される選択成長ケイ素に、下方に
位置するデバイス領域の極性とは関係なく、ｎ型又はｐ
型の不純物を添加することができる。このように、本発
明によれば、固有接触抵抗の点で有利であると共に接合
部の保全性にすぐれている。不純物添加ポリシリコン
を、マスキング工程を追加してプロセスを複雑にする必
要なく、あるいはイオン注入の必要なく、ＣＭＯＳ並び
に他のＭＯＳデバイスにおいて通路充填物２８として使
用できるという利点が得られる。
【００４５】従来の技術では、別の接点充填材料である
選択成長タングステンも通路充填物として使用される。
しかしながら、選択タングステンプラグを使用すると、
接合部の保全性は劣化し、また、固有接触抵抗は１×１
０-6オーム／cm2 を越えてしまう。本発明では、通路充
填領域２７の中の窒化チタン層１６の上に選択タングス
テン層を成長させて、図１０の通路充填物２８を形成し
ている。実際、この層の上に成長させた選択タングステ
ンは１×１０-6オーム／cm2 以下の固有接触抵抗を有し
ており、接点の保全性の著しい劣化は見られなかった。
【００４６】従来の技術では、幾何学構成が許す場合、
一般には幅と奥行きが１ミクロンを越えるデバイスにお
いて、通路充填物としてアルミニウムも使用していた。
従来のデバイスで通路充填物としてアルミニウムを使用
したときに起こっていた問題は、アルミニウムがデバイ
ス領域２３及び２４の中に拡散して、デバイスの故障を
招くという点である。この現象はスパイキングとして知
られている。本発明によれば、窒化チタン層１６がアル
ミニウムに対する拡散障壁として作用する。従って、図
９の通路２７を充填するに当たり、スパイキングを発生
させずにアルミニウムを使用できるのである。アルミニ
ウムを通路充填物２９として使用して得られた構造を図
１１に示す。図１１の構造を形成するときには、アルミ
ニウムのブランケット層を蒸着する。次に、基板をマス
クで覆い、通路領域２７を被覆すると共に、相互接続部
として使用すべき線路を形成する。次に、アルミニウム
を残留する領域からエッチングにより除去して、アルミ
ニウム通路充填物２９で充填されたままの通路を残し、
デバイス領域２３及び２４と電気的に接触している窒化
チタン層１６及びケイ化コバルト層１３に対して電気的
接触を成立させると共に、ＢＰＳＧ層２６の表面上には
相互接続部を形成する。
【００４７】本発明の付加的な利点は、窒化チタン層１
６が硬質被覆膜として知られていることである。そのよ
うな被覆膜がないと、ソース領域、ドレイン領域及びゲ
ート領域、すなわち、領域２３，２４及び２１の上方の
ケイ化コバルトの高温安定性が低下すると考えられる。
すなわち、ケイ化コバルトは密集又は凝集しようとする
と考えられる。凝集の結果、ケイ化コバルト層１３は不
連続になってしまい、そのために、ケイ化コバルト層の
面積抵抗は増加し、接触抵抗及びＳ／Ｄ広がり抵抗が高
くなる。その上、形成された集塊はデバイス領域２３及
び２４を貫通してシリコン基板１０に達し、接合部を短
絡させる。ケイ化コバルト層１３の上に窒化チタン層１
６があることによって、この凝集の発生を妨げるのであ
る。窒化チタン層は、ケイ化コバルト層の中の高圧を維
持し、層に移動又は変化の余地を与えないことによって
凝集を阻止すると考えられる。
【００４８】以上、すぐれた接触安定性を有すると共
に、低い接触抵抗を示し、Salicide技術において接点充
填物及び拡散障壁として使用するための高品質の窒化チ
タン／ケイ化コバルトの二層を形成する方法を説明し
た。
【図面の簡単な説明】
【図１】本発明のチタン層及びコバルト層が蒸着される
スパッタリングチャンバの概略横断面図。
【図２】チタン層とコバルト層が上面に形成されている
シリコン基板の横断面図。
【図３】短時間アニールを進行させた後の図２の半導体
基板の横断面図。
【図４】アニール中のさらに後の時点における図３の半
導体基板の横断面図。
【図５】アニール終了後の図４の半導体基板の横断面
図。
【図６】従来のＭＯＳデバイスの横断面図。
【図７】チタン層及びコバルト層を蒸着した後の図６の
半導体基板の横断面図。
【図８】アニール後の図７の半導体基板の横断面図。
【図９】誘電体層の蒸着，マスキング及びエッチングが
終了した後の図８の半導体基板の横断面図。
【図１０】通路充填物を選択成長させた後の図９の半導
体基板の横断面図。
【図１１】アルミニウム接点充填・配線層の蒸着，マス
キング及びエッチングが終了した後の図９の半導体基板
の横断面図。
【符号の説明】
１０ シリコン基板 １１ 耐火金属（チタン）層 １２ 準貴金属（コバルト）層 １２ａ コバルト層 １３ ケイ化コバルト層 １５ チタン層 １６ 窒化チタン層 ２０ 電界酸化物領域 ２１ ポリシリコン領域 ２２ ゲート酸化物領域 ２３ ソース領域 ２４ ドレイン領域 ２５ スペーサ ２６ パッシベーション層 ２７ 通路 ２８，２９ 通路充填物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴエンカテサン・ムラリ アメリカ合衆国 95148 カリフオルニア 州・サン ホゼ・ダイアマイコ ドライ ブ・2831

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に２つの層を形成する方
    法において、 前記シリコン基板上に耐火金属から成る第１の層を形状
    に合わせて蒸着する工程と；前記第１の層の上に準貴金
    属から成る第２の層を形状に合わせて蒸着する工程と；
    窒素及びアンモニアから成るグループの中から選択した
    窒素含有ガスの中で前記シリコン基板に対してアニール
    を実施して、前記シリコン基板の上に位置する準貴金属
    ケイ化物層と、前記準貴金属ケイ化物層の上に位置する
    耐火金属窒化物層とを形成する工程とから成る方法。
  2. 【請求項２】 シリコン基板上の複数の露出シリコン領
    域に２つの層を形成する方法において、 前記シリコン基板上に耐火金属から成る第１の層を形状
    に合わせて蒸着する工程と；前記第１の層の上に準貴金
    属から成る第２の層を形状に合わせて蒸着する工程と；
    窒素及びアンモニアから成るグループから選択した窒素
    含有ガスの中で前記シリコン基板に対してアニールを実
    施して、前記シリコン基板の上に位置する準貴金属ケイ
    化物層と、前記準貴金属ケイ化物層の上に位置する耐火
    金属窒化物層とを形成する工程と；１回目のエッチング
    を実施して、前記露出シリコン領域を除く全ての領域か
    ら前記準貴金属層を除去する工程と；２回目のエッチン
    グを実施して、前記露出シリコン領域を除く全ての領域
    から前記耐火金属層を除去する工程と；３回目のエッチ
    ングを実施して、前記耐火金属窒化物層を除去する工程
    と；前記準貴金属ケイ化物層の上にシリコン層を選択的
    に蒸着して、準貴金属ケイ化物層と、選択シリコン層と
    から構成される前記２つの層を形成する工程とから成る
    方法。
  3. 【請求項３】 シリコン基板上の接点領域の充填物を形
    成する方法において、 前記シリコン基板上に耐火金属から成る第１の層を形状
    に合わせて蒸着する工程と；前記第１の層の上に準貴金
    属から成る第２の層を形状に合わせて蒸着する工程と；
    窒素及びアンモニアから成るグループから選択した窒素
    含有ガスの中で前記シリコン基板に対してアニールを実
    施して、前記シリコン基板上の前記接点領域の上に位置
    する準貴金属ケイ化物層と、前記準貴金属ケイ化物層の
    上に位置する耐火金属窒化物層とを形成する工程と；前
    記接点領域を除く全ての領域から前記準貴金属層を除去
    する１回目のエッチングを実施する工程と；前記接点領
    域を除く全ての領域から前記耐火金属層を除去する２回
    目のエッチングを実施する工程と；本質的にアルミニウ
    ムから成る第３の層を形状に合わせて蒸着する工程と；
    前記接点領域を除く全ての領域から前記アルミニウムを
    除去して、自己整合ケイ化物層と、自己整合耐火金属窒
    化物層と、アルミニウム層とから成る前記充填物を形成
    する工程とから成る方法。
  4. 【請求項４】 シリコン基板上の接点領域の充填物を形
    成する方法において、 前記シリコン基板上に耐火金属から成る第１の層を形状
    に合わせて蒸着する工程と；前記第１の層の上に準貴金
    属から成る第２の層を形状に合わせて蒸着する工程と；
    窒素及びアンモニアから成るグループから選択した窒素
    含有ガスの中で前記シリコン基板に対してアニールを実
    施して、前記シリコン基板上の前記接点領域の上に位置
    する準貴金属ケイ化物層と、前記準貴金属ケイ化物層の
    上に位置する耐火金属窒化物層とを形成する工程と；前
    記接点領域を除く全ての領域から前記準貴金属層を除去
    する１回目のエッチングを実施する工程と；前記接点領
    域を除く全ての領域から前記耐火金属層をエッチングす
    る工程と；前記接点領域にシリコンから成る第３の層を
    選択的に蒸着して、自己整合ケイ化物層と、自己整合耐
    火金属窒化物層と、選択シリコン層とから成る前記充填
    物を形成する工程とから成る方法。
  5. 【請求項５】 シリコン基板上の接点領域の充填物を形
    成する方法において、 前記シリコン基板上に耐火金属から成る第１の層を形状
    に合わせて蒸着する工程と；前記第１の層の上に準貴金
    属から成る第２の層を形状に合わせて蒸着する工程と；
    窒素及びアンモニアから成るグループから選択した窒素
    含有ガスの中で前記シリコン基板に対してアニールを実
    施して、前記シリコン基板上の前記接点領域の上に位置
    する準貴金属ケイ化物層と、前記準貴金属ケイ化物層の
    上に位置する耐火金属窒化物層とを形成する工程と；前
    記接点領域を除く全ての領域から前記準貴金属層を除去
    するエッチングを実施する工程と；前記接点領域を除く
    全ての領域から前記耐火金属層を除去するエッチングを
    実施する工程と；前記接点領域にタングステンから成る
    第３の層を選択的に蒸着して、自己整合準貴金属ケイ化
    物層と、自己整合耐火金属窒化物層と、選択タングステ
    ン層とから成る前記充填物を形成する工程とから成る方
    法。
  6. 【請求項６】 シリコン基板上に形成される構造におい
    て、 前記シリコン基板上の複数の露出シリコン領域の上に位
    置する準貴金属ケイ化物層と；前記準貴金属ケイ化物層
    の上に位置する耐火金属窒化物層とを具備する構造。
  7. 【請求項７】 シリコン基板の複数の接点領域の上に形
    成される接点充填物において、 前記シリコン基板上の前記接点領域の上に位置する準貴
    金属ケイ化物層と；前記準貴金属ケイ化物層の上に位置
    する耐火金属窒化物層と；前記耐火金属窒化物層の上に
    位置する選択シリコン層とを具備する接点充填物。
  8. 【請求項８】 シリコン基板の複数の接点領域の上に形
    成される接点充填物において、 前記シリコン基板上の前記接点領域の上に位置する準貴
    金属ケイ化物層と；前記準貴金属ケイ化物層の上に位置
    する耐火金属窒化物層と；前記耐火金属窒化物層の上に
    位置する選択タングステン層とを具備する接点充填物。
JP3163370A 1990-06-08 1991-06-10 シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 Pending JPH05102078A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US535,423 1990-06-08
US07/535,423 US5047367A (en) 1990-06-08 1990-06-08 Process for formation of a self aligned titanium nitride/cobalt silicide bilayer

Publications (1)

Publication Number Publication Date
JPH05102078A true JPH05102078A (ja) 1993-04-23

Family

ID=24134150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3163370A Pending JPH05102078A (ja) 1990-06-08 1991-06-10 シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法

Country Status (2)

Country Link
US (1) US5047367A (ja)
JP (1) JPH05102078A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169711A (ja) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> 金属シリサイドの相転移温度を低下させる方法
JPH07183253A (ja) * 1993-10-29 1995-07-21 Internatl Business Mach Corp <Ibm> 薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド
JPH1012869A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体装置およびその製造方法
WO1998042009A1 (en) * 1997-03-14 1998-09-24 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US6693001B2 (en) 1997-03-14 2004-02-17 Renesas Technology Corporation Process for producing semiconductor integrated circuit device
US6858484B2 (en) 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
JP2008060594A (ja) * 1997-11-17 2008-03-13 Toshiba Corp 半導体装置の製造方法
US7419902B2 (en) 1999-06-24 2008-09-02 Renesas Technology Corp. Method of manufacture of semiconductor integrated circuit
JP2021521349A (ja) * 2018-05-04 2021-08-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高反射率アルミニウム層のための方法および装置

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100334A (nl) * 1991-02-26 1992-09-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een zelfregistrerend kobalt- of nikkel-silicide gevormd wordt.
US5322812A (en) 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
US6197646B1 (en) 1993-02-12 2001-03-06 Fujitsu Limited Manufacture of semiconductor device with salicide electrode
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
JPH06310492A (ja) * 1993-04-23 1994-11-04 Fuji Xerox Co Ltd チタン系薄膜のエッチング液及び半導体装置の製造方法
JP2503878B2 (ja) * 1993-06-14 1996-06-05 日本電気株式会社 半導体集積回路装置及びその製造方法
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
JP2677168B2 (ja) * 1993-09-17 1997-11-17 日本電気株式会社 半導体装置の製造方法
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5449642A (en) * 1994-04-14 1995-09-12 Duke University Method of forming metal-disilicide layers and contacts
US5536684A (en) * 1994-06-30 1996-07-16 Intel Corporation Process for formation of epitaxial cobalt silicide and shallow junction of silicon
JP2586345B2 (ja) * 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US5895255A (en) * 1994-11-30 1999-04-20 Kabushiki Kaisha Toshiba Shallow trench isolation formation with deep trench cap
US5612253A (en) * 1995-01-31 1997-03-18 Advanced Micro Devices, Inc. Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process
US6107201A (en) * 1995-04-28 2000-08-22 Vanguard International Semiconductor Corporation Aluminum spiking inspection method
KR0167248B1 (ko) * 1995-07-24 1999-02-01 문정환 반도체 기판의 전처리방법
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US6239492B1 (en) 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
US5780362A (en) * 1996-06-04 1998-07-14 Wang; Qingfeng CoSi2 salicide method
EP0811983A1 (en) * 1996-06-06 1997-12-10 STMicroelectronics S.r.l. Flash memory cell, electronic device comprising such a cell, and relative fabrication method
KR100220253B1 (ko) * 1996-12-27 1999-09-15 김영환 Mosfet 제조 방법
US6127249A (en) * 1997-02-20 2000-10-03 Micron Technology, Inc. Metal silicidation methods and methods for using same
US5851921A (en) * 1997-04-04 1998-12-22 Advanced Micro Devices, Inc. Semiconductor device and method for forming the device using a dual layer, self-aligned silicide to enhance contact performance
US6004869A (en) * 1997-04-25 1999-12-21 Micron Technology, Inc. Method for making a low resistivity electrode having a near noble metal
US5933757A (en) * 1997-06-23 1999-08-03 Lsi Logic Corporation Etch process selective to cobalt silicide for formation of integrated circuit structures
US6156632A (en) * 1997-08-15 2000-12-05 Micron Technology, Inc. Method of forming polycide structures
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
US5913145A (en) * 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
KR100510442B1 (ko) * 1997-11-24 2005-10-21 삼성전자주식회사 이중층실리사이드의형성방법및정합실리사이드를구비하는모스트랜지스터
US6214710B1 (en) 1997-12-12 2001-04-10 Texas Instruments Incorporated Method for a semiconductor device having reduced contact resistance and leakage
TW403963B (en) * 1997-12-24 2000-09-01 United Microelectronics Corp The manufacture method of cobalt silicide
US6171959B1 (en) * 1998-01-20 2001-01-09 Motorola, Inc. Method for making a semiconductor device
US6022801A (en) * 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
TW383463B (en) 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6680248B2 (en) 1998-06-01 2004-01-20 United Microelectronics Corporation Method of forming dual damascene structure
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
KR100564417B1 (ko) * 1998-12-30 2006-06-07 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
US6180521B1 (en) 1999-01-06 2001-01-30 International Business Machines Corporation Process for manufacturing a contact barrier
US6194315B1 (en) 1999-04-16 2001-02-27 Micron Technology, Inc. Electrochemical cobalt silicide liner for metal contact fills and damascene processes
JP3394927B2 (ja) * 1999-06-29 2003-04-07 沖電気工業株式会社 金属シリサイド層の形成方法
US6329277B1 (en) * 1999-10-14 2001-12-11 Advanced Micro Devices, Inc. Method of forming cobalt silicide
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US6653227B1 (en) * 2000-08-31 2003-11-25 Chartered Semiconductor Manufacturing Ltd. Method of cobalt silicidation using an oxide-Titanium interlayer
US6346477B1 (en) 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US6410429B1 (en) 2001-03-01 2002-06-25 Chartered Semiconductor Manufacturing Inc. Method for fabricating void-free epitaxial-CoSi2 with ultra-shallow junctions
US6475893B2 (en) 2001-03-30 2002-11-05 International Business Machines Corporation Method for improved fabrication of salicide structures
US6417100B1 (en) * 2001-06-04 2002-07-09 Advanced Micro Devices, Inc. Annealing ambient in integrated circuit interconnects
KR100431294B1 (ko) * 2001-10-06 2004-05-12 주식회사 하이닉스반도체 반도체소자 제조방법
TW522513B (en) 2001-10-09 2003-03-01 Winbond Electronics Corp Manufacturing method of self-aligned silicide for metal oxide semiconductor transistor
KR100396709B1 (ko) * 2001-12-15 2003-09-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20030119278A1 (en) * 2001-12-20 2003-06-26 Mckinnell James C. Substrates bonded with oxide affinity agent and bonding method
KR20030057660A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
US6720608B2 (en) * 2002-05-22 2004-04-13 United Microelectronics Corp. Metal-insulator-metal capacitor structure
US6743721B2 (en) 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US20070269974A1 (en) * 2002-08-23 2007-11-22 Park Hee-Sook Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
KR100459717B1 (ko) * 2002-08-23 2004-12-03 삼성전자주식회사 반도체 소자의 금속 콘택 형성 방법
US7250356B2 (en) * 2002-09-17 2007-07-31 Agere Systems Inc. Method for forming metal silicide regions in an integrated circuit
US6916729B2 (en) * 2003-04-08 2005-07-12 Infineon Technologies Ag Salicide formation method
US7105439B2 (en) * 2003-06-26 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt/nickel bi-layer silicide process for very narrow line polysilicon gate technology
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US6878624B1 (en) * 2003-09-30 2005-04-12 International Business Machines Corporation Pre-anneal of CoSi, to prevent formation of amorphous layer between Ti-O-N and CoSi
US20050067745A1 (en) * 2003-09-30 2005-03-31 Giewont Kenneth John Method and apparatus for deposition & formation of metal silicides
US7205234B2 (en) * 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
US7078326B1 (en) * 2005-01-19 2006-07-18 Marsh Eugene P Nucleation method for atomic layer deposition of cobalt on bare silicon during the formation of a semiconductor device
US7399702B2 (en) * 2005-02-01 2008-07-15 Infineon Technologies Ag Methods of forming silicide
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
CN100416778C (zh) * 2005-07-20 2008-09-03 上海华虹Nec电子有限公司 超大规模集成电路难熔金属硅化物的形成方法
US8222746B2 (en) * 2006-03-03 2012-07-17 Intel Corporation Noble metal barrier layers
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US8377556B2 (en) * 2008-11-26 2013-02-19 Stmicroelectronics Asia Pacific Pte., Ltd. Material for growth of carbon nanotubes
US10157995B2 (en) * 2013-08-09 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating junction formation of transistors with contact formation
US11424132B2 (en) 2018-11-03 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling contact resistance in cobalt-titanium structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206540A (en) * 1978-06-02 1980-06-10 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
JPS62298109A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4864378A (en) * 1987-10-21 1989-09-05 Massachusetts Institute Of Technology Schottky barrier infrared detector
US4931353A (en) * 1989-03-01 1990-06-05 The Boeing Company Structure and method for selectively producing a conductive region on a substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169711A (ja) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> 金属シリサイドの相転移温度を低下させる方法
JPH07183253A (ja) * 1993-10-29 1995-07-21 Internatl Business Mach Corp <Ibm> 薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド
JPH1012869A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体装置およびその製造方法
US7214577B2 (en) 1997-03-14 2007-05-08 Renesas Technology Corp. Method of fabricating semiconductor integrated circuit device
US6693001B2 (en) 1997-03-14 2004-02-17 Renesas Technology Corporation Process for producing semiconductor integrated circuit device
WO1998042009A1 (en) * 1997-03-14 1998-09-24 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US7314830B2 (en) 1997-03-14 2008-01-01 Renesas Technology Corp. Method of fabricating semiconductor integrated circuit device with 99.99 wt% cobalt
US7553766B2 (en) 1997-03-14 2009-06-30 Renesas Technology Corp. Method of fabricating semiconductor integrated circuit device
US8034715B2 (en) 1997-03-14 2011-10-11 Renesas Electronics Corporation Method of fabricating semiconductor integrated circuit device
JP2008060594A (ja) * 1997-11-17 2008-03-13 Toshiba Corp 半導体装置の製造方法
US7419902B2 (en) 1999-06-24 2008-09-02 Renesas Technology Corp. Method of manufacture of semiconductor integrated circuit
US7737023B2 (en) 1999-06-24 2010-06-15 Renesas Technology Corporation Method of manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
US6858484B2 (en) 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
JP2021521349A (ja) * 2018-05-04 2021-08-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高反射率アルミニウム層のための方法および装置

Also Published As

Publication number Publication date
US5047367A (en) 1991-09-10

Similar Documents

Publication Publication Date Title
JPH05102078A (ja) シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
JP3285934B2 (ja) 半導体装置の製造方法
US5767004A (en) Method for forming a low impurity diffusion polysilicon layer
US5514908A (en) Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US6740587B2 (en) Semiconductor device having a metal silicide layer and method for manufacturing the same
US5856698A (en) Second implanted matrix for agglomeration control and thermal stability
JPH0613403A (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH1174510A (ja) 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法
KR930004295B1 (ko) Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
EP0404372A2 (en) Method for forming polycrystalline silicon contacts
US6100191A (en) Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
US6221760B1 (en) Semiconductor device having a silicide structure
US6653227B1 (en) Method of cobalt silicidation using an oxide-Titanium interlayer
JP3208599B2 (ja) 接続孔埋め込み形成方法
US6750089B2 (en) Methods of forming conductive interconnects
KR100289372B1 (ko) 폴리사이드 형성방법
JP3168992B2 (ja) 半導体装置の製造方法
US6117743A (en) Method of manufacturing MOS device using anti reflective coating
US6087259A (en) Method for forming bit lines of semiconductor devices
JP2848333B2 (ja) 半導体装置の製造方法
US6773978B1 (en) Methods for improved metal gate fabrication
KR100353550B1 (ko) 실리사이드 구조 및 그 형성방법
JP2542617B2 (ja) 半導体装置の製造方法