DE69534919T2 - Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe - Google Patents

Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe Download PDF

Info

Publication number
DE69534919T2
DE69534919T2 DE69534919T DE69534919T DE69534919T2 DE 69534919 T2 DE69534919 T2 DE 69534919T2 DE 69534919 T DE69534919 T DE 69534919T DE 69534919 T DE69534919 T DE 69534919T DE 69534919 T2 DE69534919 T2 DE 69534919T2
Authority
DE
Germany
Prior art keywords
layer
strip
conductivity type
power device
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69534919T
Other languages
English (en)
Other versions
DE69534919D1 (de
Inventor
Ferruccio Frisina
Angelo Magri'
Giuseppe Ferla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL, CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69534919D1 publication Critical patent/DE69534919D1/de
Publication of DE69534919T2 publication Critical patent/DE69534919T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe.
  • Leistungsvorrichtungen in MOS-Technologie sind aus einer Vielzahl von elementaren funktionellen Einheiten zusammengesetzt, die in einem einzigen Halbleiterchip integriert sind. Jede elementare funktionelle Einheit bildet einen elementaren vertikalen MOSFET, und alle elementaren funktionalen Einheiten sind parallel geschaltet. Auf diese Weise trägt jeder elementare vertikale MOSFET mit einem jeweiligen Bruchteil zu dem Gesamtstrom der Leistungsvorrichtung bei.
  • Ein Leistungsvorrichtungschip in MOS-Technologie weist eine leicht dotierte Halbleiterschicht eines ersten Leitfähigkeitstyps auf, die eine gemeinsame Drainschicht für alle elementaren vertikalen MOSFETs bildet; die leicht dotierte Schicht ist einem stark dotierten Halbleitersubstrat überlagert. Jede elementare funktionale Einheit weist einen Körperbereich eines zweiten Leitfähigkeitstyps auf, der in der Drainschicht ausgebildet ist. In dem Fall "zellularer" Leistungsvorrichtungen (dem gebräuchlichsten Fall) hat der Körperbereich der elementaren funktionellen Einheiten ein polygonales Layout, wie beispielsweise quadratisch oder hexagonal; aus diesem Grund werden die elementaren funktionellen Einheiten auch "elementare Zellen" genannt. Jedoch sind auch Leistungsvorrichtungen in MOS-Technologie bekannt, wobei der Körperbereich der elementaren funktionellen Einheiten ein länglicher Streifen ist.
  • In beiden Fällen ist die vertikale Struktur der elementaren funktionellen Einheiten (d.h. der Querschnitt der Zelle oder der Streifen) so, wie es in 1 gezeigt ist, wobei das stark dotierte Halbleitersubstrat durch 1 angezeigt ist und die gemeinsame Drainschicht durch 2 angezeigt ist. Der Körperbereich 3 der elementaren funktionellen Einheit weist einen zentralen stark dotierten Teil 4 auf, der "tiefer Körperbereich" genannt wird, und einen lateralen Teil 5, der eine niedrigere Dotierungsmittelkonzentration hat, welcher den Kanalbereich des elementaren vertikalen MOSFET ausbildet; das Dotierungsausmaß des lateralen Teils 5 des Körperbereichs 5 bestimmt die Schwellenspannung der Leistungsvorrichtung. Innerhalb des Körperbereichs 3 sind zwei Sourcebereiche 6 desselben Leitfähigkeitstyps wie die gemeinsame Drainschicht 2 ausgebildet. Eine dünne Oxidschicht 7 (Gateoxid) und eine Polysiliziumschicht 8 (die Gateelektrode der Leistungsvorrichtung) bedecken die Oberfläche der Teile der Drainschicht 2 zwischen den Körperbereichen 3 und erstrecken sich über die lateralen Teile 5 des Körperbereichs. Die Polysiliziumschicht 8 ist durch eine dielektrische Schicht 9 bedeckt, in welcher Kontaktfenster 11 über jeden Körperbereich geöffnet sind, um zuzulassen, dass eine überlagerte Metallschicht 10 (die Sourceelektrode der Leistungsvorrichtung) in Kontakt mit den Sourcebereichen 6 und mit dem tiefen Körperbereich 4 gelangt. Der Kurzschluss zwischen den Sourcebereichen und dem Körperbereich ist wesentlich, um zu verhindern, dass ein parasitärer bipolarer Sperrschichttransistor mit Emitter, Basis und Kollektor, der durch die Sourcebereiche, den Körperbereich und die Drainschicht 1 ausgebildet ist, auf Ein schaltet. Der stark dotierte tiefe Körperbereich 4 erhöht die Robustheit der Leistungsvorrichtung, weil er den Basiswiderstand eines solchen parasitären Transistors reduziert.
  • Für die Herstellung der oben beschriebenen Struktur sind die folgenden Schritte erforderlich:
    • – Ausbilden der Drainschicht 2 über dem Substrat 1 (allgemein mittels eines epitaxialen Aufwachsens);
    • – thermisches Aufwachsen der dünnen Oxidschicht 7 über dem gesamten aktiven Bereich der Drainschicht 2 (wobei der aktive Bereich der Teil der Drainschicht ist, in welchem die elementaren funktionellen Einheiten der MOS-Leistungsvorrichtung ausgebildet werden) und Ablagern der Polysiliziumschicht 8;
    • – selektive Einführung einer hohen Dosis von Dotierungsmitteln, um die stark dotierten tiefen Körperbereiche 4 auszubilden;
    • – selektives Ätzen der Polysilizium- und Oxidschichten, um Fenster 12 zu öffnen, wo die elementaren funktionellen Einheiten ausgebildet werden;
    • – selektives Einführen einer niedrigen Dosis von Dotierungsmitteln in die Drainschicht durch die Fenster, um die leicht dotierten Teile der Körperbereiche auszubilden;
    • – Ausbilden der Sourcebereiche 6;
    • – Ablagern der dielektrischen Schicht 9 und ihr selektives Ätzen, um die Kontaktfenster 11 zu öffnen;
    • – Ablagern und Mustern der Metallschicht 10.
  • Dieser Prozess enthält die Verwendung von vier Fotolithografiemasken: eine erste Maske wird für die Ausbildung der tiefen Körperbereiche 4 verwendet. Eine zweite Maske wird zum selektiven Ätzen der Polysilizium- und Oxidschichten verwendet; eine dritte Maske wird zum Ausbilden der Sourcebereiche 6 verwendet (die Maske für die Einführung der Dotierungsmittel, die die Sourcebereiche ausbilden, ist teilweise durch die Polysilizium- und Oxidschichten und teilweise durch Fotolackinseln über den mittleren Teil der tiefen Körperbereiche vorgesehen); eine vierte Maske wird zum Öffnen der Kontaktfenster in der dielektrischen Schicht verwendet.
  • Nimmt man wieder Bezug auf 1, ist die Dimension Lp jedes Fensters 12 in den Polysilizium- und Gateoxidschichten gegeben durch: Lp = a + 2twobei a die Dimension des Kontaktfensters 1 in der dielektrischen Schicht ist und t ein Abstand zwischen dem Rand der Polysiliziumschicht und dem Rand der dielektrischen Schicht ist. Die Dimension a des Kontaktfensters ist wiederum: a = c + 2b wobei b der Abstand zwischen dem Rand des Kontaktfensters und dem inneren Rand des Sourcebereichs ist (d.h. die Länge des Teils des Sourcebereichs, der dafür verfügbar ist, durch die Metallschicht kontaktiert zu werden) und c die Dimension des mittleren Teils des Körperbereichs ist, in welchem die Sourcebereiche nicht vorhanden sind (d.h. der Abstand zwischen den inneren Rändern der Sourcebereiche entsprechend der Länge des Teils des Körperbereichs, der dafür verfügbar ist, durch die Metallschicht kontaktiert zu werden). Die Dimension Lp ist daher gegeben durch: Lp = c + 2b + tund die elementaren funktionellen Einheiten haben eine Dimension, die durch "drei kritische Größen" bestimmt wird, weil ihre Dimension von den drei Parametern c, b und t abhängt.
  • Bei Leistungsvorrichtungen in MOS-Technologie sind die zu optimierenden elektrischen Parameter der Ausgangswiderstand im "Ein"-Zustand (Ron), die Gate-zu-Drain-Kapazität (Rückkoppelkapazität) und die Gate-zu-Source-Kapazität (Eingangskapazität).
  • Der Ausgangswiderstand Ron ist die Summe aus mehreren Komponenten, von welchen jede zu einem bestimmten physikalischen Bereich der Vorrichtung gehört. Spezifischer gilt: Ron = Rc + Racc + Rjfet + Repywobei Rc (Kanalwiderstand) die Komponente ist, die zu dem Kanalbereich gehört, Racc (Akkumulationsbereichswiderstand) die Komponente ist, die zu dem Oberflächenbereich des Teils der Drainschicht gehört, der zwischen den Körperbereichen umfasst ist, Rjfet die Komponente ist, die zu dem Teil der Drainschicht gehört, der zwischen den Abreicherungsbereichen bzw. Verarmungsbereichen der Körperbereiche umfasst ist, und Repy die Komponente ist, die zu dem Teil der Drainschicht unterhalb der Körperbereiche gehört.
  • Die Rc-Komponente hängt von Prozessparametern, wie beispielsweise der Dotierungsmittelkonzentration des Kanalbereichs (d.h. von der Schwellenspannung der MOS-Leistungsvorrichtung), und von der Kanallänge ab. Die Racc-Komponente hängt von dem Abstand zwischen zwei benachbarten Körperbereichen ab und wird kleiner, wenn ein solcher Abstand kleiner wird. Die Rjfet-Komponente hängt von der Widerstandsfähigkeit der Drainschicht und von dem Abstand zwischen den Körperbereichen ab und wird größer, wenn ein solcher Abstand kleiner wird; die Repy-Komponente hängt von der Widerstandsfähigkeit und der Dicke der Drainschicht ab, welches zwei Parameter sind, die die maximale Spannung bestimmen, die durch die MOS-Leistungsvorrichtung ausgehalten werden kann.
  • Weiterhin ist Ron umgekehrt proportional zu dem gesamten Kanalumfang der MOS-Leistungsvorrichtung, d.h. zu der Summe der Kanalumfänge der einzelnen elementaren funktionellen Einheiten, die die MOS-Leistungsvorrichtung bilden. Je länger der Kanalumfang pro Einheitsbereich der MOS-Leistungsvorrichtung ist, um so niedriger ist Ron pro Einheitsbereich.
  • Um Ron zu reduzieren, ist es wesentlich, die Dimensionen der elementaren funktionellen Einheiten und den Abstand (d in 1) zwischen ihnen zu verkleinern, d.h. die Dichte von elementaren funktionellen Einheiten pro Einheitsbereich zu erhöhen. Die Reduzierung des Abstands d zwischen den Körperbereichen hat den weiteren Vorteil eines Erniedrigens der Eingangs- und der Rückkoppelkapazität der MOS-Leistungsvorrichtung, wodurch ihre dynamische Leistungsfähigkeit verbessert wird. Ebenso ist es verifiziert worden, dass bei Leistungsvorrichtungen in MOS-Technologie hoher Spannung ein Reduzieren des Abstands zwischen den Körperbereichen die Robustheit der Vorrichtung unter Schaltzuständen erhöht.
  • In den letzten Jahren hat es daher den technologischen Trend in Richtung zu der Erhöhung der Dichte von elementaren funktionellen Einheiten pro Einheitsbereich gegeben, und heutzutage können Leistungsvorrichtungen in MOS-Technologie mit einer Dichte von bis zu sechs Millionen elementaren Zellen pro Quadratinch hergestellt werden.
  • Die aktuelle Struktur der elementaren funktionellen Einheiten erlegt jedoch der weiteren Reduzierung ihrer Dimensionen einige Beschränkungen auf. Diese Beschränkungen werden im Wesentlichen durch die Auflösung und die Ausrich tungscharakteristiken der Fotolithographievorrichtung bestimmt. Nimmt man wieder Bezug auf 1, wird es offensichtlich, dass die Dimension c ausreichend groß sein muss, um zu garantieren, dass die Metallschicht den Körperbereich kontaktiert und bis zu der Auflösungsgrenze der Fotolithographievorrichtung verkleinert werden kann; die Dimension b muss ausreichend groß sein, um zu garantieren, dass die Metallschicht den Sourcebereich kontaktiert, und muss auch die Ausrichtungsfehler zwischen der Maske, die das Kontaktfenster 11 in der dielektrischen Schicht definiert, und der Maske für die Ausbildung der Sourcebereiche berücksichtigen. Die Dimension t muss ausreichend groß sein, um zu garantieren, dass die Polysiliziumschicht von der Metallschicht elektrisch isoliert ist, und muss auch die Ausrichtungsfehler zwischen den Masken für die Definition der Fenster in der Polysiliziumschicht und in der dielektrischen Schicht berücksichtigen.
  • Zusätzlich lässt die aktuelle Struktur der elementaren funktionellen Einheiten nicht zu, den Abstand zwischen den elementaren funktionellen Einheiten unter spezifizierte Werte zu reduzieren, die von der Spannungsbelastbarkeit bzw. der Spannungsbemessung der MOS-Leistungsvorrichtung abhängen (annähernd 5 μm für Niederspannungsvorrichtungen und von 10 μm bis 30 μm für Vorrichtungen mittlerer und hoher Spannung). Die Reduzierung eines solchen Abstands unter die spezifizierten Werte würde tatsächlich zu einer schnellen Erhöhung bezüglich der Rjfet-Komponente des Ron der MOS-Leistungsvorrichtung führen.
  • Die Dokumenten DE-A-3519389, EP-A-0 405 138, EP-A-0 304 839, WO94/11904, EP-A-0 252 236, US-A-4 345 265, EP-A-0 543 313, EP-A-0 623 960 und EP-A 0 022 001 offenbaren Vorrichtungen von der Art der vorliegenden Anmeldung.
  • Angesichts des beschriebenen Standes der Technik ist es eine Aufgabe der vorliegenden Erfindung, eine neue Leistungsvorrichtungsstruktur in MOS-Technologie zur Verfügung zu stellen, die zulässt, höhere Ausmaße an Integration zu erreichen.
  • Gemäß der vorliegenden Erfindung wird eine solche Aufgabe mittels einer Leistungsvorrichtung in MOS-Technologie erreicht, wie sie im Anspruch 1 definiert ist.
  • Bei einem Ausführungsbeispiel enthält der Körperstreifen eine Vielzahl von Source-Teilen, die sich transversal innerhalb des Körperstreifens erstrecken und die longitudinal mit transversalen Körperteilen verschachtelt sind.
  • Bei einem weiteren Ausführungsbeispiel kann sich der Source-Teil in der transversalen Richtung zu der Mitte des Körperstreifens erstrecken, und in der longitudinalen Richtung über im Wesentlichen die gesamte Länge des Körperstreifens.
  • Bei einem weiteren Ausführungsbeispiel kann der Körperstreifen eine Vielzahl von Source-Teilen enthalten und kann jeder Source-Teil sowohl in der transversalen Richtung als auch in der longitudinalen Richtung mit einem Körperteil des Körperstreifens verschachtelt sein.
  • Die Annahme eines Streifenlayouts für die Körperbereiche der elementaren funktionellen Einheiten; das bestimmte Layout der Sourcebereiche innerhalb der Körperstreifen, welche erfordern, dass die Source-Metallschicht in der Richtung transversal zu den Körperstreifen nur einen Bereich (entweder den Source-Teil oder den Körperteil) oder höchstens zwei Bereiche (den Source-Teil und den Körperbereich) kontaktiert; und die Verwendung von Seitenwandabstandsstücken aus Isoliermaterial zum Abdichten der Ränder der länglichen Öffnung in der Tripelschicht, die durch die erste Isoliermaterialschicht (die den Gate-Isolierer der MOS-Leistungsvorrichtung ausbildet), die Schicht aus leitendem Material (die das Gate der MOS-Leistungsvorrichtung ausbildet) und die zweite Isoliermaterialschicht (die in der vertikalen Richtung das Gate der MOS-Leistungsvorrichtung isoliert) ausgebildet ist, lässt zu, die transversale Dimension der länglichen Öffnung in der Polysiliziumschicht zu verkleinern und somit die transversale Dimension der elementaren funktionellen Einheiten zu reduzieren; dies lässt eine Erhöhung der Dichte der elementaren funktionellen Einheiten pro Einheitsbereich zu.
  • Ebenso wird gemäß der vorliegenden Erfindung ein Verfahren für die Herstellung einer Leistungsvorrichtung in MOS-Technologie zur Verfügung gestellt, wie es im Anspruch 22 definiert ist.
  • Der Schritt zum Ausbilden des Körperstreifens sorgt für ein selektives Einführen eines Dotierungsmittels des zweiten Leitfähigkeitstyps in die Halbleitermaterialschicht unter Verwendung nur der zweiten Isoliermaterialschicht als Maske für die selektive Einführung, ohne die Notwendigkeit einer bestimmten Maske für die Ausbildung des stark dotierten tiefen Körperbereichs beim Zentrum der Körperbereiche der elementaren funktionellen Einheiten, wie bei dem herkömmlichen Verfahren. Dieses Merkmal zusammen mit demjenigen, das zuvor diskutiert ist (dem Streifenlayout der Körperbereiche der elementaren funktionellen Einheiten, dem bestimmten Layout der Sourcebereiche innerhalb der Körperbereiche und der Verwendung von Seitenwandabstandsstücken aus Isoliermaterial zum Isolieren der Gateschicht der MOS-Leistungsvorrichtung) lässt zu, die transversale Dimension der länglichen Öffnung in der Tripelschicht mit der ersten und der zweiten Isoliermaterialschicht und der ersten Schicht aus leitendem Material bis zu der optischen Auflösungsgrenze der eingesetzten Fotolithographievorrichtung zu reduzieren.
  • Diese und andere Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung einiger bestimmter Ausführungsbeispiele klarer gemacht werden, die als nicht beschränkende Beispiele in Zusammenhang mit den beigefügten Zeichnungen beschrieben werden, wobei:
  • 1 eine Querschnittsansicht einer Leistungsvorrichtung in MOS-Technologie gemäß dem Stand der Technik ist;
  • 2 eine ebene Draufsicht eines Teils einer Leistungsvorrichtung in MOS-Technologie gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 3 eine Querschnittsansicht entlang der Linie III-III in 2 ist;
  • 4 eine Querschnittsansicht entlang der Linie IV-IV in 2 ist;
  • 5 bis 12 Querschnittsansichten analog zu denjenigen der 3 und 4 sind, die einige Zwischenschritte eines Herstellungsverfahrens der in 2 gezeigten Leistungsvorrichtung MOS-Technologie zeigen;
  • 13 eine ebene Draufsicht auf den Teil der in 2 gezeigten Leistungsvorrichtung in MOS-Technologie bei einem Zwischenschritt des Herstellungsverfahrens ist.
  • 14 eine ebene Draufsicht auf einen Teil einer Leistungsvorrichtung in MOS-Technologie gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 15 eine Querschnittsansicht entlang der Linie XV-XV in 14 ist;
  • 16 eine Querschnittsansicht entlang der Linie XVI-XVI in 14 ist;
  • 17 eine Querschnittsansicht entlang der Linie XVII-XVII in 14 ist;
  • 18 eine ebene Draufsicht auf den Teil der in 14 gezeigten Leistungsvorrichtung in MOS-Technologie bei einem Zwischenschritt des Herstellungsverfahrens ist;
  • 19 eine ebene Draufsicht auf einen Teil der Leistungsvorrichtung in MOS-Technologie gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 20 eine Querschnittsansicht entlang der Linie XX-XX in 19 ist;
  • 21 eine Querschnittsansicht entlang der Linie XXI-XXI in 19 ist;
  • 22 eine ebene Draufsicht auf den Teil der in 19 gezeigten Leistungsvorrichtung in MOS-Technologie bei einem Zwischenschritt des Herstellungsverfahrens ist;
  • 23 eine ebene Draufsicht auf einen Teil einer Leistungsvorrichtung in MOS-Technologie gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 24 eine Querschnittsansicht entlang der Linie XXIV-XXIV in 23 ist;
  • 25 eine Querschnittsansicht entlang der Linie XXV-XXV in 23 ist;
  • 26 eine ebene Draufsicht auf einen Teil einer in 23 gezeigten Leistungsvorrichtung in MOS-Technologie bei einem Zwischenschritt des Herstellungsverfahrens ist;
  • 27 eine ebene Draufsicht auf einen Teil einer Leistungsvorrichtung in MOS-Technologie gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung ist;
  • 28 eine Querschnittsansicht entlang der Linie XXVIII-XXVIII in 27 ist;
  • 29 eine ebene Draufsicht auf einen Teil der Leistungsvorrichtung in MOS-Technologie der 27 bei einem Zwischenschritt des Herstellungsverfahrens ist.
  • 1 ist eine Querschnittsansicht eines Leistungsvorrichtungschips in MOS-Technologie gemäß dem Stand der Technik. Der Chip weist ein stark dotiertes Halbleitersubstrat 1 auf, über welchem eine leicht dotierte Epitaxialschicht 2 eines ersten Leitfähigkeitstyps ausgebildet ist. Die MOS-Leistungsvorrichtung ist zusammengesetzt aus einer Vielzahl von elementaren funktionellen Einheiten, die in der Epitaxialschicht 2 ausgebildet sind. In 1 sind zwei der Vielzahl von elementaren funktionellen Einheiten zu sehen. Jede elementare funktionelle Einheit weist einen Körperbereich 3 eines zweiten Leitfähigkeitstyps auf, der in der Epitaxialschicht 2 ausgebildet ist. Die Körperbereiche 3 können ein polygonales Layout (beispielsweise quadratisch oder hexagonal) haben oder können längliche Streifen sein (in diesem Fall ist 1 ein Querschnitt in einer Richtung transversal zu den Streifen). Der Körperbereich 3 der elementaren funktionellen Einheit weist einen zentralen stark dotierten Teil 4 auf, der "tiefer Körperbereich" genannt wird, und einen lateralen Bereich 5 mit einer niedrigeren Dotierungsmittelkonzentration, der einen Kanalbereich ausbildet; das Dotierungsmaß des lateralen Teils 5 des Körperbereichs bestimmt die Schwellenspannung der Leistungsvorrichtung. Innerhalb des Körperbereichs 3 sind zwei Sourcebereiche 6 desselben Leitfähigkeitstyps wie die Epitaxialschicht 2 ausgebildet. Eine dünne Oxidschicht 7 (Gateoxid) und eine Polysiliziumschicht 8 bedecken die Oberfläche der Teile der Epitaxialschicht 2 zwischen den Körperbereichen 3 und erstrecken sich über die lateralen Teile 5 der Körperbereiche 3. Fenster 12 sind in den Polysilizium- und Gateoxidschichten 8, 7 über den Körperbereichen 3 vorgesehen. Die Polysiliziumschicht 8 ist durch eine dielektrische Schicht 9 bedeckt, in welcher Kontaktfenster 11 über jedem Körperbereich 3 geöffnet sind, um zuzulassen, dass eine überlagerte Metallschicht 10 (die Sourceelektrode der Leistungsvorrichtung) in Kontakt mit den Sourcebereichen 6 und den tiefen Körperbereichen 4 gelangt.
  • Die Größe einer elementaren funktionellen Einheit der MOS-Leistungsvorrichtung entspricht im Wesentlichen der Dimension Lp des Fensters 12 in den Polysilizium- und Gateoxidschichten 8 und 7. Wie es zu sehen ist, ist eine solche Dimension folgende: Lp = a + 2twobei a die Dimension des Kontaktfensters 11 in der dielektrischen Schicht 9 ist und t ein Abstand zwischen dem Rand der Polysiliziumschicht und dem Rand der dielektrischen Schicht ist. Die Dimension A des Kontaktfensters ist wiederum folgende: a = c + 2bwobei b der Abstand zwischen dem Rand des Kontaktfensters 11 und dem inneren Rand des Sourcebereichs ist (d.h. die Länge des Teils des Sourcebereichs, der dafür verfügbar ist, durch die Source-Metallschicht 10 kontaktiert zu werden) und c die Dimension des mittleren Teils des Körperbereichs ist, in welchem die Sourcebereiche 6 nicht vorhanden sind (d.h. der Abstand zwischen den inneren Rändern der Sourcebereiche 6 entsprechend der Länge des Teils des Körperbereichs 3, welcher das für verfügbar ist, durch die Source-Metallschicht 10 kontaktiert zu werden). Die Dimension Lp ist daher folgende: Lp = c + 2b + 2t.
  • Die Dimension der elementaren funktionellen Einheiten wird daher durch die drei charakteristischen Größen c, b und t bestimmt.
  • In der folgenden Beschreibung werden dieselben Bezugszeichen, die in 1 verwendet sind, angenommen, um gleiche Teile anzuzeigen.
  • 2 ist eine ebene Draufsicht auf einen Teil einer Leistungsvorrichtung in MOS-Technologie gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Wie es in Zusammenhang mit den Querschnittsansichten der 3 und 4 zu sehen ist, weist die MOS-Leistungsvorrichtung eine leicht dotierte Halbleiterschicht 2 eines ersten Leitfähigkeitstyps auf, die typischerweise eine Epitaxialschicht ist, die einem stark dotierten Halbleitersubstrat 1 überlagert ist; die Epitaxialschicht 2 bildet eine gemeinsame Drainschicht der MOS-Leistungsvorrichtung aus und kann entweder vom N-Leitfähigkeitstyp für eine N-Kanalvorrichtung oder vom P-Leitfähigkeitstyp für eine P-Kanalvorrichtung sein. In dem Fall eines Leistungs-MOSFET ist das Substrat 1 vom selben Leitfähigkeitstyp wie die Epitaxialschicht 2, während im Fall eines Bipolartransistors mit isoliertem Gate (IGBT) das Substrat 1 und die Epitaxialschicht 2 von entgegengesetzten Leitfähigkeitstypen sind.
  • Die MOS-Leistungsvorrichtung weist eine Vielzahl von elementaren funktionellen Einheiten auf, die in der Epitaxialschicht 2 ausgebildet sind. Jede elementare funktionelle Einheit weist einen Körperbereich 3 des entgegengesetzten Leitfähigkeitstyps der Epitaxialschicht 2 auf; wie es in 2 zu sehen ist, haben die Körperbereiche 3 die Form von im Wesentlichen parallelen länglichen Streifen, die mit einem Abstand d voneinander beabstandet sind.
  • Innerhalb jedes Körperstreifens 3 ist eine Vielzahl von stark dotierten Bereichen 60 des entgegengesetzten Leitfähigkeitstyps des Körperstreifens 3 vorgesehen; die Bereiche 60 erstrecken sich in der longitudinalen Richtung des Körperstreifens 3 und sind mit transversalen Teilen 40 des Körperstreifens 3 verschachtelt. Die Bereiche 60 bilden Sourcebereiche der MOS-Leistungsvorrichtung aus.
  • Die Oberfläche der Drainschicht 2 ist durch eine Tripelschicht mit einer Isolierschicht 7, einer leitenden Schicht 8 und einer Passivierungsschicht 9 bedeckt. Die Isolierschicht 7 ist typischerweise eine dünne Siliziumdioxidschicht und bildet das Gateoxid der elementaren funktionellen Einheiten aus. Die leitende Schicht 8 ist typischerweise eine Polysiliziumschicht; die Polysiliziumschicht 8 bildet die Gateelektrode der MOS-Leistungsvorrichtung aus; um den Gatewiderstand der MOS-Leistungsvorrichtung zu reduzieren, kann die Polysiliziumschicht 8 mit Phosphor oder Arsen dotiert sein, oder alternativ kann eine Silizidschicht (beispielsweise Kobaltsilizid) über der Polysiliziumschicht 8 vorgesehen sein. Die Passivierungsschicht 9 sorgt für die obere Isolierung der Polysiliziumschicht 8.
  • Die durch die Gateoxidschicht 7, die Polysiliziumschicht 8 und die Passivierungsschicht 9 ausgebildete Tripelschicht bedeckt die Oberfläche der Epitaxialschicht 2 zwischen den Körperstreifen 3 und erstreckt sich teilweise über die Streifen 3 zu den Rändern der Bereiche 60. Längliche Öffnungen 12 mit im Wesentlichen vertikalen Wänden sind in der Tripelschicht über dem zentralen Teil der Körperstreifen 3 vorgesehen, um zuzulassen, dass eine Metallschicht 10 (die in den 3 und 4 in strichpunktierten Linien gezeigt ist), die die Sourceelektrode der MOS-Leistungsvorrichtung bildet, sowohl die Sourcebereiche 60 als auch die transversalen Teile 40 der Körperstreifen 3 kontaktiert. Seitenwandabstandsstücke 13 aus Isoliermaterial (typischerweise Siliziumdioxid) dichten die vertikalen Ränder der Öffnungen 12 in der oben angegebenen Tripelschicht ab, um die Polysiliziumschicht 8 in lateraler Richtung von der Metallschicht 10 zu isolieren.
  • Ein Verfahren für die Herstellung einer Leistungsvorrichtung in MOS-Technologie gemäß der vorliegenden Erfindung sorgt anfangs für ein epitaxiales Aufwachsen einer leicht dotierten Halbleiterschicht 2 über einem stark dotiertem Halbleitersubstrat 1. Wie es zuvor angegeben ist, sind dann, wenn die auszubildende Leistungsvorrichtung ein Leistungs-MOSFET ist, das Substrat 1 und die Epitaxialschicht 2 vom selben Leitfähigkeitstyp; wenn andererseits ein Bipolartransistor mit isoliertem Gate (IGBT) herzustellen ist, sind das Substrat 1 und die Epitaxialschicht 2 von entgegengesetzten Leitfähigkeitstypen. Die Widerstandsfähigkeit und die Dicke der Epitaxialschicht 2 hängen von der Spannungsklasse der Leistungsvorrichtung (niedrige Spannung oder hohe Spannung) ab und reichen normalerweise jeweils von 0,5 Ohm·cm bis 100 Ohm·cm und von 3 μm bis 100 μm.
  • Eine dünne Siliziumdioxidschicht 7 (Gateoxid) wird über der Oberfläche der Epitaxialschicht 2 normalerweise mittels eines thermischen Oxidationsprozesses ausgebildet.
  • Dann wird eine Polysiliziumschicht 8 über der Gateoxidschicht 7 ausgebildet. Die Polysiliziumschicht wird dann dotiert, um ihre Widerstandsfähigkeit zu reduzieren. Alternativ dazu oder zusätzlich dazu kann eine Schicht aus Silizid (beispielsweise Kobaltsilizid) über der Polysiliziumschicht 8 durch Ablagern einer Schicht aus Kobalt über der Oberfläche der Polysiliziumschicht 8 und durch Durchführen eines thermischen Prozesses ausgebildet werden. Die Silizidschicht reduziert den Gatewiderstand der MOS-Leistungsvorrichtung stark.
  • Eine Passivierungsschicht 9 (beispielsweise eine Oxidschicht, die mittels einer chemischen Dampfablagerung ausgebildet und mit P-Typ-Dotierungsmitteln dotiert ist, as als PVAPOX bekannt ist) wird dann über der Polysiliziumschicht ausgebildet (5).
  • Eine Fotolackschicht wird dann über der Passivierungsschicht 9 abgelagert und der Chip wird mittels einer Fotolithografiemaske selektiv gegenüber einer Lichtquelle freigelegt. Die Fotolackschicht wird dann selektiv von Bereichen der Passivierungsschicht 9 entfernt, die wegzuätzen sind. Die Passivierungsschicht 9 und die Polysiliziumschicht 8 werden dann weggeätzt, um längliche Öffnungen 12 mit im Wesentlichen vertikalen Wänden auszubilden (6); die Bereiche der Passivierungsschicht 9, die noch durch die Fotolackschicht bedeckt sind, werden dem Ätzen nicht ausgesetzt.
  • Dann werden Körperstreifen 3 des zweiten Leitfähigkeitstyps in der Epitaxialschicht 2 unter den länglichen Öffnungen 12 ausgebildet.
  • Eine starke Dosis eines Dotierungsmittels des zweiten Leitfähigkeitstyps wird mit hoher Energie in die Epitaxialschicht 2, die Passivierungsschicht 9 (und die darunter liegende Polysiliziumschicht 8), die als Implantierungsmaske für die Dotierungsmittelionen wirkt, implantiert (7). Beispielsweise können Borionen in einer Dosis von 1014–1015 cm–2 mit einer Energie von 100–300 keV implantiert werden. Aufgrund der hohen Implantierungsenergie werden Bereiche 14 des zweiten Leitfähigkeitstyps in der Epitaxialschicht 2 erhalten, wobei die Verteilung von implantierten Ionen eine Spitze hat, die bei einem vorgeschriebenen Abstand von der Oberfläche der Epitaxialschicht 2 angeordnet ist; der tatsächliche Wert des Abstands hängt von der Implantierungsenergie ab, welche Implantierungsenergie derart ist, dass die Spitzenkonzentration von Dotierungsmitteln unter den Sourcebereichen, die in einem späteren Schritt ausgebildet werden, angeordnet wird. Zusätzlich werden die Bereiche 14 in lateraler Richtung mit den Rändern der länglichen Öffnungen 12 ausgerichtet. Dann wird mittels eines thermischen Prozesses veranlasst, dass die implantierten Ionen diffundieren, um Körperstreifen 3 auszubilden (8). Der thermische Prozess hat eine Temperatur und eine Zeitdauer, die auf eine derartige Weise ausgewählt werden, dass die Körperstreifen 3 einen zentralen stark dotierten tiefen Körperstreifen 17 aufweisen, der durch eine vertikale Diffusion der Dotierungsmittel ausgebildet wird und mit den Rändern der länglichen Öffnungen 12 ausgerichtet wird, und zwei laterale leicht dotierte Kanalstreifen 18, die sich in lateraler Richtung unter der Gateoxidschicht 7 erstrecken, welche durch eine laterale Diffusion der Dotierungsmittel ausgebildet werden. Ein geeigneter thermischer Prozess kann beispielsweise bei 1050–1100°C für 0,5–2 Stunden erfolgen.
  • Als Alternative können die Körperstreifen 3 mittels zweier unterschiedlicher Implantierungen von Dotierungsmitteln des zweiten Leitfähigkeitstyps in unterschiedlichen Dosierungen und mit unterschiedlichen Energien ausgebildet werden, wobei die Passivierungsschicht 9 (und die darunter liegende Polysiliziumschicht 8) wieder als Implantierungsmaske für beide Implantierungen wirkt. Beispielsweise kann die erste Implantierung eine Dosierung von Dotierungsmitteln im Bereich von 1013–1014 Atome/cm–2 mit einer Energie von nahezu 80 keV enthalten und wird zum Steuern der Dotierungsmittelkonzentration an der Oberfläche der Körperstreifen verwendet, und zwar insbesondere in den Kanalteilen, um die gewünschte Schwellenspannung der MOS-Leistungsvorrichtung einzustellen. Die zweite Implantierung enthält beispielsweise eine Dosierung eines Dotierungsmittels im Bereich von 1014–1015 Atome/cm2 mit einer Energie zwischen 100 keV und 300 keV, so dass die Spitzenkonzentration der Dotierungsmittel bei einer vorgeschriebenen Tiefe angeordnet werden kann, nämlich unter den Sourcebereichen, die in einem späteren Schritt ausgebildet werden. Ein darauf folgender thermischer Diffusionsprozess bei einer Temperatur im Bereich von 1050–1100°C für 0,5 bis 2 Stunden bestimmt die laterale Diffusion des Dotierungsmittels, das mit der ersten Implantierung eingeführt ist, um die Kanalteile der Körperstreifen auszubilden, die sich unter der Gateoxidschicht erstrecken; die vertikale Diffusion des Dotierungsmittels, das mit der zweiten Implantierung eingeführt ist, ändert die Schwellenspannung der MOS-Leistungsvorrichtung nicht, weil die Dotierungsmittelionen die Oberfläche mit einer Konzentration erreichen, die niedriger als die Konzentration des Dotierungsmittels ist, das mit der ersten Implantierung eingeführt wird (tatsächlich ist die Spitzendotierungsmittelkonzentration des Dotierungsmittels, das mit der ersten Implantierung eingeführt ist, im Wesentlichen an der Oberfläche der Drainschicht 2 angeordnet). Die vertikale und die laterale Diffusion der Dotierungsmittel, die mit der zweiten Implantierung eingeführt sind, bildet die stark dotierten tiefen Körperbereiche der Körperstreifen, was die Widerstandsfähigkeit der Körperstreifen unter den Sourcebereichen reduziert.
  • Nachdem die Körperstreifen 3 ausgebildet worden sind, werden Dotierungsmittel des ersten Leitfähigkeitstyps selektiv in die Körperstreifen 3 in einer starken Dosierung eingeführt, um die Sourcebereiche der Leistungsvorrichtung auszubilden. Dieser Schritt enthält die Ablagerung einer Fotolackschicht 15 (10 und 13) über der Oberfläche des Chips und die selektive Freilegung des Chips gegenüber einer Lichtquelle mittels einer Fotolithografiemaske; das Muster der Fotolithografiemaske wird somit auf die Fotolackschicht 15 transferiert. Die Fotolackschicht 15 wird dann selektiv von der Oberfläche des Chips entfernt, um das in 13 gezeigte Muster zu erhalten. In den Bereichen, in welchen die Fotolackschicht entfernt ist, wird auch die Gateoxidschicht 7 entfernt. Die Fotolackschicht 15 zusammen mit der Passivierungsschicht 9 wirkt als Implantierungsmaske für Dotierungsmittel des ersten Leitfähigkeitstyps; auf diese Weise werden Sourcebereiche 60 ausgebildet, die in der Längsrichtung der Körperstreifen 3 mit transversalen Teilen 40 der Körperstreifen verschachtelt sind (9 und 10).
  • Es ist zu beachten, dass eine Fehlausrichtung zwischen der zum Definieren des Musters der Fotolackschicht 15 verwendete Fotolithografiemaske und der zum Definieren der länglichen Öffnungen 12 in sowohl der longitudinalen als auch der transversalen Richtung verwendete Fotolithografiemaske keinerlei Wirkung auf die Endstruktur hat, weil selbst in einem Fall eines Ausrichtungsfehlers immer Sourcebereiche 60 in der Längsrichtung der Körperstreifen 3 mit transversalen Teilen 40 der Körperstreifen verschachtelt sein werden.
  • Die Fotolackschicht 15 und die darunter liegenden Teile der Gateoxidschicht 7 werden dann entfernt. Oxid-Seitenwandabstandsstücke 13 werden dann entlang der Ränder der länglichen Öffnungen 12 in der Passivierungs-, der Polysilizium- und der Gateoxidschicht ausgebildet; die Passivierungsschicht 9 und die Seitenwandabstandsstücke 13 isolieren die Polysiliziumschicht elektrisch. Eine Metallschicht (10 in den 3 und 4) wird dann über der Passivierungsschicht 9 abgelagert, und sie wird selektiv entfernt, um eine Sourceelektrode der Leistungsvorrichtung zu definieren.
  • Unterschiedlich von Strukturen nach dem Stand der Technik, wobei die Dimension der elementaren funktionellen Einheiten (Zellen oder Streifen) durch drei charakteristische Größen (Lp = c + 2b + 2t) bestimmt wird, wird bei der Struktur der vorliegenden Erfindung die transversale Dimension der elementaren funktionellen Einheit durch nur eine charakteristische Größe bestimmt.
  • Die Reduzierung der Anzahl von charakteristischen Größen, die die Dimension Lp bestimmen, von Drei auf Eins ist die Folge von drei Umständen, wie es nun detailliert beschrieben werden wird.
  • Zuerst wird, wie es zuvor in Verbindung mit 1 beschrieben ist, bei den Strukturen nach dem Stand der Technik die Isolierung der Polysiliziumschicht von der Source-Metallschicht mittels einer dielektrischen Schicht erreicht, in welcher Kontaktfenster mittels einer Fotolithografiemaske geöffnet werden, die unterschiedlich von der Maske ist, die zum Definieren der Fenster in der Polysiliziumschicht verwendet wird. Eine charakteristische Größe, die die Dimension Lp der Fenster in der Polysiliziumschicht bestimmt, ist daher der Abstand t (1) zwischen dem Rand des Fensters in der Polysiliziumschicht und dem Rand des Kontaktfensters, ein Abstand, der ausreichend groß sein muss, um die elektrische Isolierung der Polysiliziumschicht von der Source-Metallschicht zu garantieren (die Ecken der Kontaktfenster sind die kritischen Bereiche), indem die Ausrichtungstoleranz zwischen den zwei Fotolithografiemasken berücksichtigt wird. Unterschiedlich dazu wird bei der Struktur der vorliegenden Erfindung die Isolierung der Polysiliziumschicht 8 von der Source-Metallschicht 10 in vertikaler Richtung mittels der Passivierungsschicht 9 erreicht (die gleichzeitig mit der Polysiliziumschicht geätzt wird, um die länglichen Öffnungen 12 auszubilden), und in lateraler Richtung mittels der Seitenwandabstandsstücke 13 aus Isoliermaterial, die die vertikalen Ränder der länglichen Öffnungen 12 abdichten. Die Maske zum Öffnen der Kontaktfenster in der dielektrischen Schicht wird eliminiert, und es gibt keine Notwendigkeit zum Garantieren des Abstands t zwischen dem Rand des Fensters in der Polysiliziumschicht und dem Rand des Kontaktfensters. Die charakteristischen Größen, die die Dimension Lp bestimmen, werden um Eins reduziert.
  • Als Zweites ist Dank des besonderen Layouts der elementaren funktionellen Einheiten mit länglichen Körperstreifen mit Sourcebereichen 60, die in der Längsrichtung mit transversalen Teilen 40 des Körperstreifens verschachtelt sind, der Kontakt der Source-Metallschicht 10 mit sowohl den Sourcebereichen als auch mit den Körperstreifen immer garantiert. Dies eliminiert die Probleme, die zu der in 1 gezeigten Struktur nach dem Stand der Technik gehören, wobei es nötig ist, den Abstand b zwischen dem Rand des Kontaktfensters in der dielektrischen Schicht und dem inneren Rand der Sourcebereiche zu garantieren.
  • Als Drittes eliminiert die besondere Art, auf welche die tiefen Körperstreifen ausgebildet werden, die Notwendigkeit für eine bestimmte Maske für die Ausbildung des tiefen Körperbereichs, eine Maske, die beim Stand der Technik intern zu den Öffnungen 12 in der Polysiliziumschicht sein muss, um zu vermeiden, dass die laterale Diffusion der Dotierungsmittel die Dotierungsmittelkonzentration in den Kanalbereichen ändert.
  • Dank der Struktur der vorliegenden Erfindung kann die transversale Dimension Lp der länglichen Öffnungen 12 in der Tripelschicht mit der Gateoxidschicht 7, der Polysiliziumschicht 8 und der Passivierungsschicht 9 (2 und 3) zu der optischen Auflösungsgrenze f der Fotolithografievorrichtung verringert werden, die zum Definieren der Öffnungen 12 verwendet wird. Im Vergleich ist, während bei den Strukturen nach dem Stand der Technik der minimale Wert von Lp Lp = f + 2b + 2t ist, was ungefähr gleich 38 ist (1), weil die Dimension der elementaren funktionellen Einheit durch drei charakteristische Größen bestimmt wird, bei der Struktur gemäß der vorliegenden Erfindung der minimale Wert von Lp Lp = f.
  • Unter der Annahme, dass die Fotolithografievorrichtung, die zum Herstellen der MOS-Leistungsvorrichtung verwendet wird, von dem Typ ist, der die Freilegung des gesamten Chips zu einer Zeit enthält, ist es möglich, die Dimension Lp von etwa 8 μm, was mit den Strukturen nach dem Stand der Technik und entsprechend einer äquivalenten Dichte von elementaren Zellen von 3,5 Millionen Zellen pro Quadratinch erreichbar ist, auf etwa 2,6 μm zu verringern, was einer äquivalenten Dichte von elementaren Zellen von etwa 10 Millionen pro Quadratinch entspricht. Wenn stattdessen die Fotolithografievorrichtung von dem Stufentyp ist, was die Freilegung von nur einem Teil des Chips zu einer Zeit enthält, ist eine weitere Reduzierung von Lp auf etwa 1 μm oder darunter möglich, was einer äquivalenten Dichte von elementaren Zellen von etwa 30 Millionen Zellen pro Quadratinch entspricht.
  • Nimmt man Bezug auf 2, kann es erkannt werden, dass der Kanalumfang proportional zu dem Verhältnis Lu/(Lu + s)ist, wobei Lu die Länge eines Sourcebereichs in der Längsrichtung des Körperstreifens 3 ist und s der Abstand zwischen zwei aufeinander folgenden Sourcebereichen 60 ist (s ist die Dimension der transversalen Teile 40 der Körperstreifen, wobei die Sourcebereiche nicht vorhanden sind, und die transversalen Teile 40 der Körperstreifen 3 sind funktionsmäßig unter dem Gesichtspunkt der Stromführung inaktive Bereiche). Da, wie es oben angegeben ist, der "EIN"-Widerstand Ron der MOS-Leistungsvorrichtung ungekehrt proportional zu dem gesamten Kanalumfang der Leistungsvorrichtung ist, scheint es so zu sein, dass das beste Ergebnis für Ron dadurch erreicht wird, dass s so klein wie möglich gemacht wird und Lu so groß wie möglich gemacht wird. Der minimale Wert für s ist durch die optische Auflösungsgrenze f der Fotolithografievorrichtung gegeben, während der maximale Wert für Lu von der bestimmten Technologie und der Spannungsbemessung der MOS-Leistungsvorrichtung abhängt. Tatsächlich ist, um so höher der Abstand Lu zwischen zwei aufeinander folgenden Kontakten zu dem Körperstreifen 3 ist, der Basiswiderstand des parasitären bipolaren Sperrschichttransistors, der intrinsisch bzw. in sich zu der Struktur gehört, die durch die Sourcebereiche 60, den Körperstreifen 3 und die Epitaxialschicht 2 gehört, um so höher, und um so niedriger ist der maximale Strom, den die MOS-Leistungsvorrichtung während eines Schaltens aushalten kann; als Folge davon kann die MOS-Leistungsvorrichtung die maximale spezifizierte Spannung nicht aushalten.
  • Bei diesem ersten Ausführungsbeispiel der vorliegenden Erfindung sind die Sourcebereiche 60 in benachbarten Körperstreifen 3 in der transversalen Richtung der Körperstreifen ausgerichtet, d.h. die Sourcebereiche 60 in benachbarten Körperstreifen 3 sind einer vor dem anderen angeordnet. Dies bedeutet, dass es in den Teilen der Epitaxialschicht 2, die zwischen benachbarten Körperstreifen 3 umfasst ist, zwei Stromflüsse I gibt (3), die von den einander gegenüberliegenden Sourcebereichen 60 in dem benachbarten Körperstreifen 3 kommen. Der Abstand d zwischen benachbarten Körperstreifen 3 kann daher nicht so sehr reduziert werden.
  • 14 ist eine ebene Draufsicht auf einen Teil einer MOS-Leistungsvorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel ist im Wesentlichen gleich demjenigen der 2, wobei der einzige Unterschied in der Tatsache besteht, dass die Sourcebereiche 60 in einem gegebenen Körperstreifen 3 in der Längsrichtung in Bezug auf die Sourcebereiche 60 in dem benachbarten Körperstreifen 3 verschoben sind. Auf diese Weise gibt es, wie es in den Querschnittsansichten der 15, 16 und 17 zu sehen ist, Teile der Epitaxialschicht 2 zwischen benachbarten Körperstreifen 3, in welchen es nur einen Stromfluss I gibt, der entweder von den Sourcebereichen 60 von einem Körperstreifen 3 oder von den Sourcebereichen 60 des benachbarten Körperstreifens 3 kommt; diese Teile der Epitaxialschicht 2 haben eine Längsdimension s.
  • Dank dieses Aufbaus ist es möglich, den Abstand d zwischen den Körperstreifen 3 etwas zu reduzieren, ohne die Rjfet-Komponente von Ron zu erhöhen; die erhöhte Integrationsdichte lässt eine Erhöhung des gesamten Kanalumfangs pro Einheitsbereich zu. Jedoch deshalb, weil zum Maximieren des Kanalumfangs die Dimension s im Vergleich mit der Dimension Lu klein sein sollte, ist die zulässige Reduzierung bezüglich des Abstands d auch gering, weil die Teile der Epitaxialschicht 2 zischen den Körperstreifen 3 hauptsächlich durch den Fluss von zwei Stromflüssen I von Interesse sind (17).
  • Die MOS-Leistungsvorrichtung gemäß diesem zweiten Ausführungsbeispiel kann mittels desselben Herstellungsverfahrens hergestellt werden, das zuvor beschrieben ist. Der einzige Unterschied besteht in dem Layout der Fotolithografiemaske, die in dem Schritt einer Ausbildung der Sourcebereiche verwendet wird, welcher das Muster eines Fotolacks 15 entstehen lässt, das in 18 gezeigt ist. Um die Ausrichtungstoleranzen der Fotolithografievorrichtung zu berücksichtigen, muss der Abstand e zwischen benachbarten länglichen Öffnungen 12 in den Polysilizium- und Passivierungsschichten 8 und 9 größer als das Zweifache der Ausrichtungstoleranz Lt der Fotolithografievorrichtung sein, um zu verhindern, dass eine Fehlausrichtung in der transversalen Richtung zwischen der Maske zum Definieren des Musters in der Fotolackschicht 15 und der Maske für die Definition der länglichen Öffnungen 12 Anlass zu einem unrichtigen Layout gibt. Jedoch ist dies keine größere Beschränkung, weil die Ausrichtungstoleranz einer Fotolithografievorrichtung normalerweise kleiner (etwa 1/3 oder 1/4) als ihre optische Auflösungsgrenze f ist, und die Dimension e normalerweise größer als die optische Auflösungsgrenze f der Fotolithografievorrichtung ist. Beispielsweise ist unter Verwendung einer Abstufungs-Fotolithografievorrichtung mit einer optischen Auflösungsgrenze f von etwa gleich 1 μm die Ausrichtungstoleranz Lt etwa 0,3 μm.
  • 19 ist eine ebene Draufsicht auf einen Teil einer Leistungsvorrichtung in MOS-Technologie gemäß einem dritten Ausführungsbeispiel der Erfindung, welche im Wesentlichen eine Variante des Ausführungsbeispiels der 14 ist, und zwar diesbezüglich, dass die Länge s der transversalen Teile 40 der Körperstreifen 3, bei welchen die Sourcebereiche 60 nicht vorhanden sind, dieselbe wie die Länge Lu der Sourcebereiche 60 ist. Der Kanalumfang für eine einzelne elementare funktionale Einheit (Körperstreifen) ist etwa eine Hälfte von demjenigen, der mit den Strukturen der vorherigen zwei Ausführungsbeispiele erreichbar ist, aber dieses Ausführungsbeispiel hat den Vorteil, dass in Bezug auf die Struktur der 2 der Abstand d zwischen benachbarten Körperstreifen 3 auf eine Hälfte reduziert werden kann, weil die Sourcebereiche 60 eines gegebenen Körperstreifens 3 immer den transversalen Teilen 40 der benachbarten Körperstreifen 3 gegenüberliegen; Dank dieser Tatsache sind, wie es in den 20 und 21 zu sehen ist, die Teile der Epitaxialschicht 2, die zwischen den Körperstreifen 3 umfasst ist, immer durch einen Stromfluss I von Interesse, der von nur einer Seite kommt. Die Reduzierung des Abstands zwischen den Körperstreifen 3 führt zu einem Erniedrigen der Rückkoppelkapazität der MOS-Leistungsvorrichtung, weil der Bereich einer Überlagerung zwischen der Polysiliziumschicht und der Drainschicht reduziert ist. Dies ist von großem Vorteil für die dynamische Leistungsfähigkeit der Vorrichtung. Es muss angemerkt werden, dass die Reduzierung des Abstands d zwischen benachbarten elementaren funktionellen Einheiten eine große Erhöhung der Integrationsdichte zulässt, und der gesamte Kanalumfang pro Einheitsbereich kann höher sein als derjenige, der mit Strukturen der vorherigen zwei Ausführungsbeispiele erreichbar ist.
  • Die MOS-Leistungsvorrichtung gemäß diesem dritten Ausführungsbeispiel kann mittels desselben Herstellungsverfahrens hergestellt werden, das zuvor beschrieben ist. Der einzige Unterschied besteht im Layout der Fotolithografiemaske, die bei dem Schritt einer Ausbildung der Sourcebereiche verwendet wird, welche das Muster eines Fotolacks 15 entstehen lässt, das in 22 gezeigt ist. Wie in dem Fall des Ausführungsbeispiels der 14 muss der Abstand e zwischen benachbarten länglichen Öffnungen 12 in den Passivierungs- und Polysiliziumschichten größer als Zweifache der Ausrichtungstoleranz Lt der eingesetzten Fotolithografievorrichtung sein, um die möglichen Ausrichtungsfehler zwischen den Masken zu berücksichtigen. Wiederum ist dies keine größere Beschränkung, weil, wie es bereits angegeben ist, Lt etwa 1/4 der optischen Auflösungsgrenze ist, und selbst dann, wenn dieses Ausführungsbeispiel eine signifikante Reduzierung des Abstands d zwischen benachbarten Körperstreifen 3 zulässt, ist die Dimension e größer als die optische Auflösungsgrenze der Fotolithografievorrichtung.
  • 23 ist eine ebene Draufsicht auf einen Teil einer MOS-Leistungsvorrichtung gemäß einem vierten Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel ist jeder Körperstreifen 3 idealerweise in zwei längliche Halbstreifen 3' und 3'' aufgeteilt, und in jedem Halbstreifen sind Sourcebereiche 61 des entgegengesetzten Leitfähigkeitstyps des Körperstreifens 3 in der Längsrichtung mit Körperteilen 41 des Halbstreifens verschachtelt, in welchen die Sourcebereiche nicht vorhanden sind. Zusätzlich sind die Sourcebereiche 61 in einem Halbstreifen zu den Körperteilen 41 des anderen Halbstreifens angrenzend und liegen den Körperteilen 41 des benachbarten Körperstreifens 3 gegenüber.
  • Wie in dem Fall der Struktur der 19 macht es dieser Aufbau möglich, den Abstand d zwischen benachbarten Körperstreifen zu reduzieren, weil die Teile der Epitaxialschicht 2, die zwischen benachbarten Körperstreifen 3 umfasst sind, immer von Interesse durch einen Stromfluss I von nur einer Seite sind (24 und 25).
  • Ein Vorteil dieses Ausführungsbeispiels in Bezug auf die vorherigen drei besteht darin, dass es zulässt, dass die Source-Metallschicht (nicht gezeigt) die Körperstreifen 3 und die Sourcebereiche 61 entlang ihrer gesamten Länge kontaktiert, anstelle bei regelmäßig beabstandeten Intervallen einer Länge gleich Lu; dies erhöht die Robustheit der MOS-Leistungsvorrichtung, weil der Basis-Emitter-Widerstand des parasitären Bipolar-Sperrschichttransistors, der zu der Struktur gehört, die durch die Sourcebereiche, die Körperstreifen und die Epitaxialschicht ausgebildet ist, minimiert wird.
  • Ebenso kann dieses vierte Ausführungsbeispiel einer Leistungsvorrichtung in MOS-Technologie mittels des Herstellungsverfahrens hergestellt werden, das zuvor beschrieben ist, und der einzige Unterschied besteht im Layout der Maske, die zum Ausbilden der Sourcebereiche verwendet wird (der Sourcemaske), welche das Muster des Fotolacks 15 entstehen lässt, das in 26 gezeigt ist. Es kann erkannt werden, dass das Layout der Sourcemaske im Wesentlichen dasselbe wie dasjenige der 22 ist, wobei der einzige Unterschied in der unterschiedlichen Ausrichtung der Sourcemaske in Bezug auf die Maske zum Definieren der länglichen Öffnungen 12 in den Passivierungs- und Polysiliziumschichten besteht. In diesem Fall ist es nicht nur nötig, dass der Abstand e zwischen benachbarten länglichen Öffnungen 12 größer als das Zweifache der Ausrichtungstoleranz Lt der eingesetzten Fotolithografievorrichtung ist, sondern muss auch die Dimension Lp der länglichen Öffnungen größer als 2Lt sein, um zu verhindern, dass Ausrichtungsfehler zwischen den Masken zu einem unrichtigen Layout führen. Jedoch deshalb, weil der minimale Wert für die Dimension Lp die optische Auflösungsgrenze der Fotolithografievorrichtung ist, und weil die Ausrichtungstoleranz Lt etwa 1/4 der optischen Auflösungsgrenze ist, erlegt die Notwendigkeit, die möglichen Ausrichtungsfehler zwischen den Masken zu berücksichtigen, keine Beschränkungen für die Verringerung der Größe der elementaren funktionellen Einheiten auf. Der Kontakt der Source-Metallschicht (nicht gezeigt) zu den Sourcebereichen 61 und zu den Körperteilen 41 ist selbst dann garantiert, wenn die Dimension Lt der länglichen Öffnungen 12 auf die optische Auflösungsgrenze der Fotolithografievorrichtung reduziert ist.
  • 27 ist eine ebene Draufsicht auf eine MOS-Leistungsvorrichtung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Wie in dem Fall der 23 ist jeder Körperstreifen 3 idealerweise in zwei Halbstreifen 3' und 3'' aufgeteilt; in einem (3'') der zwei Halbstreifen 3', 3'' ist ein Sourcebereich 62 vorgesehen, der sich im Wesentlichen über die gesamt Länge des Körperstreifens 3 erstreckt, während im anderen Halbstreifen (3') überhaupt kein Sourcebereich vorgesehen ist. Wie bei dem Aufbau der 23 ist es möglich, den Abstand d zwischen benachbarten Körperstreifen zu reduzieren, weil es in den Teilen der Drainschicht 2, die zwischen benachbarten Körperstreifen umfasst sind, einen Stromfluss I gibt, der nur von einer Seite kommt (28). Zusätzlich erhöht dieses Ausführungsbeispiel, wie das vierte Ausführungsbeispiel, die Robustheit der MOS-Leistungsvorrichtung, weil der Körperstreifen 3 und der Sourcebereich 62 durch die Source-Metallschicht entlang ihrer gesamten Länge kontaktiert werden.
  • Ebenso kann dieses fünfte Ausführungsbeispiel der Erfindung mittels desselben Herstellungsverfahrens hergestellt werden, das zuvor beschrieben ist. Der einzige Unterschied ist das Layout der Sourcemaske, die das Muster des Fotolacks 15 entstehen lässt, das in 29 gezeigt ist. Wie in dem Fall des vierten Ausführungsbeispiels müssen sowohl der Abstand e zwischen benachbarten Öffnungen in den Passivierungs- und Polysiliziumschichten 9 und 8 als auch die Dimension Lp der länglichen Öffnungen 12 wenigstens das Zweifache der Ausrichtungstoleranz Lt der eingesetzten Fotolithografievorrichtung sein, um Layoutfehler aufgrund der Ausrichtungsfehler zwischen der Sourcemaske und der Maske zum Definieren der länglichen Öffnungen 12 zu verhindern.
  • Beide der Ausführungsbeispiele der 23 und 27 sind unter dem Gesichtspunkt der Robustheit der MOS-Leistungsvorrichtung besser, werden aber unter dem Gesichtspunkt der Ausrichtung der Sourcemaske mit der Maske zum Definieren der länglichen Öffnungen 12 in den Passivierungs- und Polysiliziumschichten 9 und 8 kritischer als die ersten drei Ausführungsbeispiele: die Sourcemaske muss tatsächlich innerhalb der Dimension Lp der länglichen Öffnung ausgerichtet werden, was bedeutet, dass die Dimension Lp den gleichzeitigen Kontakt zu zwei unterschiedlichen Bereichen garantieren muss (anders ausgedrückt muss die Dimension Lp größer als das Zweifache der Ausrichtungstoleranz Lt der Fotolithografievorrichtung sein). Jedoch verhindert, wie es bereits angegeben ist, die Notwendigkeit zum Berücksichtigen dieser Ausrichtung zwischen den Masken nicht die Möglichkeit zum Verringern der Dimension Lp der länglichen Öffnung 12 auf die optische Auflösungsgrenze der Fotolithografievorrichtung, da die Ausrichtungstoleranz Lt immer signifikant kleiner als die optische Auflösungsgrenze ist.

Claims (33)

  1. Leistungsvorrichtung in MOS-Technologie, die folgendes aufweist: eine Halbleiterschicht (2) eines ersten Leitfähigkeitstyps; eine leitende isolierte Gate-Schicht (7, 8, 9), die die Halbleitermaterialschicht (2) bedeckt; eine Vielzahl von elementaren funktionellen Einheiten, wobei jede elementare funktionelle Einheit einen in der Halbleitermaterialschicht (2) ausgebildeten kontinuierlichen Körperbereich (3) eines zweiten Leitfähigkeitstyps aufweist, der entgegengesetzt zum ersten ist, wobei der Körperbereich (3) die Form eines in einer Längsrichtung auf einer Oberfläche der Halbleiterschicht (2) länglichen Körperstreifens hat, wobei jede elementare funktionelle Einheit weiterhin ein längliches Fenster (12) in der leitenden isolierten Gate-Schicht (7, 8, 9) aufweist, das sich entlang der Längsrichtung und über dem länglichen Körperstreifen (3) erstreckt, wobei jeder Körperstreifen (3) eine Vielzahl von Source-Teilen (60; 61; 62) enthält, die entlang der Längsrichtung des Körperstreifens (3) ausgerichtet sind, die mit Dotierungsmitteln des ersten Leitfähigkeitstyps dotiert sind und zwischen welche entlang der Längsrichtung Körperteile (40; 41; 3') des Körperstreifens (3) eingeschoben sind, in welchen kein Dotierungsmittel des ersten Leitfähigkeitstyps vorgesehen ist; wobei die leitende isolierte Gate-Schicht (7, 8, 9) eine über der Halbleitermaterialschicht (2) angeordnete erste Isoliermaterialschicht (7), eine über der ersten Isoliermaterialschicht (7) angeordnete Schicht (8) aus leitendem Material und eine über der Schicht (8) aus leitendem Material angeordnete zweite Isoliermaterialschicht (9) aufweist; wobei die leitende isolierte Gate-Schicht (7, 8, 9) eine Vielzahl von parallelen Teilen aufweist, von welchen jeder die Form eines Streifens hat, der in der Längsrichtung auf einer Oberfläche der Halbleiterschicht (2) länglich bzw. ausgedehnt ist, wobei die Teile der isolierten Gate-Schicht parallel zu und abwechselnd zu und sich teilweise erstreckend über den Körperstreifen (3) sind, wobei jeder der Teile der isolierten Gate-Schicht durch zwei Kontaktfenster (12) begrenzt ist, wobei sich die Teile der isolierten Gate-Schicht in einer transversalen Richtung zum Streifen erstrecken, wobei die Vorrichtung weiterhin Seitenwandabstandsstücke (13) aus isolierendem Material aufweist, um in lateraler Richtung und entlang der Längsrichtung Ränder des länglichen Fensters (12) in der leitenden isolierten Gate-Schicht (7, 8, 9) abzudichten, wobei die Vorrichtung eine Metallschicht (10) auf der Halbleitermaterialschicht und der leitenden isolierten Gate-Schicht (7, 8, 9) aufweist, wobei die Metallschicht (10) die Körperteile (40; 41; 3') und die Source-Teile (60; 61; 62) des Körperstreifens (3) durch das längliche Kontaktfenster (12) und die Seitenwandabstandsstücke (13) kontaktiert, wobei jeder Körperstreifen (3) einen zentralen stark dotierten tiefen Körperstreifen (17) und zwei laterale leicht dotierte Kanalstreifen (18) aufweist, dadurch gekennzeichnet, dass der zentrale stark dotierte tiefe Körperstreifen (17) mit den Rändern des länglichen Kontaktfensters (12) in der leitenden isolierten Gate-Schicht (7, 8, 9) in lateraler Richtung ausgerichtet ist, und dass jeder Source-Teil (60; 61; 62) vollständig über der Spitzenkonzentration von Dotierungsmitteln des jeweiligen Teils des zentralen stark dotierten tiefen Körperstreifens (17) angeordnet ist.
  2. Leistungsvorrichtung in MOS-Technologie nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isoliermaterialschicht (7) eine Oxidschicht ist, die Schicht (8) aus leitendem Material eine Polysiliziumschicht ist und die zweite Isoliermaterialschicht (9) eine Passivierungsschicht ist.
  3. Leistungsvorrichtung in MOS-Technologie nach Anspruch 2, dadurch gekennzeichnet, dass die Polysiliziumschicht eine dotierte Polysiliziumschicht mit niedrigem Widerstand ist.
  4. Leistungsvorrichtung in MOS-Technologie nach Anspruch 2, dadurch gekennzeichnet, dass die leitende isolierte Gate-Schicht (7, 8, 9) weiterhin eine Silizidschicht aufweist, die zwischen der Polysiliziumschicht (8) und der Passivierungsschicht (9) angeordnet ist.
  5. Leistungsvorrichtung in MOS-Technologie nach Anspruch 4, dadurch gekennzeichnet, dass die Silizidschicht eine Kobaltsilizidschicht ist.
  6. Leistungsvorrichtung in MOS-Technologie nach Anspruch 1, dadurch gekennzeichnet, dass jeder Körperstreifen (3) eine Vielzahl von Source-Teilen (60) aufweist, die sich in einer Richtung transversal zu dem Körperstreifen (3) erstrecken und die mit Dotierungsmitteln des ersten Leitfähigkeitstyps dotiert sind, zwischen denen in der Längsrichtung des Körperstreifens (3) Körperteile (40) des Körperstreifens (3) eingeschoben sind, die sich in der transversalen Richtung erstrecken und in welchen keine Dotierungsmittel des ersten Leitfähigkeitstyps vorgesehen sind.
  7. Leistungsvorrichtung in MOS-Technologie nach Anspruch 6, dadurch gekennzeichnet, dass die Dimension (Lu) der Source-Teile (60) entlang der Längsrichtung wesentlich größer als die Dimension (s) der Körperteile (40) entlang der Längsrichtung ist.
  8. Leistungsvorrichtung in MOS-Technologie nach Anspruch 7, die eine Vielzahl von im Wesentlichen parallelen Körperstreifen (3) aufweist, dadurch gekennzeichnet, dass die Source-Teile (60) und die Körperteile (40) eines Körperstreifens (3) in der transversalen Richtung jeweils im Wesentlichen mit den Source-Teilen (60) und den Körperteilen (40) von benachbarten Körperstreifen (3) ausgerichtet sind.
  9. Leistungsvorrichtung in MOS-Technologie nach Anspruch 7, die eine Vielzahl von im Wesentlichen parallelen Körperstreifen (3) aufweist, dadurch gekennzeichnet, dass die Source-Teile (60) und die Körperteile (40) eines Körperstreifens (3) in der transversalen Richtung jeweils im Wesentlichen mit den Körperteilen (40) und den Source-Teilen (60) von benachbarten Körperstreifen (3) ausgerichtet sind.
  10. Leistungsvorrichtung in MOS-Technologie nach Anspruch 6, dadurch gekennzeichnet, dass die Dimension (Lu) der Source-Teile (60) entlang der Längsrichtung im Wesentlichen gleich der Dimension (s) der Körperteile (40) entlang der Längsrichtung ist.
  11. Leistungsvorrichtung in MOS-Technologie nach Anspruch 10, dadurch gekennzeichnet, dass die Source-Teile (60) und die Körperteile (40) eines Körperstreifens (3) in der transversalen Richtung jeweils im Wesentlichen mit den Körperteilen (40) und den Source-Teilen (40) von benachbarten Körperstreifen (3) ausgerichtet sind.
  12. Leistungsvorrichtung in MOS-Technologie nach Anspruch 1, dadurch gekennzeichnet, dass jeder Körperstreifen (3) einen ersten longitudinalen Halbstreifen (3') und einen zweiten longitudinalen Halbstreifen (3'') aufweist, die miteinander verbunden sind, wobei jeder Halbstreifen (3', 3'') eine Vielzahl von Source-Teilen (61) aufweist, die sich in einer Richtung transversal zu dem Halbstreifen (3', 3'') erstrecken und die mit Dotierungsmitteln des ersten Leitfähigkeitstyps dotiert sind und zwischen welchen in der Längsrichtung des Halbstreifens Körperteile (41) des Halbstreifens (3', 3'') eingeschoben sind, die sich in der transversalen Richtung erstrecken und in welchen keine Dotierungsmittel des ersten Leitfähigkeitstyps vorgesehen sind, wobei die Source-Teile (61) und die Körperteile (41) von einem Halbstreifen (3', 3'') in der transversalen Richtung jeweils mit den Körperteilen (41) und den Source-Teilen (61) des anderen Halbstreifens (3', 3'') ausgerichtet sind.
  13. Leistungsvorrichtung in MOS-Technologie nach Anspruch 12, die eine Vielzahl von im Wesentlichen parallelen Körperstreifen (3) aufweist, dadurch gekennzeichnet, dass die Source-Teile (61) eines Körperstreifens (3) benachbart zu den Körperteilen (41) von benachbarten Körperstreifen (3) entlang der transversalen Richtung angeordnet sind.
  14. Leistungsvorrichtung in MOS-Technologie nach Anspruch 1, dadurch gekennzeichnet, dass jeder Körperstreifen (3) einen ersten longitudinalen Halbstreifen (3'') und einen zweiten longitudinalen Halbstreifen (3') aufweist, die miteinander verbunden sind, wobei der erste longitudinale Halbstreifen (3'') einen länglichen Source-Teil (62) enthält, der sich in der Längsrichtung im Wesentlichen für die gesamte Länge des Halbstreifens (3'') erstreckt und der mit Dotierungsmitteln des ersten Leitfähigkeitstyps dotiert ist, und wobei der zweite Halbstreifen (3') einen länglichen Körperteil ausbildet, der sich in der Längsrichtung im Wesentlichen für die gesamte Länge des Halbstreifens (3') erstreckt und in welchem keine Dotierungsmittel des ersten Leitfähigkeitstyps vorgesehen sind.
  15. Leistungsvorrichtung in MOS-Technologie nach Anspruch 14, die eine Vielzahl von im Wesentlichen parallelen Körperstreifen (3) aufweist, dadurch gekennzeichnet, dass der längliche Source-Teil (62) eines Körperstreifens (3) benachbart zu dem länglichen Körperteil eines benachbarten Körperstreifens (3) entlang der transversalen Richtung ist.
  16. Leistungsvorrichtung in MOS-Technologie nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleitermaterialschicht (2) einem Halbleitermaterialsubstrat (1) überlagert ist.
  17. Leistungsvorrichtung in MOS-Technologie nach Anspruch 6, dadurch gekennzeichnet, dass die Halbleitermaterialschicht (2) leicht dotiert ist und das Halbleitermaterialsubstrat (1) stark dotiert ist.
  18. Leistungsvorrichtung in MOS-Technologie nach Anspruch 17, dadurch gekennzeichnet, dass das Halbleitermaterialsubstrat (1) vom ersten Leitfähigkeitstyp ist.
  19. Leistungsvorrichtung in MOS-Technologie nach Anspruch 17, dadurch gekennzeichnet, dass das Halbleitermaterialsubstrat (1) vom zweiten Leitfähigkeitstyp ist.
  20. Leistungsvorrichtung in MOS-Technologie nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp der N-Leitfähigkeitstyp ist und der zweite Leitfähigkeitstyp der P-Leitfähigkeitstyp ist.
  21. Leistungsvorrichtung in MOS-Technologie nach einem der Ansprüche 1–19, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp der P-Leitfähigkeitstyp ist und der zweite Leitfähigkeitstyp der N-Leitfähigkeitstyp ist.
  22. Verfahren zum Herstellen einer Leistungsvorrichtung in MOS-Technologie nach Anspruch 1, das die folgenden Schritte aufweist: Ausbilden einer ersten Isoliermaterialschicht (7) über einer Halbleitermaterialschicht (2) eines ersten Leitfähigkeitstyps; Ausbilden einer ersten Schicht (8) aus leitendem Material über der ersten Isoliermaterialschicht (7); Ausbilden einer zweiten Isoliermaterialschicht (9) über der ersten Schicht (8) aus leitendem Material; durch Maskieren und Ätzen selektives Entfernen der zweiten Isoliermaterialschicht (9) und der ersten Schicht (8) aus leitendem Material, um eine Vielzahl von Fenstern (12) zu öffnen, die in einer Längsrichtung auf einer Oberfläche der Halbleiterschicht (2) ausgedehnt bzw. länglich sind, und um eine Vielzahl von Streifen parallel zu und abwechselnd zu den Fenstern (12) und durch sie begrenzt auszubilden, wobei die Streifen durch erste Teile der ersten Schicht (8) aus leitendem Material und zweite Teile der zweiten Isoliermaterialschicht (9) ausgebildet sind, die sich in einer Richtung transversal zu den Streifen erstrecken und eine gleiche Dimension entlang der transversalen Richtung haben; Ausbilden eines Körperstreifens (3) eines zweiten Leitfähigkeitstyps, der entgegengesetzt zum ersten ist, in der Halbleitermaterialschicht (2) unter jedem länglichen Fenster (12), wobei in jedem Körperstreifen (3) ein zentraler stark dotierter tiefer Körperstreifen (17) und zwei laterale leicht dotierte Kanalstreifen (18) ausgebildet sind, wobei der zentrale stark dotierte tiefe Körperstreifen (17) mit den Rändern des länglichen Fensters (12) in der isolierenden Gate-Schicht (7, 8, 9) ausgerichtet ist, wobei die Spitzenkonzentration eines Dotierungsmittels des stark dotierten tiefen Körperstreifens unter den in einem späteren Schritt auszubildenden Source-Teilen (60; 61; 62) angeordnet ist; Ausbilden einer Vielzahl von Source-Teilen (60; 61; 62) in dem Körperstreifen (3), die mit einem Dotierungsmittel des ersten Leitfähigkeitstyps dotiert sind, auf derartige Weise, um zwischen Körperteilen (40, 41; 3') des Körperstreifens (3) eingeschoben zu sein, in welchen keine Dotierungsmittel des ersten Leitfähigkeitstyps vorgesehen sind, wobei jeder Source-Teil (60; 61; 62) vollständig über einem jeweiligen Teil des zentralen stark dotierten tiefen Körperstreifens (17) angeordnet ist; Ausbilden von Seitenwandabstandsstücken (13) aus Isoliermaterial entlang den Rändern jedes Fensters (12); und dann Ausbilden einer zweiten Schicht (10) aus leitendem Material über der zweiten Isoliermaterialschicht (9), wobei die zweite Schicht (10) aus leiten dem Material die Source-Teile (60; 61; 62) und den Körperteil (40; 41; 3') kontaktiert.
  23. Herstellungsverfahren nach Anspruch 22, dadurch gekennzeichnet, dass der Schritt zum Ausbilden des Körperstreifens (3) für ein selektives Einführen eines Dotierungsmittels des zweiten Leitfähigkeitstyps in die Halbleitermaterialschicht (2) unter Verwendung der zweiten Isoliermaterialschicht (9) als Maske sorgt.
  24. Herstellungsverfahren nach Anspruch 23, dadurch gekennzeichnet, dass der Schritt zum Ausbilden des Körperstreifens (3) sorgt für: ein Durchführen einer Implantierung eines Dotierungsmittels des zweiten Leitfähigkeitstyps mit einer vorgeschriebenen hohen Energie und in einer starken Dosis unter Verwendung der zweiten Isoliermaterialschicht (9) als Maske, wobei die Energie ausreichend ist, um eine Spitzenkonzentration des Dotierungsmittels bei einem vorgeschriebenen Abstand von der Oberfläche der Halbleitermaterialschicht (2) unter den Source-Teilen (60; 61; 62) zu anzuordnen; ein Durchführen einer thermischen Diffusion des implantierten Dotierungsmittels mit einer vorgeschriebenen Wärmebilanz, so dass der Körperstreifen (3) den zentralen stark dotierten tiefen Körperstreifen (17) und die zwei lateralen leicht dotierten Kanalstreifen (18) aufweist.
  25. Herstellungsverfahren nach Anspruch 24, dadurch gekennzeichnet, dass der Schritt zum Ausbilden des Körperstreifens (3) sorgt für: ein Durchführen einer ersten Implantierung eines Dotierungsmittels des zweiten Leitfähigkeitstyps unter Verwendung der zweiten Isoliermaterialschicht (9) als Maske mit einer Implantierungsenergie, die zum Anordnen der Spitzenkonzentration des Dotierungsmittels im Wesentlichen bei der Oberfläche der Halbleitermaterialschicht geeignet ist, wobei die Implantierungsdosis die Schwellenspannung der MOS-Leistungsvorrichtung bestimmt; ein Durchführen einer zweiten Implantierung eines Dotierungsmittels des zweiten Leitfähigkeitstyps unter Verwendung der zweiten Isoliermaterialschicht (9) als Maske mit einer Implantierungsdosis, die wesentlich höher als diejenige der ersten Implantierung ist, wobei die Implantierungsenergie zum Anordnen der Spitzenkonzentration des Dotierungsmittels bei einem vorgeschriebenen Abstand von der Oberfläche der Halbleitermaterialschicht (2) unter den Source-Teilen (60; 61; 62) geeignet ist; ein Durchführen eines thermischen Diffusionsprozesses.
  26. Herstellungsverfahren nach Anspruch 22, dadurch gekennzeichnet, dass die erste Isoliermaterialschicht (7) eine Siliziumdioxidschicht ist, die erste Schicht (8) aus leitendem Material eine dotierte Polysiliziumschicht ist und die zweite Isoliermaterialschicht (9) eine Passivierungsschicht ist.
  27. Herstellungsverfahren nach Anspruch 23, dadurch gekennzeichnet, dass der Schritt zum selektiven Entfernen der zweiten Isoliermaterialschicht (9) und der ersten Schicht (8) aus leitendem Material mittels einer einzigen Fotolithografie durchgeführt wird, wobei das längliche Fenster (12) eine Dimension (Lp) entlang der transversalen Richtung im Wesentlichen gleich zu der optischen Auflösungsgrenze (f) der Fotolithografievorrichtung hat, die zum Durchführen der Fotolithografie verwendet wird.
  28. Herstellungsverfahren nach Anspruch 22, dadurch gekennzeichnet, dass die erste Schicht (8) aus leitendem Material eine dotierte Polysiliziumschicht und eine Silizidschicht aufweist.
  29. Herstellungsverfahren nach Anspruch 28, dadurch gekennzeichnet, dass die Silizidschicht eine Kobaltsilizidschicht ist.
  30. Herstellungsverfahren nach Anspruch 22, dadurch gekennzeichnet, dass es für ein Ausbilden einer Vielzahl der länglichen Fenster (12) im Wesentli chen parallel zueinander und für ein Ausbilden einer jeweiligen Vielzahl von Körperstreifen (3) des zweiten Leitfähigkeitstyps in der Halbleitermaterialschicht (2) sorgt.
  31. Herstellungsverfahren nach einem der Ansprüche 22 bis 30, dadurch gekennzeichnet, dass die Halbleitermaterialschicht (2) eine leicht dotierte Schicht ist, die über einem stark dotierten Halbleitersubstrat (1) epitaxial aufgewachsen ist.
  32. Herstellungsverfahren nach Anspruch 31, dadurch gekennzeichnet, dass das Halbleitersubstrat (1) vom ersten Leitfähigkeitstyp ist.
  33. Herstellungsverfahren nach Anspruch 31, dadurch gekennzeichnet, dass das Halbleitersubstrat vom zweiten Leitfähigkeitstyp ist.
DE69534919T 1995-10-30 1995-10-30 Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe Expired - Fee Related DE69534919T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95830454A EP0772242B1 (de) 1995-10-30 1995-10-30 Leistungsbauteil in MOS-Technologie mit einer einzelnen kritischen Grösse

Publications (2)

Publication Number Publication Date
DE69534919D1 DE69534919D1 (de) 2006-05-18
DE69534919T2 true DE69534919T2 (de) 2007-01-25

Family

ID=8222039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69534919T Expired - Fee Related DE69534919T2 (de) 1995-10-30 1995-10-30 Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe

Country Status (4)

Country Link
US (6) US6064087A (de)
EP (1) EP0772242B1 (de)
JP (1) JPH09298301A (de)
DE (1) DE69534919T2 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69523576D1 (de) * 1995-06-16 2001-12-06 St Microelectronics Srl Verfahren zur Herstellung einer Halbleiteranordnung mit selbstjustiertem Polycid
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69533134T2 (de) * 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
US6228719B1 (en) * 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0892435A1 (de) * 1997-07-14 1999-01-20 STMicroelectronics S.r.l. Integrierter Halbleitertransistor mit Stromüberwachung
DE69734982D1 (de) * 1997-10-24 2006-02-02 St Microelectronics Srl Verfahren zur Integration von MOS-Technologie-Bauelementen mit unterschiedlichen Schwellenspannungen in demselben Halbleiterchip
DE19808348C1 (de) * 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
EP0961325B1 (de) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
KR20000014215A (ko) * 1998-08-18 2000-03-06 김덕중 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법
US6069034A (en) * 1998-09-03 2000-05-30 National Semiconductor Corporation DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process
US6297530B1 (en) * 1998-12-28 2001-10-02 Infineon Technologies North America Corp. Self aligned channel implantation
US6222229B1 (en) * 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
EP1058318B1 (de) * 1999-06-03 2008-04-16 STMicroelectronics S.r.l. Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
US6445058B1 (en) * 1999-12-03 2002-09-03 Legerity, Inc. Bipolar junction transistor incorporating integral field plate
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
US6541820B1 (en) * 2000-03-28 2003-04-01 International Rectifier Corporation Low voltage planar power MOSFET with serpentine gate pattern
JP4198302B2 (ja) * 2000-06-07 2008-12-17 三菱電機株式会社 半導体装置
KR20020017725A (ko) * 2000-08-31 2002-03-07 박종섭 고전압 반도체 소자 및 그의 제조방법
US6639276B2 (en) * 2001-07-05 2003-10-28 International Rectifier Corporation Power MOSFET with ultra-deep base and reduced on resistance
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
KR100558041B1 (ko) * 2003-08-19 2006-03-07 매그나칩 반도체 유한회사 반도체 소자의 트랜지스터 및 그 제조 방법
US7387932B2 (en) * 2004-07-06 2008-06-17 Macronix International Co., Ltd. Method for manufacturing a multiple-gate charge trapping non-volatile memory
KR100687108B1 (ko) * 2005-05-31 2007-02-27 라이톤 세미컨덕터 코퍼레이션 기생 바이폴라 트랜지스터의 턴온을 억제할 수 있는 고전력반도체 소자
US7262111B1 (en) * 2004-09-07 2007-08-28 National Semiconductor Corporation Method for providing a deep connection to a substrate or buried layer in a semiconductor device
US7569883B2 (en) 2004-11-19 2009-08-04 Stmicroelectronics, S.R.L. Switching-controlled power MOS electronic device
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
US7473589B2 (en) 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
KR100709396B1 (ko) * 2005-02-14 2007-04-18 주식회사 케이이씨 전력용 반도체 소자
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP4665631B2 (ja) * 2005-07-07 2011-04-06 セイコーエプソン株式会社 電子基板とその製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
EP1791173A1 (de) * 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Herstellungsverfahren für einen MOSFET und entsprechender MOSFET
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
CN101246886B (zh) * 2008-03-19 2010-06-02 江苏宏微科技有限公司 Mos结构的功率晶体管及其制作方法
KR101024638B1 (ko) * 2008-08-05 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US7868335B1 (en) * 2008-08-18 2011-01-11 Hrl Laboratories, Llc Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs
DE602008006579D1 (de) * 2008-12-12 2011-06-09 Abb Technology Ag Herstellungsverfahren eines Leistungshalbleiterbauelements
JP5789928B2 (ja) * 2010-08-02 2015-10-07 富士電機株式会社 Ｍｏｓ型半導体装置およびその製造方法
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US10199465B2 (en) * 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices
US10192958B2 (en) * 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices
US10090409B2 (en) * 2016-09-28 2018-10-02 Monolithic Power Systems, Inc. Method for fabricating LDMOS with self-aligned body

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144388B2 (de) * 1974-08-20 1976-11-27
JPS5148981A (ja) * 1974-10-25 1976-04-27 Nippon Electric Co Zetsuengeetogatadenkaikokahandotaisochi
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device
JPS5185381A (de) * 1975-01-24 1976-07-26 Hitachi Ltd
JPS5265943A (en) * 1975-11-27 1977-05-31 Nippon Kokan Kk Method and boat for burying earth and sand
JPS52132684A (en) * 1976-04-29 1977-11-07 Sony Corp Insulating gate type field effect transistor
JPS5366181A (en) * 1976-11-26 1978-06-13 Hitachi Ltd High dielectric strength mis type transistor
US4055884A (en) * 1976-12-13 1977-11-01 International Business Machines Corporation Fabrication of power field effect transistors and the resulting structures
JPS5374385A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Manufacture of field effect semiconductor device
JPS53135284A (en) * 1977-04-30 1978-11-25 Nec Corp Production of field effect transistor
US4206469A (en) 1978-09-15 1980-06-03 Westinghouse Electric Corp. Power metal-oxide-semiconductor-field-effect-transistor
US4705759B1 (en) * 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
DK157272C (da) * 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
JPS5555559A (en) 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
JPS5559767A (en) 1978-10-30 1980-05-06 Hitachi Ltd Semiconductor device, method of fabricating the same and application thereof
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
JPS55163877A (en) * 1979-06-06 1980-12-20 Toshiba Corp Semiconductor integrated circuit device
FR2460542A1 (fr) * 1979-06-29 1981-01-23 Thomson Csf Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor
US4345265A (en) * 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4804634A (en) 1981-04-24 1989-02-14 National Semiconductor Corporation Integrated circuit lateral transistor structure
US4416708A (en) 1982-01-15 1983-11-22 International Rectifier Corporation Method of manufacture of high speed, high power bipolar transistor
US4512816A (en) 1982-02-26 1985-04-23 National Semiconductor Corporation High-density IC isolation technique capacitors
JPS58206174A (ja) * 1982-05-26 1983-12-01 Toshiba Corp メサ型半導体装置およびその製造方法
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
DE3465225D1 (en) * 1983-02-17 1987-09-10 Nissan Motor A vertical-type mosfet and method of fabricating the same
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US5286984A (en) * 1984-05-30 1994-02-15 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US4605948A (en) * 1984-08-02 1986-08-12 Rca Corporation Semiconductor structure for electric field distribution
EP0211972A1 (de) * 1985-08-07 1987-03-04 Eaton Corporation EFET mit erhöhter Torelektrode
JPS6247162A (ja) * 1985-08-27 1987-02-28 Matsushita Electric Works Ltd 絶縁ゲ−ト型電界効果トランジスタの作製方法
US4816882A (en) * 1986-03-10 1989-03-28 Siliconix Incorporated Power MOS transistor with equipotential ring
US4798810A (en) * 1986-03-10 1989-01-17 Siliconix Incorporated Method for manufacturing a power MOS transistor
JPH0758782B2 (ja) * 1986-03-19 1995-06-21 株式会社東芝 半導体装置
US4767722A (en) 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4940671A (en) 1986-04-18 1990-07-10 National Semiconductor Corporation High voltage complementary NPN/PNP process
US4716126A (en) * 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
JPH07120794B2 (ja) * 1986-07-09 1995-12-20 株式会社東芝 Ｍｏｓ型半導体装置
US4933740A (en) 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
JP2585331B2 (ja) 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
EP0279403A3 (de) * 1987-02-16 1988-12-07 Nec Corporation Vertikaler MOS-Feldeffekttransistor mit hoher Spannungsfestigkeit und hoher Schaltgeschwindigkeit
JPH01272163A (ja) * 1987-08-07 1989-10-31 Fuji Electric Co Ltd 半導体装置の製造方法
JPS6445173A (en) * 1987-08-13 1989-02-17 Fuji Electric Co Ltd Conductive modulation type mosfet
JPH0766968B2 (ja) * 1987-08-24 1995-07-19 株式会社日立製作所 半導体装置及びその製造方法
DE3902300C3 (de) 1988-01-30 1995-02-09 Toshiba Kawasaki Kk Abschaltthyristor
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0783119B2 (ja) * 1988-08-25 1995-09-06 日本電気株式会社 電界効果トランジスタ
US4901127A (en) * 1988-10-07 1990-02-13 General Electric Company Circuit including a combined insulated gate bipolar transistor/MOSFET
JPH02143566A (ja) * 1988-11-25 1990-06-01 Toshiba Corp 二重拡散形絶縁ゲート電界効果トランジスタ
JPH0834312B2 (ja) * 1988-12-06 1996-03-29 富士電機株式会社 縦形電界効果トランジスタ
JP2787921B2 (ja) * 1989-01-06 1998-08-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
JPH077750B2 (ja) * 1989-05-15 1995-01-30 株式会社東芝 半導体装置の製造方法
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US4910160A (en) 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
JP2689703B2 (ja) * 1989-08-03 1997-12-10 富士電機株式会社 Ｍｏｓ型半導体装置
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
US4931408A (en) * 1989-10-13 1990-06-05 Siliconix Incorporated Method of fabricating a short-channel low voltage DMOS transistor
JPH03185737A (ja) * 1989-12-14 1991-08-13 Toshiba Corp 半導体装置の製造方法
US5040045A (en) 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
JP2573736B2 (ja) 1990-09-18 1997-01-22 三菱電機株式会社 高耐圧低抵抗半導体装置及びその製造方法
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
EP0481153B1 (de) * 1990-10-16 1997-02-12 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
JPH04256367A (ja) * 1991-02-08 1992-09-11 Hitachi Ltd 半導体素子
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH04349660A (ja) * 1991-05-28 1992-12-04 Toshiba Corp 半導体装置及び製造方法
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
JPH05123088A (ja) * 1991-10-31 1993-05-21 Ryobi Ltd 釣糸巻取装置
JPH05206470A (ja) * 1991-11-20 1993-08-13 Nec Corp 絶縁ゲート型電界効果トランジスタ
US5258636A (en) 1991-12-12 1993-11-02 Power Integrations, Inc. Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes
GB9207849D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor device
US5321292A (en) 1992-10-15 1994-06-14 Atmel Corporation Voltage limiting device having improved gate-aided breakdown
FR2698486B1 (fr) * 1992-11-24 1995-03-10 Sgs Thomson Microelectronics Structure de protection contre les surtensions directes pour composant semiconducteur vertical.
US5317184A (en) * 1992-11-09 1994-05-31 Harris Corporation Device and method for improving current carrying capability in a semiconductor device
JP3203858B2 (ja) 1993-02-15 2001-08-27 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタ
JP2910489B2 (ja) 1993-03-22 1999-06-23 日本電気株式会社 縦型二重拡散ｍｏｓｆｅｔ
DE69325645T2 (de) * 1993-04-21 1999-12-09 Cons Ric Microelettronica Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen
DE4315178A1 (de) * 1993-05-07 1994-11-10 Abb Management Ag IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
JPH06342914A (ja) * 1993-06-01 1994-12-13 Nec Corp 半導体装置の製造方法
EP0632503B1 (de) * 1993-07-01 2001-10-31 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
JP2870402B2 (ja) * 1994-03-10 1999-03-17 株式会社デンソー 絶縁ゲート型電界効果トランジスタ
US5539232A (en) * 1994-05-31 1996-07-23 Kabushiki Kaisha Toshiba MOS composite type semiconductor device
EP0696054B1 (de) * 1994-07-04 2002-02-20 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie
EP0697739B1 (de) * 1994-08-02 2001-10-31 STMicroelectronics S.r.l. Bipolartransistor mit isolierter Steuerelektrode
US5795793A (en) 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
US5548133A (en) 1994-09-19 1996-08-20 International Rectifier Corporation IGBT with increased ruggedness
US5534721A (en) 1994-11-30 1996-07-09 At&T Corp. Area-efficient layout for high voltage lateral devices
US5798554A (en) 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
KR970704969A (ko) 1995-05-26 1997-09-06 볼프강 바이첼 내부 기어 기계
JP3356586B2 (ja) 1995-06-01 2002-12-16 日本電気株式会社 高耐圧横型ｍｏｓｆｅｔ半導体装置
DE69531783T2 (de) 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69533134T2 (de) 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69515876T2 (de) 1995-11-06 2000-08-17 St Microelectronics Srl Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
US6228719B1 (en) * 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69518653T2 (de) 1995-12-28 2001-04-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung in integrierter Struktur
KR100206555B1 (ko) 1995-12-30 1999-07-01 윤종용 전력용 트랜지스터
US5710455A (en) 1996-07-29 1998-01-20 Motorola Lateral MOSFET with modified field plates and damage areas

Also Published As

Publication number Publication date
US6064087A (en) 2000-05-16
EP0772242B1 (de) 2006-04-05
US6566690B2 (en) 2003-05-20
US5981343A (en) 1999-11-09
US20010011722A1 (en) 2001-08-09
US5981998A (en) 1999-11-09
JPH09298301A (ja) 1997-11-18
DE69534919D1 (de) 2006-05-18
US20010012663A1 (en) 2001-08-09
US5985721A (en) 1999-11-16
US6468866B2 (en) 2002-10-22
EP0772242A1 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
DE69534919T2 (de) Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE69434268T2 (de) Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
DE102005038998A1 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE2901512A1 (de) Halbleiteranordnung
DE19539541A1 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE19747159A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE102005041793A1 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE112004001846B4 (de) LDMOS-Transistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee