DE3902300C3

DE3902300C3 - Abschaltthyristor

Info

Publication number: DE3902300C3
Application number: DE3902300A
Authority: DE
Inventors: Takashi Shinohe; Akio Nakagawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-30
Filing date: 1989-01-26
Publication date: 1995-02-09
Anticipated expiration: 2009-01-27
Also published as: DE3902300A1; DE3902300C2; US4963972A

Description

Die Erfindung betrifft einen Abschaltthyristor nach dem Oberbegriff des Patentanspruchs 1. Ein derartiger Thyristor ist aus der US 46 35 086 oder aus der nichtvorveröffentlichten EP 02 80 536 A2 bekannt.

Aus der EP-A2 0 219 995 ist ein Abschaltthyristor bekannt, bei dem eine Steuergateelektrode und eine Abschalt- Steuergateelektrode getrennt voneinander ausgeführt sind. Die Abschalt-Steuergateelektrode weist eine isolierende Gateschicht auf.

Anhand der Fig. 1 wird nachfolgend der Aufbau des in der EP 02 80 536 A2 vorgeschlagenen Abschaltthyristors erläutert.

Ein MOS-unterstützter, zur Selbstabschaltung fähiger Abschalt- oder GTO-Thyristor, im folgenden auch als MAGTO- Thyristor bezeichnet, gemäß Fig. 1 umfaßt eine Mehrschichtstruktur mit einer als erster Emitter dienenden, stark dotierten P-Typ-Schicht (P⁺-Schicht) 1, einer stark dotierten, als Pufferschicht dienenden N-Typ-Schicht (N⁺- Schicht) 2, einer als erste Basis dienenden schwach dotierten N-Typ-Schicht (N^--Schicht) 3, einer als zweite Basis dienenden P-Typ-Schicht 4 und einer als zweiter Emitter dienenden N⁺-Schicht 5. Die langgestreckte P-Basisschicht 4 reicht in die N^--Schicht 3 hinein. Eine Anodenelektrode 6 ist auf der P⁺-Emitterschicht 1 aufgebracht.

Gemäß Fig. 1 sind jeweils langgestreckte Gateelektroden 7 unter Isolierung über der N-Basisschicht 3 so angeordnet, daß sie die Oberfläche der P-Basisschicht 4 zwischen N-Emitterschicht 5 und N-Basisschicht 3 bedecken. Auf jeder Gateelektrode 7 ist eine niederohmige Metallschicht 8 ausgebildet. Jeder langgestreckte Abschnitt einer Steuerelektrode 10 verläuft auf der betreffenden P-Basisschicht 4 parallel zu den Gateelektroden 7 und bildet eine Basiselektrodenverdrahtung. Eine P⁺-Schicht 11 ist in die Oberfläche der P-Basisschicht 4 in Kontakt mit der Steuerelektrode 10 eingelassen, um einen ohmschen Kontakt dazwischen herzustellen. Über der Schichtanordnung ist eine nicht dargestellte Kathodenelektrode in Kontakt mit der N-Emitterschicht vorgesehen.

Wenn bei dieser Anordnung eine Spannung einer positiven Polarität an die Gateelektrode 7 angelegt wird, wird die N-Emitterschicht 5 mit der N-Basisschicht 3 über eine der Oberfläche der P-Basisschicht 4 unmittelbar unter der Gateelektrode 7 geformte Kanalzone kurzgeschlossen. Infolgedessen werden Elektroden in die N-Basisschicht 3 injiziert. Dabei werden Löcher in einer Menge entsprechend derjenigen der Elektronen von der P-Emitterschicht 1 in die N-Basisschicht 3 injiziert, wodurch der Thyristor ein- bzw. durchgeschaltet wird. Zum Abschalten (Blockieren) des Thyristors wird eine negative Vorspannung an die Steuerelektrode 10 angelegt. Ein über die Schicht 5 zur Kathodenelektrode fließender Anodenstrom wird als Basisstrom teilweise von der Elektrode 10 abgeleitet, so daß der Thyristor abschaltet.

Zur Verbesserung der Ein/Abschaltgeschwindigkeit dieses Thyristors muß die N-Emitterschicht 5 unter Verkleinerung ihrer Breite mit einem Mikromuster ausgebildet sein. Wenn die Schicht 5 verschmälert ist, kann die Zeit, die beim Einschalten injizierte Elektronen für die vollständige Ausbreitung durch Plasmaausbreitung benötigen, unter Verbesserung der Einschaltgeschwindigkeit verkürzt sein. Da hierbei gleichzeitig der Widerstand der P-Basisschicht 4 unmittelbar unter der N-Emitterschicht 5 herabgesetzt ist, kann der Basisstrom unter Verbesserung der Abschaltgeschwindigkeit wirksam abgeleitet werden.

Eine Breitenverringerung der Schicht 5 bedingt jedoch eine Verkleinerung der effektiven Leiterfläche des Thyristors unter unerwünschter Vergrößerung der Größe der Durchlaßspannung. Wenn zur Lösung dieses Problems die Breite der N-Emitterschicht 5 verkleinert und die restlichen Teile auf ähnliche Weise miniaturisiert werden, ergibt sich ein weiteres Problem dahingehend, daß sich die Widerstände der Schichtverdrahtungen von Gate- und Steuerelektroden unerwünscht erhöhen. Wenn die Breite der Gateelektrode 7 unter Erhöhung ihres Verdrahtungswiderstands verkleinert wird, verlängert sich die Zeitspanne von der Anlegung einer Einschaltsteuerspannung an die Elektrode 7 bis zur Bildung der Kanalzone am Ende der P-Basisschicht 4, wodurch die Einschaltgeschwindigkeit des Thyristors herabgesetzt wird. Bei einer Verkleinerung der Breite der Steuerelektrode 10 unter Erhöhung ihres Verdrahtungswiderstands wird der Ableitwirkungsgrad für den Basisstrom von der Elektrode 10 unter Herabsetzung der Abschaltgeschwindigkeit des Thyristors beeinträchtigt. Eine Verzögerung im Abschalten führt zu einer lokalen oder örtlichen Konzentration des Anodenstroms an den Endabschnitten der schmalen Elektrode 10. Infolgedessen wird im ungünstigsten Fall die Anordnung zerstört.

Aufgabe der Erfindung ist damit die Schaffung eines Abschaltthyristors, der sich besonders gut mit hoher Integrationsdichte herstellen läßt und eine gute Ein/ Abschalt-Ansteuerleistung gewährleistet.

Diese Aufgabe wird durch die im Patentanspruch 1 gekennzeichneten Merkmale gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand der Patentansprüche 2 bis 8.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnungen näher erläutert. Es zeigt

Fig. 1 eine schematische perspektivische Darstellung eines Aufbaus eines Hauptteils eines MAGTO- Thyristors nach dem Stand der Technik,

Fig. 2 eine schematische perspektivische Darstellung des Aufbaus eines Hauptteils eines MAGTO-Thyristors gemäß einer ersten Ausführungsform der Erfindung,

Fig. 3 eine schematische Darstellung einer Planarstruktur des Hauptteils des Thyristors nach Fig. 2,

Fig. 4 einen Schnitt längs der Linie IV-IV in Fig. 3,

Fig. 5 einen Schnitt längs der Linie V-V in Fig. 3,

Fig. 6 einen Schnitt längs der Linie VI-VI in Fig. 3,

Fig. 7A und 7B schematische Darstellungen für einen Vergleich zwischen den Planarstrukturen beim bekannten Thyristor und beim erfindungsgemäßen Thyristor,

Fig. 8 und 9 Schnittansichten eines Hauptteils einer zweiten Ausführungsform der Erfindung,

Fig. 10 eine schematische Darstellung einer Planarstruktur des Hauptteils des Thyristors gemäß einer dritten Ausführungsform der Erfindung,

Fig. 11 einen Schnitt längs der Linie XI-XI in Fig. 10,

Fig. 12 einen Schnitt längs der Linie XII-XII in Fig. 10,

Fig. 13 einen Schnitt längs der Linie XIII-XIII in Fig. 10,

Fig. 14 eine schematische Darstellung einer Planarstruktur des Hauptteils eines MAGTO-Thyristors gemäß einer Abwandlung der Erfindung und

Fig. 15 einen Schnitt längs der Linie XV-XV in Fig. 14.

In Fig. 2 ist ein MAGTO-Thyristor allgemein mit 20 bezeichnet. Der Thyristor 20 besteht aus einer als erster Emitter (P-Emitter) dienenden, stark dotierten P-(Typ-)- Schicht (P⁺-Schicht) 22, einer als Pufferschicht dienen den, stark dotierten N-Schicht (N⁺-Schicht) 24, einer als erste Basis (N-Basis) dienenden, schwach dotierten N-Schicht (N⁻-Schicht) 26, einer eine zweite Basis (P-Basis) bildenden P-Schicht 28 und einer einen zwei ten Emitter (N-Emitter) bildenden N⁺-Schicht 30. Die P-Basisschicht 28 ist an der Oberfläche der N-Basis schicht 26 langgestreckt ausgebildet, so daß diese Schichten parallel zueinander verlaufen. In der P-Basis schicht 28 ist die N-Emitterschicht 30 ausgebildet. Auf der P-Emitterschicht 22 ist eine Anodenelektroden schicht 31 erzeugt.

Eine Gateelektrode 32 ist unter Isolierung durch eine Gateisolierschicht 34 über dem Flächenteil der P-Basis schicht 28 angeordnet, der zwischen der N-Emitter schicht 30 und der N-Basisschicht 26 liegt. Die N-Emit terschicht 30 ist mit der Gateelektrode 32 selbst justiert. Auf jeder Elektrode 32 ist eine niederohmige Metallschicht 36 ausgebildet. Es ist zu beachten, daß eine Steuerelektrode 38 als Basiselektrodenverdrahtung unter Isolierung durch eine zweite Gateisolierschicht 40 über der betref fenden Gateelektrode 32 abgelagert ist. Bei dieser Aus führungsform ist die langgestreckte Steuerelektrode 38 so breit, daß ihre Breite im wesentlichen derjeni gen der darunter liegenden Gateelektrode 32 entspricht. Gemäß Fig. 2 sind die über den Gateelektroden 32 ausgebildeten Steuerelektroden 38 durch eine Verbindungsverdrahtungsschicht 38a miteinander verbun den, wobei die Elektroden 38 elektrisch mit der P-Basisschicht 28 durch die Verdrahtungsschicht 38a verbunden sind, so daß gemäß Fig. 3 insgesamt ein gitterartiges, planares Muster entsteht. In Fig. 3 sind eine Kathodenelektrode und die Isolierschichten der besseren Übersichtlichkeit halber nicht darge stellt. Zur deutlicheren Veranschaulichung eines Über lappungsabschnitts der Elektroden 32 und 38 ist außer dem die Breite der Elektrode 38 übertrieben groß einge zeichnet.

Die Fig. 4, 5 und 6 sind Schnitte längs der Linien IV-IV, V-V bzw. VI-VI in Fig. 3 durch die Thyristor- Planarstruktur. Wie am besten aus Fig. 4 hervorgeht, ist die Steuerelektrode 38 an ihrer Verbindungsverdrah tungsschicht 38a (Fig. 2) mit der P-Basisschicht 28 über ein in der Gateisolierschicht 34 ausgebildetes erstes Kon taktloch 44 verbunden. In der P-Basisschicht 28 ist eine P⁺- Schicht 46 so ausgebildet, daß sie sich an einem Kon taktabschnitt zwischen Steuerelektrode 38 und P-Ba sisschicht 28 befindet. Diese Schicht dient als nieder ohmsche Schicht zur Herabsetzung des Kontaktwider stands zwischen Steuerelektrode 38 und P-Basisschicht 28. Darüber hinaus ist gemäß Fig. 5 oder 6 eine Kathoden elektrode 48, die unter Isolierung die Thyristor-Struk tur bedeckend ausgebildet ist, über ein in der Gateiso lierschicht 34 ausgebildetes zweites Kontaktloch 50 mit der N-Emitterschicht 30 verbunden. Bei dieser Ausführungs form ist gemäß Fig. 3 das zweite Kontaktloch 50 für die Katho denelektrode im Mittelbereich einer Öffnung 52 des gitterartigen Planarmusters der Steuerelektrode ausge bildet.

Wenn an die Steuerelektrode 38 eine negative Vorspan nung angelegt wird, wird - wie bei dem in Verbindung mit der Fig. 1 beschriebenen Stand der Technik - der Anodenstrom als Basisstrom teilweise abgeleitet, um das Selbstabschalten des Thy ristors 20 zu ermöglichen. Auch ein Einschalten kann über die Steuerelektrode 38 vorgenommen werden: Bei gleichzeitiger Anlegung einer positiven Spannung an die Gateelektrode 32 und die Steuerelektrode 38 fließt der Basisstrom zur P-Ba sisschicht 28, und das Einschalten läuft von einem Ka nalende der N-Emitterschicht 30 und einer Steuerelektro denseite derselben ab (d.h. ein leitender Bereich wird erweitert), so daß damit eine Einschaltoperation statt findet.

Da bei dieser Anordnung ein Hauptteil der Steuer elektrode 38 stapelartig über der betreffenden Gateelek trode 32 angeordnet ist, kann die Steuerelektrode 38 mit einer gewünschten Breite, insbesondere einer Breite entsprechend derjenigen der darunter liegenden Gate elektrode geformt sein. Während hierbei der Abstand zwi schen benachbarten Gateelektroden 32 verkleinert sein kann, kann dementsprechend der Verdrahtungswiderstand der Elektrode 38 erheblich verringert sein. Infolgedes sen lassen sich gleichzeitig die Integrationsdichte und die Ein/Abschaltgeschwindigkeit des Thyristors 20 ver bessern.

Wie sich aus einem Vergleich des gesamten Planarmusters eines herkömmlichen Thyristors gemäß Fig. 7A mit dem des erfindungsgemäßen Thyristors gemäß Fig. 7B ergibt, ist die Oberfläche der Steuerelektrode 38 des Thyristors mit dem gitterartigen Planarmuster wesent lich vergrößert. Demzufolge ist der Verdrahtungswider stand der Elektrode 38 herabgesetzt. Beim Abschal ten des Thyristors 20 kann mithin der Basisstrom gleich mäßig und höchst wirkungsvoll von der Elektrode 38 über die Gesamtoberfläche abgeleitet werden. Infolgedessen kann der Spitzenabschaltstrom des Thyristors 20 erheblich verbessert werden. Beim Abschal ten des herkömmlichen Thyristors gemäß Fig. 7A wird die Ableitung des Basisstroms an einem Endabschnitt der Steuerelektrode 10 (durch einen gestrichelten Kreis 54 angedeutet) aufgrund ihres hohen Widerstands verzögert. Als Ergebnis konzentriert sich ein Anoden strom lokal, so daß das oben geschilderte Problem ungelöst bleibt.

Weiterhin hat bei der beschriebenen Ausführungsform eine durch die Gateelektrode 32 gebildete MOSFET-Struk tur zum Einschalten des Thyristors einen spezifi schen Querschnitt, der vom Quer schnitt einer Abschaltthyristor struktur 62 verschieden ist. Wie aus der perspektivischen Dar stellung von Fig. 2 deutlich hervorgeht, ist im Gegen satz zum herkömmlichen GTO-Thyristor nach Fig. 1, bei dem eine Abschaltthyristorstruktur in einem Schnittbereich, in welchem eine MOSFET-Struktur für Einschaltsteuerung erzeugt ist, ausgebildet ist, eine MOSFET-Struktur 90 in einem Substratquerschnitt vorgesehen, der vom Querschnitt verschieden ist, in welchem die Abschaltthyristorstruktur 62 erzeugt ist. Da bei dieser Anordnung die Steuerelektrode 38 senkrecht zu einem MOSFET-Kanal bzw. zur Längsrichtung der Gate elektrode 32 angeordnet ist, beginnt die Abschaltope ration des Thyristors 20 gleichzeitig an beiden Enden der N-Emitterschicht 30 senkrecht zum Kanal. Infolge dessen verschmälert sich der senkrecht zur Längsrich tung der Elektrode 32 verlaufende leitende Bereich die ses Thyristors 20 allmählich oder fortlaufend, um schließ lich abgetrennt zu sein. In diesem Fall wird die einen vergleichsweise großen P-Basiswiderstand aufweisende Ka nalzone überhaupt nicht als Ableit strecke für den Basisstrom benutzt. Der Basisstrom kann daher wirksam unter Beschleunigung einer Verringerung des Abschaltstroms abgeleitet werden, so daß die Ab schaltgeschwindigkeit verbessert und der Spitzenab schaltstrom des Thyristors 20 erhöht sind.

Ein in den Fig. 8 und 9 dargestellter Abschaltthyristor gemäß einer zweiten Ausführungsform der Erfindung weist in jedem Kontaktloch 50 eine zwischen der N-Emitterschicht 30 und der Kathodenelektrodenschicht 48 ausgebildete Ab standselektrodenschicht 70 auf. Dabei entspricht die Querschnittsdarstellung des Thyristors nach Fig. 8 der Darstellung nach Fig. 5, d.h. dem Schnitt längs der Linie V-V in Fig. 3, während die Schnittansicht nach Fig. 9 derjenigen gemäß Fig. 6 entspricht, d.h. dem Schnitt längs der Linie VI-VI in Fig. 3. Den Einzel heiten von Fig. 5 und 6 entsprechende Teile sind in den Fig. 8 und 9 mit denselben Bezugsziffern wie vorher be zeichnet und daher nicht mehr näher erläutert.

Bei dieser Anordnung kann die stufenartige Oberflä chenform des Kontaktlochs 50 für die Kathodenelektrode 48 verkleinert werden, so daß die Tiefe des Kontaktlochs 50 zu dessen Weite angebende Geometrieverhältnisse für das Kontaktloch 50 in den Schnitten nach Fig. 8 und 9 auf 1,2-2,0 bzw. 1,1-1,9 verkleinert sein können. Beim Abschaltthyristor gemäß der ersten Ausführungs form, bei dem keine Abstandselektrode 70 vorhanden ist, betragen die Geometrieverhältnisse des Kontaktlochs 50 in den Schnitten gemäß Fig. 5 und 6 jeweils 2,0-3,4 bzw. 1,9-3,2. Infolgedessen kann eine "mangelhafte Stufenbedeckung" im Kontaktloch 50 der Elektrode 48 bei dem eine Mehrschichtstruktur aus Gateelektrode 32 und Steuerelektrode 38 aufweisenden Thyristor zuverläs sig verhindert werden. Es ist darauf hinzuweisen, daß bei dieser Ausführungsform die Abstandselektrode 70 gleichzeitig mit der Steuerelektrode 38 geformt wird, so daß ihre Dicke praktisch derjenigen der Steuerelektrode 38 entspricht. In diesem Fall ist die Breite der Steuerelektrode 38 kleiner eingestellt als die der darunter liegenden Gateelektrode 32, so daß die eine Steuerelektrode 38 bedecken de Isolierschicht 72 an einer Überlappung der Abstandselektrode 70 gehindert ist. Wenn die Abstandselektrode 70 in einem Her stellungsvorgang geformt wird, der von dem für die Steuerelek trode 38 unabhängig ist, kann die Dicke der Abstandselektrode 70 weiter vergrößert werden, um damit das Geometrieverhältnis des Kontaktlochs 50 weiter zu ver kleinern.

Bei einem in den Fig. 10 bis 13 dargestellten Abschaltthyristor gemäß einer dritten Ausführungsform sind erste und zwei te Abstandselektrodenschichten 80 bzw. 82 zwischen N- Emitterschicht 30 und Kathodenelektrodenschicht 48 im Kontaktloch 50 ausgebildet. Die zweite Schicht 82 liegt dabei auf der ersten Schicht 80. Wie am besten aus Fig. 11 hervorgeht, ist eine Abstandselektrodenschicht 84 zwischen die Substratfläche, in welcher die P-Basis schicht 28 ausgebildet ist, und die Steuerelektrode 38 in jedem Kontaktloch 44 eingefügt. Gemäß Fig. 13 können die Schicht 80 für die Elektrode 48 und die Schicht 84 für die Steuerelektrode 38 im gleichen Herstellungsprozeß mit gleicher Dicke ausgebildet werden. Mit dieser Ausgestal tung können die Geometrieverhältnisse des Kontaktlochs 50 gemäß den Fig. 12 und 13 auf 0,4-0,7 bzw. 0,3- 0,5 stark verkleinert werden, wodurch der Flachheits grad des Thyristors mit Mehrschichtstruktur aus Gate elektrode 32 und Steuerelektrode 38 weiter verbessert wird.

Die Bereiche der N⁺-Sourceschicht 30, die in der P-Ba sisschicht 28 (Fig. 4) des MAGTO-Thyristors gemäß der beschriebenen Ausführungsform ausgebildet sind, können weggelassen werden. Eine entsprechende Thyristorstruktur ist in den Fig. 14 und 15 dargestellt, in denen den Teilen von Fig. 3 bis 6 entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen er läutert sind.

Gemäß Fig. 15 ist nur eine P⁺-Diffusionsschicht 100 in der P-Basisschicht 28 dieses MAGTO-Thyristors ge formt. Die P⁺-Schicht 100 entspricht dabei der P⁺- Schicht 46 bei der Ausführungsform nach Fig. 4, und sie ist durch Fremdatomimplantation unter Verwendung zweier angrenzender Gateelektrodenschichten 32 als Maske dafür erzeugt, so daß diese Schicht 100 praktisch mit diesen Gateelektroden 32 selbstjustiert ist. Die Steuerelektrode 38 ist mit der P⁺-Schicht 100 über ein in der Gateisolierschicht 34 geformtes Kontakt loch 102 verbunden. Die N-Emitterschicht dieses Thyri stors ist "verteilt" so ausgebildet, daß sie in eine Anzahl von getrennten N⁺-Schichten 30′ un terteilt ist, so daß eine vollständige Umschließung der innerhalb des Kontaktloches 102 liegenden Kontaktfläche zwischen Steuerelektrode 38 und P⁺-Schicht 100 durch die N-Emitterschicht auf der Ober fläche der P-Basisschicht 28 verhindert ist. Die N-Emit terschichten 30′ sind in Fig. 15 nicht sichtbar. Die an deren Schnittstrukturen dieses Thyristors entsprechen grundsätzlich den Schnitten längs der Linien V-V und VI-VI nach Fig. 5 bzw. 6.

Da bei dieser Anordnung kein Spielraum für die Ausrichtung zwischen N-Emitter schicht 30′ und P⁺-Schicht 100 auf der Substratober fläche erforderlich ist, kann der Abstand zwischen be nachbarten Gateelektroden 32 unter Erhöhung der In tegrationsdichte des MAGTO-Thyristors verkleinert sein. Weiterhin kann der Abstand zwischen der N-Emitter schicht 30′ und der P⁺-Schicht 100 auf der Substrato berfläche vergrößert sein, so daß dadurch die Aushalte spannung zwischen Basis und Emitter dieses Thyristors erhöht sein kann. Dies führt zu einer verbesserten Ab schalt-Ansteuerleistung des Thyristors.

Claims

1. Abschaltthyristor, umfassend eine erste Emitterschicht (22) eines ersten Leitungstyps, eine elektrisch mit der ersten Emitterschicht (22) verbundene erste Basisschicht (26) eines zweiten Leitungstyps, eine in der Oberfläche der ersten Basisschicht (26) ausgebildete zweite Basisschicht (28) des ersten Leitungstyps, eine in der zweiten Basisschicht erzeugte zweite Emitterschicht (30) des zweiten Leitungstyps, eine unter Isolierung einen Abschnitt der zweiten Basisschicht (28) zwischen der zweiten Emitterschicht (30) und der ersten Basisschicht (26) bedeckend ausgebildete und eine langgestreckte Planarform aufweisende Gateelektrode (32) zum Einschalten des Thyristors und eine elektrisch mit der zweiten Basisschicht (28) verbundene Steuerelektrode (38), zum Ausschalten des Thyristors, dadurch gekennzeichnet, daß die Steuerelektrode aufweist:
einen ersten Elektrodenbereich (38), der unter Isolierung über der Gateelektrode (32) angeordnet ist, eine langgestreckte Planarform aufweist und mit einem Anschluß (B in Fig. 2) zum Anlegen eines Abschalt- Steuersignals verbunden ist, sowie
einen zweiten Elektrodenbereich (38a) zur elektrischen Verbindung des ersten Elektrodenbereichs (38) mit der zweiten Basisschicht (28).

2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Gateelektrode (32) zusammen mit der zweiten Basisschicht (28) und der Steuerelektrode (38) längs einer ersten Richtung der ersten Basisschicht (26) erstreckt und eine Feldeffekttransistorstruktur in einem Querschnitt längs einer zweiten Richtung senkrecht zur ersten Richtung festlegt, und daß sich der zweite Elektrodenbereich (38a) längs der zweiten Richtung erstreckt und von beiden Seiten der Gateelektrode (32) aus abwärts verlaufend ausgebildet ist und in einem bestimmten Oberflächenbereich mit der zweiten Basisschicht (28) in Kontakt steht.

3. Thyristor nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerelektrode (38) insgesamt ein gitterartiges planares oder ein planparalleles Muster aufweist.

4. Thyristor nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die zweite Emitterschicht (30) im wesentlichen gleichmäßig auf dem restlichen Oberflächenbereich der zweiten Basisschicht (28), mit Ausnahme des bestimmten Oberflächenbereichs, ausgebildet ist.

5. Thyristor nach Anspruch 4, dadurch gekennzeichnet, daß eine zweite Hauptelektrode (48) im restlichen Oberflächenbereich mit der zweiten Emitterschicht (30) in elektrischem Kontakt steht.

6. Thyristor nach Anspruch 5, gekennzeichnet durch eine zwischen die zweite Emitterschicht (30) und die zweite Hauptelektrode (48) eingefügte Abstandselektrode (70; 80, 82).

7. Thyristor nach Anspruch 5 oder 6, gekennzeichnet durch eine zwischen die zweite Basisschicht (28) und dem zweiten Elektrodenbereich (38a) der Steuerelektrode (38) eingefügte Abstandselektrode (84).

8. Thyristor nach einem der Ansprüche 5, 6 oder 7, dadurch gekennzeichnet, daß auf der ersten Emitterschicht (22) eine erste Hauptelektrode (31) ausgebildet ist und daß die zweite Hauptelektrode (48) die Steuerelektrode (38) unter Isolierung bedeckt.