DE102004036330A1 - Integriertes Fet- und Schottky-Bauelement - Google Patents

Integriertes Fet- und Schottky-Bauelement Download PDF

Info

Publication number
DE102004036330A1
DE102004036330A1 DE102004036330A DE102004036330A DE102004036330A1 DE 102004036330 A1 DE102004036330 A1 DE 102004036330A1 DE 102004036330 A DE102004036330 A DE 102004036330A DE 102004036330 A DE102004036330 A DE 102004036330A DE 102004036330 A1 DE102004036330 A1 DE 102004036330A1
Authority
DE
Germany
Prior art keywords
schottky
chip
contact
semiconductor device
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004036330A
Other languages
English (en)
Other versions
DE102004036330B4 (de
Inventor
Donald Redondo Beach He
Ritu Redondo Beach Sodhi
Davide Marina del Rey Chiola
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102004036330A1 publication Critical patent/DE102004036330A1/de
Application granted granted Critical
Publication of DE102004036330B4 publication Critical patent/DE102004036330B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement mit einem Schottky-Bauelement und einem Halbleiterschaltbauelement des Grabentyps wie z. B. ein in einem gemeinsamen Chip ausgebildeter MOSFET.

Description

  • BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement und insbesondere ein Leistungshalbleiterbauelement, das ein Schottky-Bauelement und einen MOSFET beinhaltet, die beide auf einem gemeinsamen Chip ausgebildet sind.
  • HINTERGRUND DER ERFINDUNG
  • Ein wichtiger Besorgnisfaktor in Leistungsanwendungen sind Leistungsverluste. Leistungsverlust in Leistungsanwendungen ist größtenteils auf Leistungsverluste durch die Leistungsschaltbauelemente wie Leistungs-MOSFETs in der Leistungsschaltung zurückzuführen. So ist z.B. der Leistungsverlust in Verbindung mit der Körperdiode eines Leistungs-MOSFET ein Faktor, der zum Gesamtleistungsverlust einer Leistungsschaltung beiträgt.
  • Die hohen Frequenz- und Stromanforderungen moderner Leistungsanwendungen verlangen die Reduzierung von Leistungsverlusten. Um Leistungsverluste von der Körperdiode eines MOSFET zu verhüten, wird bekanntlich ein Schottky-Bauelement parallel zur Körperdiode verwendet, das bei einer niedrigeren Spannung einschaltet als die Körperdiode, um ein Leiten durch die Körperdiode des MOSFET zu verhüten. So wurden im selben Gehäuse untergebrachte MOSFET- und Schottky-Bauelemente für die Verwendung in Leistungsanwendungen entwickelt. Solche Gehäuse sind jedoch relativ groß und haben ein unerwünschtes transientes Verhalten.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Zur Überwindung der Nachteile von Bauelementen des Standes der Technik beinhaltet ein Bauelement gemäß der vorliegenden Erfindung ein Schottky-Bauelement und einen Leistungs-MOSFET, die auf einem gemeinsamen Chip ausgebildet sind. Infolgedessen ist ein Bauelement gemäß der vorliegenden Erfindung kompakter und hat weniger Leistungsverluste.
  • Ein Halbleiterbauelement gemäß der vorliegenden Erfindung beinhaltet einen MOSFET des Grabentyps und ein Schottky-Bauelement, die auf einem gemeinsamen Chip ausgebildet sind. Der MOSFET des Grabentyps beinhaltet eine Mehrzahl von Gräben, die jeweils eine Gatterstruktur tragen. Das Schottky-Bauelement beinhaltet eine Schottky-Sperre über und in Schottky-Kontakt mit Abschnitten der Oberseite des Chips. Gemäß einem Aspekt der vorliegenden Erfindung beinhaltet das Schottky-Bauelement eine Mehrzahl von Schottky-Regionen, die jeweils zwischen einer Gruppe von Gräben des MOSFET-Bauelementes angeordnet sind. In einem Bauelement gemäß der vorliegenden Erfindung kontaktiert ein gemeinsamer Kontakt die Source-Regionen des MOSFET und der Schottky-Sperre des Schottky-Bauelementes.
  • Gemäß der ersten Ausgestaltung der vorliegenden Erfindung beinhaltet jede Schottky-Region eine Schottky-Sperre über wenigstens einer in dem Chip in Schottky-Kontakt damit ausgebildeten Mesa. Die Mesa befindet sich neben einem Graben auf beiden Seiten davon und beinhaltet jeweils eine Oxidschicht an den Seitenwänden und enthält ein leitendes Material. In dem Bauelement gemäß der ersten Ausgestaltung der vorliegenden Erfindung verläuft die Schottky-Sperre über die Mesa und erhält Kontakt mit dem leitenden Material in jedem Graben.
  • Gemäß der zweiten Ausgestaltung der vorliegenden Erfindung erhält die Schottky-Sperre in jeder Schottky-Region des Schottky-Bauelementes keinen Kontakt mit dem leitenden Material in den Gräben neben der wenigstens einen Mesa und erhält nur Kontakt mit einem Abschnitt der Mesa.
  • Gemäß der dritten Ausgestaltung der vorliegenden Erfindung beinhaltet jede Schottky-Region in dem Schottky-Bauelement eine Schottky-Sperre, die über einem Abschnitt der Oberseite des Chips ausgebildet ist. Es werden keine Schottky-Gräben in einem Bauelement gemäß der dritten Ausgestaltung der vorliegenden Erfindung verwendet.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden Beschreibung der Erfindung hervor, die sich auf die Begleitzeichnungen bezieht.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht auf ein Halbleiterbauelement gemäß der vorliegenden Erfindung, die schematisch die Anordnung von Schottky-Regionen in einem Halbleiterbauelement gemäß der vorliegenden Erfindung illustriert.
  • 2 ist eine Querschnittsansicht eines Teils eines Bauelementes gemäß der ersten Ausgestaltung der vorliegenden Erfindung.
  • 3-7 illustrieren die Verarbeitungsschritte zum Erhalten eines Bauelementes gemäß der ersten Ausgestaltung der vorliegenden Erfindung.
  • 8 ist eine Querschnittsansicht eines Teils eines Bauelementes gemäß der zweiten Ausgestaltung der vorliegenden Erfindung.
  • 9-10 illustrieren die Schritte zum Erhalten eines Bauelementes gemäß der zweiten Ausgestaltung der vorliegenden Erfindung.
  • 11 ist eine Querschnittsansicht eines Teils eines Bauelementes gemäß der dritten Ausgestaltung der vorliegenden Erfindung.
  • 12-15 illustrieren die Schritte zum Erhalten eines Bauelementes gemäß der dritten Ausgestaltung der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSGESTALTUNGEN DER ERFINDUNG
  • Gemäß 1 beinhaltet ein Halbleiterbauelement gemäß der vorliegenden Erfindung ein Schottky-Bauelement und ein Feldeffektbauelement, die in einem gemeinsamen Chip zur Bildung eines integrierten FET- und Schottky-Bauelementes ausgebildet sind. Das Feldeffektbauelement in einem Halbleiterbauelement gemäß der vorliegenden Erfindung ist ein MOSFET des Grabentyps. Wie in der Technik bekannt ist, beinhaltet ein Graben-MOSFET eine Mehrzahl von Gatterstrukturen. Jede Gatterstruktur ist ein im Körper des Chips ausgebildeter Graben und hat eine Gatteroxidschicht an ihren Seitenwänden und enthält ein leitendes Gattermaterial, das als Gatterelektrode dient. Ein typischer MOSFET kann eine große Zahl von Seite an Seite ausgebildeten Gatterstrukturen beinhalten.
  • Ein Schottky-Bauelement gemäß der vorliegenden Erfindung beinhaltet eine Reihe von Schottky-Regionen 12. Gemäß einem Aspekt der vorliegenden Erfindung sind die Gatterstrukturen des MOSFET in Gruppen angeordnet, so dass sich jede Schottky-Region 12 neben einer Gruppe von Gatterstrukturen 14 befindet, wie in 1 schematisch dargestellt ist. Die Gruppen von Gatterstrukturen 14 sind durch Gatterschienen (nicht dargestellt) auf bekannte Weise mit dem Gatterkontakt 6 verbunden, so dass sie im Einklang zum Aktivieren des MOSFET betrieben werden können.
  • Es ist zu bemerken, dass die relativen Abmessungen und Anzahlen von Schottky-Regionen 12 und Gruppen von Gatterstrukturen 14 zum Veranschaulichen der Erfindung übertrieben wurden. Der Fachmann wird jedoch erkennen, dass Größe und Anzahl von Schottky-Regionen 12 und Gruppen von Gatterstrukturen 14 eine Sache der Designwahl ist und in typischen Anwendungen bei mehreren hunderttausend oder sogar noch höher liegen kann.
  • Gemäß 2 beinhaltet ein Halbleiterbauelement 10 gemäß der ersten Ausgestaltung der vorliegenden Erfindung wenigstens eine Schottky-Region 12 und ein Feldeffektbauelement, das Gruppen von in einem gemeinsamen Chip 8 ausgebildeten Gatterstrukturen 14 aufweist. Der Chip 8 kann ein hoch dotiertes Substrat 16 von einem Leitfähigkeitstyp und eine leicht dotierte epitaktische Schicht 18 des anderen Leitfähigkeitstyps aufweisen, die über einer Hauptfläche des Substrats 16 ausgebildet ist. Das Substrat 16 kann mit rotem Phosphor dotiert werden, aber es können auch andere hoch dotierte Substrate verwendet werden, ohne von der vorliegenden Erfindung abzuweichen.
  • Das Feldeffektbauelement im Halbleiterbauelement 10 gemäß der ersten Ausgestaltung der vorliegenden Erfindung beinhaltet eine Mehrzahl von Gatterstrukturen, die den Gatterstrukturen bekannter Bauelemente des Grabentyps ähnlich sind. Gemäß einem Aspekt der vorliegenden Erfindung befindet sich jede Gruppe von Gatterstrukturen 14 neben einer Schottky-Region 12, wie in 2 illustriert ist.
  • Jeder Graben 20 ist in der epitaktischen Schicht 18 ausgebildet und hat eine Gatteroxidschicht 22 einer geeigneten Dicke an seinen Seitenwänden, bei Bedarf eine dicke Oxidschicht 24 am Boden und ein leitendes Material 26 wie z.B. Polysilicium, das als Gatterelektrode in Gräben 20 dient.
  • Das Feldeffektbauelement im Halbleiterbauelement 10 beinhaltet auch eine Basisregion 28 und Source-Regionen 30. Die Basisregion 28 ist durch Gegendotierung mit Dotierungsmitteln einer der epitaktischen Schicht 18 entgegengesetzten Leitfähigkeit in der epitaktischen Schicht 18 ausgebildet.
  • Source-Regionen 30 sind hoch dotierte Regionen desselben Leitfähigkeitstyps wie die epitaktische Schicht 18. Jede Source-Region 30 verläuft von der Oberseite des Chips 8 bis zu einer vorbestimmten Tiefe in der Basisregion 28 und ist neben einer Seitenwand eines Grabens 20 angeordnet.
  • Jeder Graben 20 verläuft von der Oberseite des Chips bis zu einer Tiefe unterhalb der Basisregion 28. Die Bereiche in der Basisregion 28 neben einer Gatteroxidschicht 22 können durch Anlegen einer geeigneten Spannung an das leitende Material 26 daneben umgekehrt werden, um eine Kanalregion in der Basisregion 28 neben der Gatterstruktur zu bilden. Kanalregionen verbinden Source-Regionen 30 elektrisch mit den Regionen der epitaktischen Schicht 18 unterhalb der Basisregion 28 (nachfolgend „Drift-Region„ genannt), so dass Leitung dazwischen stattfinden kann.
  • In dem Halbleiterbauelement 10 gemäß der ersten Ausgestaltung der vorliegenden Erfindung sind Vertiefungen 32 zwischen jedem Paar Gräben 20 ausgebildet. Auch eine hoch dotierte Region 34 desselben Leitfähigkeitstyps wie die Basisregion 28 ist am Boden ausgebildet, und Source-Regionen 30 befinden sich an den gegenüberliegenden Seitenwänden jeder Vertiefung 32. Gemäß einem Aspekt der Erfindung wird eine Schicht aus Ti oder TiSi2 über den Seitenwänden und der Bodenfläche jeder Vertiefung 32 ausgebildet, um Schichtwiderstand zu reduzieren.
  • In der ersten Ausgestaltung der vorliegenden Erfindung beinhaltet jede Schottky-Region 12 eine Schottky-Sperre 40. Die Schottky-Sperrschicht 40 besteht vorzugsweise aus TiSi2, aber es können auch andere geeignete Sperrmaterialien eingesetzt werden, ohne vom Wesen der vorliegenden Erfindung abzuweichen. Die Schottky-Sperre 40 ist über der Mesa 36 mit zwei auf beiden Seiten davon angeordneten Gräben 38 ausgebildet. Die Seitenwände jedes Grabens 38 sind mit Gatteroxid 22 ausgekleidet und der Boden jedes Grabens 38 hat bei Bedarf eine dicke Oxidschicht 24. In der ersten Ausgestaltung der vorliegenden Erfindung wird eine Schottky-Sperre 40 über der Mesa und in Schottky-Kontakt mit dieser, ein Abschnitt der Seitenwände der Mesa 36 und der Oberseite von leitendem Material 26 in jedem Graben 38 ausgebildet. Es ist von Vorteil, wenn die Schottky-Sperre 40 bis zu den Seitenwänden der Mesa 36 verläuft, weil dadurch die aktive Schottky-Fläche vergrößert wird. Es ist zu bemerken, dass Schottky-Regionen 12 in einem Halbleiterbauelement gemäß der ersten Ausgestaltung der vorliegenden Erfindung nicht auf eine Mesa 36 beschränkt sind.
  • Gemäß einem Aspekt der vorliegenden Erfindung beinhaltet das Halbleiterbauelement 10 die Kontaktschicht 42, die über die Oberseite des Chips verläuft und sich mit der Schottky-Sperre 40 und den Source-Regionen 30 (durch an den Seitenwänden der Vertiefung 32 ausgebildete TiSi2-Schichten) in elektrischem Kontakt befindet. Die Kontaktschicht 42 dient somit als Source-Kontakt für das Feldeffektbauelement und als Schottky-Kontakt für das Schottky-Bauelement in einem Halbleiterbauelement gemäß der vorliegenden Erfindung. Es ist zu bemerken, dass die Kontaktschicht 42 vom leitenden Material 26 in Gräben 20 durch Isolationsstopfen 44 isoliert ist, die vorzugsweise aus einem Niedertemperaturoxid wie TEOS bestehen. Gemäß der bevorzugten Ausgestaltung der vorliegenden Erfindung besteht die Kontaktschicht 42 aus Al, AlSi oder AlSiCu.
  • Das Halbleiterbauelement 10 beinhaltet auch eine Terminierungsstruktur 48, die (siehe 1) die aktive Fläche (die Fläche beinhaltet das Schottky-Bauelement und das Feldeffektbauelement) umgibt. Die Terminierungsstruktur 48 beinhaltet die Feldoxidschicht 52, die über dem Boden und der Seitenwand der tiefen Vertiefung 50 ausgebildet ist sowie die über der Feldoxidschicht 52 befindliche Polysiliciumschicht 54. Die tiefe Vertiefung 50 ist um die aktive Region im Halbleiterbauelement 10 ausgebildet und verläuft bis zu einer Tiefe unterhalb der Basisregion 28 und vorzugsweise unterhalb der Tiefe der Gräben 20 und 38. Die Terminierungsstruktur 48 beinhaltet ferner eine Niedertemperaturoxidschicht 56, bei der es sich um TEOS oder dergleichen handeln kann, über der Polysiliciumschicht 54 angeordnet, sowie einen Terminierungskontakt 58, der über der Niedertemperaturoxidschicht 56 angeordnet und durch das Zugangsloch 57 in der Niedertemperaturoxidschicht 56 elektrisch mit der Polysiliciumschicht 54 verbunden ist. Das Bauelement 10 ist nicht auf die Terminierungsstruktur 48 begrenzt, sondern kann auch eine konventionelle Terminierungsstruktur wie z.B. eine konventionelle Feldplatte beinhalten.
  • Darüber hinaus beinhaltet das Halbleiterbauelement 10 einen Bodenkontakt 46, der sowohl als Drain-Kontakt für das Feldeffektbauelement als auch als zweiter Kontakt für das Schottky-Bauelement dient. Der Bodenkontakt 46 kann jede geeignete leitende Struktur wie z.B. eine konventionelle Trimetallstruktur beinhalten.
  • Nachfolgend wird das Verfahren zum Herstellen des Bauelementes 10 beschrieben.
  • Zunächst mit Bezug auf 3, beginnend mit Chip 8, wird eine dünne Schicht (z.B. 230 Å) aus Kontaktstellenoxid 60 auf einer Hauptfläche des Chips 8 aufwachsen gelassen. Als Nächstes wird eine relativ dickere (z.B. 1200 Å) Si3N4-Schicht 62 über der Kontaktstellenoxidschicht 60 aufgetragen. Eine Fotoresistschicht 64 wird dann über die Si3N4-Schicht 62 aufgebracht und mit Fotolithografie wird die tiefe Vertiefung 50 im Chip 8 definiert.
  • Als Nächstes mit Bezug auf 4, die Schicht aus Fotoresist 64 wird entfernt und eine Feldoxidschicht 66 wird über der Seitenwand und dem Boden der tiefen Vertiefung 50 aufwachsen gelassen. Als Nächstes wird eine Fotoresistschicht 68 aufgebracht und durch Fotolithografie verarbeitet, um Fenster 70 über gewählten Abschnitten der Oberseite des Chips 8 auszubilden. Als Nächstes werden Dotierungsatome des dem Leitfähigkeitstyp des Chips 8 entgegengesetzten Leitfähigkeitstyps in der Oberseite des Chips 8 durch Fenster 70, der Si3N4-Schicht 62 und dem Kontaktstellenoxid 60 implantiert und bis zu einer gewünschten Tiefe diffusionsdotiert, um lateral beabstandete Basisregionen 28 zu bilden. Vor der Diffusionsdotierung wird die Fotoresistschicht 68 entfernt.
  • Als Nächstes mit Bezug auf 5, Gräben 20, 38 werden bis zu einer Tiefe unterhalb der Basisregion 28 im Chip 8 beispielsweise durch Fotolithografie und Ätzen ausgebildet. Als Nächstes wird von der letzteren fotolithografischen Verarbeitung eventuell verbliebenes Fotoresistmaterial entfernt und die dicke Oxidschicht 24 am Boden und die Gateoxidschicht 22 an den Seitenwänden jedes Grabens werden wie folgt ausgebildet.
  • Zunächst wird eine Opferoxidschicht aufwachsen gelassen und von den Seitenwänden und vom Boden der Gräben 20, 38 entfernt. Als Nächstes wird eine Kontaktstellenoxidschicht über den Seitenwänden und dem Boden der Gräben 20, 38 aufwachsen gelassen, gefolgt vom Aufbringen einer Schicht aus Si3N4 über der Kontaktstellenoxidschicht. Si3N4 am Boden jedes Grabens 20, 38 wird dann durch Trockenätzen entfernt und der Boden jedes Grabens 20, 38 wird zur Bildung einer dickem Oxidschicht 24 am Boden jedes Grabens 20, 38 weiter oxidiert. Als Nächstes wird der restliche Teil des Si3N4 von den Seitenwänden der Gräben 20, 38 entfernt und Gateoxidschichten 22 werden an den Seitenwänden der Gräben aufwachsen gelassen.
  • Danach wird eine Schicht aus Polysilicium aufgebracht, um die Gräben 20, 38 zu füllen. Die Polysiliciumschicht wird dann weggeätzt, so dass jeder Graben 20, 38 wenigstens teilweise mit Polysilicium gefüllt und die Polysiliciumschicht 54 über der Feldoxidschicht 52 bleibt. Das in jedem Graben 20, 38 verbleibende Polysilicium bildet ein leitendes Material 26 wie oben beschrieben. Die Oberseite jedes leitenden Materials 26 kann als Nächstes wie durch die gestrichelten Linien in 5 angedeutet oxidiert werden.
  • Nun mit Bezug auf 6, der Rest der Si3N4-Schicht 62 wird als Nächstes durch Nassätzen entfernt und die Fotoresistschicht 72 wird aufgetragen. Die Fotoresistschicht 72 wird dann geätzt, so dass eine Fläche 74 auf der Oberseite des Chips 8 exponiert ist. Die Fläche 74 wird zum Ort der aktiven Fläche für das Feldeffektbauelement, wie man später sehen wird. Source-Dotierungsmittel derselben Leitfähigkeit wie die der epitaktischen Schicht 18 (entgegengesetzt zur Basisschicht 28) werden dann in die Fläche 74 implantiert, um die gegendotierte Region 76 in der Basisregion 28 zu bilden. Es ist zu bemerken, dass ein Teil der Fotoresistschicht 72 über der Mesa 36 und den Gräben 38 daneben während der Implantation der Source-Dotierungsmittel verbleibt. Die Fotoresistschicht 72 wird dann entfernt (das Entfernen ist durch gestrichelte Linien angedeutet) und TEOS 56 wird über die gesamte Oberfläche der Struktur aufgebracht.
  • Nun mit Bezug auf 7, mittels Fotolithografie werden Vertiefungen 32 im Chip 8 bis zu einer Tiefe unterhalb der gegendotierten Region 76 gebildet, so dass Isolationsstopfen 44 (aus TEOS 56) über der Oberseite der Gräben 20, 38 verbleiben. Isolationsstopfen 44 werden vorzugsweise so geätzt, dass sie konisch zulaufende Seitenwände haben. Als Nächstes wird eventuell verbleibendes Fotoresist entfernt und Source-Dotierungsmittel werden in einem Diffusionsdotierschritt zur Bildung von Source-Regionen 30 eingebaut. Dotierungsmittel desselben Leitfähigkeitstyps wie die Basisregion 28 werden dann am Boden jeder Vertiefung 32 implantiert und zur Bildung von hochleitenden Regionen 34 eingebaut.
  • Wieder mit Bezug auf 2, der Isolationsstopfen 44 über der Mesa 36 und den Gräben 38 daneben wird fotolithografisch entfernt. Nach dem Fotolithografieschritt eventuell verbleibendes Fotoresist wird dann entfernt und eine Schicht aus Titan wird aufgebracht, und die Titansilicidsperre entsteht durch schnelles thermisches Ausheilen (RTA). Unreagiertes Titan wird dann von der Oberseite der Isolationsstopfen 44 und der TEOS-Schicht 56 entfernt, und eine AL-Schicht wird aufgebracht und zur Bildung der Kontaktschicht 42 gesintert. Zum Erhalten des Bauelementes 10 werden der Rückkontakt 46 und der Gatterkontakt 6 (1) mit einer beliebigen konventionell bekannten Technik ausgebildet.
  • Gemäß 8 ist das Bauelement 78 gemäß der zweiten Ausgestaltung der vorliegenden Erfindung in jeder Hinsicht dem Bauelement 10 ähnlich, mit der Ausnahme, dass die Schottky-Region 12 des Bauelementes 78 eine Schottky-Sperre 80 beinhaltet, die im Gegensatz zur Schottky-Sperre 40 des Bauelementes 10 nur mit der Oberseite der Mesa 36 Kontakt erhält und nicht bis zu den Seitenwänden der Gräben 38 und dem Polysilicium in den Gräben 38 verläuft.
  • Das Verfahren zur Herstellung des Bauelementes 78 gemäß der zweiten Ausgestaltung hat weniger Maskierungsschritte als das Verfahren zur Herstellung des Bauelementes 10 gemäß der ersten Ausgestaltung und wird in dem oben mit Bezug auf die 3-5 beschriebenen Verfahren in Kombination mit den folgenden zusätzlichen Schritten durchgeführt.
  • Als Nächstes mit Bezug auf 9, im Gegensatz zu dem oben für die Herstellung von Bauelement 10 (erste Ausgestaltung) dargelegten Verfahren wird die Si3N4-Schicht 62 nach der Bildung des leitenden Materials 26 (d.h. dem Auftragen des Polysiliciums in den Gräben 20) nicht entfernt. Stattdessen wird, ohne die Si3N4-Schicht 62 zu entfernen, eine TEOS-Schicht 56 (durch gestrichelte Linien dargestellt) aufgebracht und verdichtet. Als Nächstes wird das TEOS 56 fotolithografisch entfernt (der entfernte Abschnitt ist durch gestrichtelte Linien angedeutet), bis Si3N4 62 exponiert ist, so dass die Isolationsstopfen 44 zurückbleiben. Es ist zu bemerken, dass ähnlich wie bei der Verarbeitung des Bauelementes 10 (erste Ausgestaltung), eine TEOS-Schicht 56 im Terminierungsbereich zurückbleibt.
  • Als Nächstes mit Bezug auf 10, das verbleibende Si3N4 wird durch Nassätzen entfernt, und eine zweite TEOS-Schicht 82 (durch gestrichelte Linien angedeutet) wird aufgetragen. Dann werden isolierte Abstandshalter 84 an den Seitenwänden der Isolationsstopfen 44 durch anisotropes Ätzen der zweiten TEOS-Schicht 82 ausgebildet. Der letztere Ätzschritt wird so lange fortgesetzt, bis wenigstens die Oberseite des Chips 8 freiliegt.
  • Als Nächstes werden mit Hilfe einer Source-Maske 33 Source-Dotierungsmittel in einem Winkel implantiert. Dann werden mit einem beliebigen geeigneten Ätzverfahren Vertiefungen 32 in der Oberseite des Chips 8 ausgebildet. Wieder mit Bezug auf 8, Dotierungsmittelatome desselben Leitfähigkeitstyps wie dem der Basisregion 28 werden durch die existierende Source-Maske 33 am Boden jeder Aussparung 32 implantiert und danach zusammen mit den Source-Dotierungsmitteln zum Bilden jeweils der hochleitenden Regionen 34 und der Source-Regionen 30 eingebaut. Als Nächstes wird die Source-Maske 33 entfernt und nach einem Reinigungsschritt wird eine Ti-Schicht aufgebracht, einer Silicidierung unterzogen und auf geeignete Weise geätzt, um die Schottky-Sperre 80 über der Oberseite der Mesa 36 und TiSi2 über den Oberflächen der Vertiefungen 32 auszubilden. Kontakt 42 und Bodenkontakt 46 werden dann auf die oben mit Bezug auf das Bauelement 10 beschriebene Weise gebildet.
  • Mit Bezug auf 11, das Bauelement 86 gemäß der dritten Ausgestaltung der vorliegenden Erfindung beinhaltet alle Merkmale des Bauelementes 10 (erste Ausgestaltung) und des Bauelementes 78 (zweite Ausgestaltung), mit der Ausnahme, dass die Schottky-Region 12 des Bauelements 86 nicht über oder auf einer Mesa neben zwei lateral beabstandeten Gräben ausgebildet sind. Stattdessen beinhaltet die Schottky-Region 12 im Bauelement 86 eine Schottky-Sperrschicht 40, die über der Oberseite einer Region in der epitaktischen Schicht 18 ausgebildet ist, die nicht gegendotiert wurde. Es ist zu bemerken, dass die Basisregion 28 in der Nähe der Schottky-Region 12 des Bauelementes 86 vertieft und relativ zum Rest der Basisregion 28 höher dotiert wird (Regionen 92), um die elektrische Feldbelastung zu reduzieren und die Durchbruchspannung zu erhöhen. Es ist auch zu bemerken, dass gegendotierte Regionen 90 lateral voneinander beabstandet sind und jeweils an einem lateralen Rand davon eine Region 92 aufweisen, die tiefer in die epitaktische Schicht 18 verläuft und relativ zum Rest der gegendotierten Regionen 90 höher dotiert ist.
  • Das Bauelement 86 gemäß der dritten Ausgestaltung der vorliegenden Erfindung wird mit dem folgenden Verfahren hergestellt.
  • Zunächst mit Bezug auf 12, eine Oxidschicht wird über der Oberseite des Chips 8 ausgebildet. Als Nächstes werden durch Fotolithografie und Ätzen Abschnitte der Oxidschicht entfernt, um Fenster 89 in der Oxidschicht zu öffnen, um eine Oxidschicht 88 (durchgezogene Linie) und eine Oxidschicht 92a (gestrichelte Linie) zu bilden und einen Teil der Oberseite der epitaktischen Schicht 18 im Bereich des Fensters 89 zu exponieren. Durch Implantieren durch das Fenster 89 werden gegendotierte Regionen 92 in der epitaktischen Schicht 18 gebildet. Dann wird eine Fotoresistschicht über der Oxidschicht 88 gebildet und die Oxidschicht 92a wird entfernt, um einen Teil der Oberseite der epitaktischen Schicht 18 zu exponieren. Unter Verwendung der Oxidschicht 88 (nicht durch Fotolithografie und Ätzen entfernt) als Maske werden gegendotierte Regionen 90 in der epitaktischen Schicht 18 ausgebildet. Danach werden Source-Dotierungsmittel mit der Oxidschicht 88 als Maske in den gegendotierten Regionen 90 implantiert. Es ist zu bemerken, dass Source-Dotierungsmittel bis zu einer Tiefe implantiert werden, die geringer ist als die Tiefe der gegendotierten Regionen 90. Es ist auch zu bemerken, dass gegendotierte Regionen 90 mit gegendotierten Regionen 92 wie in 12 gezeigt gemischt werden. Die Regionen 92 verlaufen tiefer in die epitaktische Schicht 18 als die Regionen 90 und verlaufen durch einen Einbauschritt lateral bis zu Bereichen unterhalb der Oxidschicht 88.
  • Mit Bezug auf 13, vorzugsweise werden gegendotierte Regionen 90 und Source-Dotierungsmittel enthaltende Regionen in einer Diffusionsdotierung zur Bildung von Basisregion 28 und Source-Regionen 30 eingebaut. Dann werden Gräben 20 durch Fotolithografie gebildet, um die in 13 gezeigte Struktur zu erhalten.
  • Bezugnehmend auf 14, eine Oxidschicht 94 wird auf der in 13 gezeigten Struktur aufwachsen gelassen, einschließlich Seitenwänden und Boden von jedem Graben 20. Es ist zu bemerken, dass das Verfahren so modifiziert werden kann, dass Gräben 20 mit dicken Oxidböden ähnlich dem Bauelement 10 (erste Ausgestaltung) und dem Bauelement 78 (zweite Ausgestaltung) erhalten werden können. Nach dem Bilden der Oxidschicht 94 wird eine Schicht aus Polysilicium aufgebracht und dann genügend geätzt (zusammen mit eventuellem darunter liegendem Oxid), um jeden Graben 20 teilweise mit Polysilicium (leitendes Material 26) gefüllt zu lassen, das als Gatterelektrode dient.
  • Als Nächstes mit Bezug auf 15, dann wird der Rest der Oxidschicht 88 entfernt und eine TEOS-Schicht 96 (durch gestrichelte Linien dargestellt) wird dann wie in 14 gezeigt über der Struktur aufgebracht. Als Nächstes werden Öffnungen 98 (durch vertikale durchgezogene Linien angedeutet) in der TEOS-Schicht 96 geöffnet, um bestimmte Abschnitte der Oberseite der epitaktischen Schicht 18 freizulegen, und diese Abschnitte werden zum Erzeugen von Vertiefungen 32 geätzt. Danach werden Dotierungsmittel desselben Leitfähigkeitstyps wie die Basisregion 28 am Boden jeder Vertiefung 32 implantiert und in einer Diffusionsdotierung zur Bildung von hochleitenden Regionen 34 eingebaut. Dann werden Isolationsstopfen 44 durch Entfernen von gewählten TEOS-Abschnitten 96 (entfernte Abschnitte sind durch gestrichelte Linien angedeutet) beispielsweise durch Fotolithografie ausgebildet.
  • Wieder mit Bezug auf 11, eine Ti-Schicht wird über der in 15 gezeigten Struktur beispielsweise durch Sputtern aufgebracht und dann zur Bildung von TiSi2 ausgeheilt, das als Sperrschichtmaterial für die Schottky-Sperre 40 über dieser Region der epitaktischen Schicht 18 zwischen lateral beabstandeten Basisregionen 28 dient. Es ist zu bemerken, dass TiSi2 auch über die Seitenwände und den Boden jeder Vertiefung 32 verlaufen kann. Als Nächstes wird überschüssiges TiSi2 von der Oberseite der Isolationsstopfen 44 entfernt und die Kontaktschicht 42 wird aufgesputtert. Dann wird der Bodenkontakt 46 über den Boden des Chips 8 aufgebracht, um das Bauelement 86 gemäß der dritten Ausgestaltung der vorliegenden Erfindung zu bilden.
  • Die vorliegende Erfindung wurde zwar mit Bezug auf bestimmte Ausgestaltungen davon beschrieben, aber es werden für den Fachmann zahlreiche weitere Variationen und Modifikationen sowie andere Anwendungsmöglichkeiten offensichtlich sein. Daher wird bevorzugt, dass die vorliegende Erfindung nicht durch die spezifische Offenbarung hierin, sondern nur durch die beiliegenden Ansprüche begrenzt ist.

Claims (22)

  1. Halbleiterbauelement, das Folgendes umfasst: einen Chip, in dem ein Halbleiterschaltbauelement und ein Schottky-Bauelement ausgebildet sind, wobei das genannte Halbleiterschaltbauelement eine Mehrzahl von Gräben beinhaltet, die jeweils ein Paar gegenüberliegender Seitenwände und eine Bodenwand beinhalten und die jeweils von einer Oberseite des genannten Chip bis zu einer Driftregion im Körper des genannten Chip verlaufen, wobei Kanalregionen eines ersten Leitfähigkeitstyps in dem genannten Chip ausgebildet und neben den Seitenwänden der genannten Gräben angeordnet sind, wobei eine Gatterisolationsschicht an jeder Seitenwand eines Grabens neben einer jeweiligen Kanalregion angeordnet ist, wobei ein leitendes Gattermaterial in den genannten Gräben enthalten und von den genannten Kanalregionen durch die genannten Gatterisolationsschichten isoliert sind, und wobei Regionen eines zweiten Leitfähigkeitstyps, der dem Leitfähigkeitstyp der genannten Kanalregion entgegengesetzt ist, jeweils an einer Seitenwand eines jeweiligen Grabens angeordnet sind und jeweils von der Oberseite des genannten Chip bis zu einer jeweiligen Kanalregion verlaufen; wobei das genannte Schottky-Bauelement eine Schottky-Sperre über und in Schottky-Kontakt mit einem Teil der Oberseite des genannten Chip beinhaltet; und einen ersten Kontakt in Kontakt mit der genannten Schottky-Sperre und den genannten Regionen des genannten zweiten Leitfähigkeitstyps.
  2. Halbleiterbauelement nach Anspruch 1, ferner umfassend einen zweiten Kontakt in Kontakt mit einer Hauptfläche des genannten Chip gegenüber dem genannten ersten Kontakt.
  3. Halbleiterbauelement nach Anspruch 1, wobei das genannte Halbleiterschaltbauelement ein MOSFET ist.
  4. Halbleiterbauelement nach Anspruch 1, wobei die genannte Schottky-Sperre TiSi2 umfasst.
  5. Halbleiterbauelement nach Anspruch 1, wobei die genannte Schottky-Sperre über einer Hauptfläche einer in dem genannten Chip ausgebildeten Mesa angeordnet ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei das genannte Schottky-Bauelement ferner eine Mesa mit einem auf beiden Seiten davon ausgebildeten Graben umfasst, wobei jeder Graben eine Isolationsschicht hat, die an seinen Seitenwänden und am Boden ausgebildet ist und ein leitendes Material enthält.
  7. Halbleiterbauelement nach Anspruch 6, wobei die genannte Schottky-Sperre über die genannten Seitenwände der genannten Gräben verläuft.
  8. Halbleiterbauelement nach Anspruch 1, ferner umfassend eine hochleitende Region derselben Leitfähigkeit wie die genannte Kanalregion, die zwischen jedem Paar der genannten Regionen des genannten zweiten Leitfähigkeitstyps und in Kontakt mit dem genannten ersten Kontakt angeordnet ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei die genannte hochleitende Region sich am Boden einer Aussparung in dem genannten Chip befindet.
  10. Halbleiterbauelement nach Anspruch 1, wobei jeder der genannten Gräben eine dicke Oxidschicht an seinem Boden aufweist.
  11. Halbleiterbauelement nach Anspruch 1, ferner umfassend eine Terminierungsstruktur, die Folgendes umfasst: eine in dem genannten Chip bis zu einer Tiefe unterhalb von der der genannten Kanalregion ausgebildete Vertiefung, eine über den Hauptflächen der genannten Vertiefung ausgebildete erste Isolationsschicht, eine über der genannten Isolationsschicht ausgebildete leitende Schicht, eine zweite über der genannten leitenden Schicht ausgebildete Isolationsschicht und einen über der genannten zweiten Isolationsschicht ausgebildeten Terminierungskontakt, wobei der genannte Terminierungskontakt in elektrischem Kontakt mit der genannten leitenden Schicht durch die genannte zweite Isolationsschicht ist.
  12. Verfahren zum Herstellen eines Halbleiterbauelementes, umfassend die folgenden Schritte: Bereitstellen eines Halbleiterchip; Ausbilden eines Schottky-Bauelementes in dem genannten Chip; Ausbilden eines Halbleiterschaltbauelementes des Grabentyps in dem genannten Chip, wobei das genannte Halbleiterschaltbauelement wenigstens einen Leistungsknoten beinhaltet; und Ausbilden eines gemeinsamen ersten Kontaktes in Kontakt mit dem Schottky-Bauelement in dem genannten wenigstens einen Leistungsknoten.
  13. Verfahren nach Anspruch 12, wobei das genannte Halbleiterschaltbauelement des Grabentyps ein Graben-MOSFET ist.
  14. Verfahren nach Anspruch 12, wobei das genannte Schottky-Bauelement eine aus TiSi2 bestehende Schottky-Sperre beinhaltet.
  15. Verfahren nach Anspruch 14, wobei die genannte Schottky-Sperre über und in Schottky-Kontakt mit einem Teil der Oberseite des genannten Chip angeordnet ist.
  16. Verfahren nach Anspruch 15, wobei die genannte Schottky-Sperre über und in Schottky-Kontakt mit einem Teil einer in dem genannten Chip ausgebildeten Mesa angeordnet ist.
  17. Verfahren nach Anspruch 16, ferner umfassend einen Graben auf jeder Seite der genannten Mesa, wobei jeder Graben eine Oxidschicht hat, die auf seinen Seitenwänden ausgebildet ist und ein leitendes Material enthält, wobei die genannte Schottky-Sperre in Schottky-Kontakt mit dem genannten leitenden Material ist.
  18. Halbleiterbauelement, das Folgendes umfasst: einen Chip, in dem ein Schottky-Bauelement und ein MOS-gattergesteuertes Schaltbauelement ausgebildet sind, wobei das genannte Schottky-Bauelement eine Mehrzahl von auf einer Oberfläche des genannten Chip ausgebildeten Schottky-Regionen beinhaltet und wobei das genannte MOS-gattergesteuerte Schaltbauelement eine Mehrzahl von Gatterstrukturen beinhaltet, wobei jede Struktur einen Graben mit einer Isolationsschicht aufweist, die an seinen Seitenwänden ausgebildet ist und eine leitende Elektrode aufweist; wobei die genannten Gatterstrukturen in Gruppen ausgebildet und durch eine Schottky-Region voneinander beabstandet sind.
  19. Halbleiterbauelement nach Anspruch 18, wobei das genannte MOS-gattergesteuerte Schaltbauelement ein MOSFET ist.
  20. Halbleiterbauelement nach Anspruch 18, wobei jede Schottky-Region eine aus TiSi2 bestehende Schottky-Sperre beinhaltet.
  21. Halbleiterbauelement nach Anspruch 20, wobei jede Schottky-Sperre über einer Hauptfläche einer in dem genannten Chip ausgebildeten Mesa angeordnet ist.
  22. Halbleiterbauelement nach Anspruch 18, wobei jede Schottky-Region ferner eine Mesa mit einem auf beiden Seiten davon ausgebildeten Graben umfasst, wobei jeder Graben eine Isolationsschicht hat, die an seinen Seitenwänden und am Boden ausgebildet ist und ein leitendes Material enthält.
DE102004036330.7A 2003-08-04 2004-07-27 Halbleiterbauelement Expired - Fee Related DE102004036330B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/633,824 US6987305B2 (en) 2003-08-04 2003-08-04 Integrated FET and schottky device
US10/633,824 2003-08-04

Publications (2)

Publication Number Publication Date
DE102004036330A1 true DE102004036330A1 (de) 2005-03-17
DE102004036330B4 DE102004036330B4 (de) 2018-04-05

Family

ID=34115903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036330.7A Expired - Fee Related DE102004036330B4 (de) 2003-08-04 2004-07-27 Halbleiterbauelement

Country Status (5)

Country Link
US (2) US6987305B2 (de)
JP (1) JP4843204B2 (de)
CN (2) CN101075581B (de)
DE (1) DE102004036330B4 (de)
TW (1) TWI302028B (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10084037B2 (en) 2007-10-05 2018-09-25 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US7800185B2 (en) * 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US8138033B2 (en) * 2007-05-09 2012-03-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
EP2232559B1 (de) 2007-09-26 2019-05-15 STMicroelectronics N.V. Einstellbarer feldeffektgleichrichter
US8643055B2 (en) * 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US8633521B2 (en) * 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US8148748B2 (en) * 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US7741693B1 (en) 2007-11-16 2010-06-22 National Semiconductor Corporation Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5617175B2 (ja) * 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US8426913B2 (en) 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8004036B2 (en) * 2008-11-20 2011-08-23 Force Mos Technology Co., Ltd. MOSFET-Schottky rectifier-diode integrated circuits with trench contact structures for device shrinkage and performance improvement
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
TWI382534B (zh) * 2009-05-13 2013-01-11 Anpec Electronics Corp 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
JP5149922B2 (ja) * 2010-02-23 2013-02-20 富士電機株式会社 半導体素子
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
CN101853854B (zh) * 2010-03-12 2012-11-21 无锡新洁能功率半导体有限公司 一种改进型终端结构的沟槽功率mos器件
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2012023199A (ja) 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
TWI422041B (zh) * 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
CN102456690B (zh) * 2010-10-22 2014-07-02 成都芯源系统有限公司 半导体器件及其制造方法
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
CN102800670A (zh) * 2011-05-27 2012-11-28 硕颉科技股份有限公司 单片式金属氧化半导体场效应晶体管-萧特基二极管元件
US8362585B1 (en) * 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
EP2555241A1 (de) 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
TWI451498B (zh) * 2011-12-28 2014-09-01 Pfc Device Corp 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
US8785278B2 (en) * 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
US9496391B2 (en) * 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
JP5865860B2 (ja) * 2013-03-25 2016-02-17 株式会社東芝 半導体装置
CN104183642B (zh) * 2013-05-22 2018-09-21 英飞凌科技奥地利有限公司 用于垂直mosfet的终端布置
KR102046663B1 (ko) * 2013-11-04 2019-11-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9484404B2 (en) 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
CN105575962A (zh) * 2014-10-10 2016-05-11 硕颉科技股份有限公司 单片式混合整流二极管结构
JP6185504B2 (ja) * 2015-03-24 2017-08-23 京セラ株式会社 半導体装置
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
EP3726587A1 (de) 2019-04-16 2020-10-21 Infineon Technologies Austria AG Halbleitertransistorvorrichtung und verfahren zur herstellung davon
CN112993024A (zh) * 2019-12-02 2021-06-18 三垦电气株式会社 半导体装置及其形成方法
CN118198060A (zh) * 2021-03-18 2024-06-14 厦门市三安集成电路有限公司 一种双极型场效应晶体管
US11869967B2 (en) 2021-08-12 2024-01-09 Alpha And Omega Semiconductor International Lp Bottom source trench MOSFET with shield electrode
CN114122109A (zh) * 2021-11-24 2022-03-01 扬州国宇电子有限公司 一种沟槽二极管势垒层制备方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5115394B1 (de) 1969-11-20 1976-05-17
US4262296A (en) 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4300152A (en) 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
US4513309A (en) 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes
US4982244A (en) 1982-12-20 1991-01-01 National Semiconductor Corporation Buried Schottky clamped transistor
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
US4827321A (en) 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4871686A (en) 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US5262668A (en) * 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
DE69329543T2 (de) 1992-12-09 2001-05-31 Compaq Computer Corp., Houston Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3851776B2 (ja) 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6433396B1 (en) 1999-10-05 2002-08-13 International Rectifier Corporation Trench MOSFET with integrated schottky device and process for its manufacture
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6617642B1 (en) 2000-02-23 2003-09-09 Tripath Technology, Inc. Field effect transistor structure for driving inductive loads
GB0005650D0 (en) * 2000-03-10 2000-05-03 Koninkl Philips Electronics Nv Field-effect semiconductor devices
DE10026740C2 (de) 2000-05-30 2002-04-11 Infineon Technologies Ag Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2002203966A (ja) 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
GB0103715D0 (en) * 2001-02-15 2001-04-04 Koninkl Philips Electronics Nv Semicondutor devices and their peripheral termination
JP2002334997A (ja) * 2001-05-08 2002-11-22 Shindengen Electric Mfg Co Ltd Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法
JP4854868B2 (ja) 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP4756142B2 (ja) 2001-07-06 2011-08-24 株式会社イノアックコーポレーション 発泡ウレタンロール製造用のテープ供給装置
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
JP4597433B2 (ja) * 2001-07-26 2010-12-15 株式会社ニューギン 遊技機
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2003068760A (ja) 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6529034B1 (en) 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage
JP3932890B2 (ja) 2001-12-27 2007-06-20 株式会社デンソー 半導体装置の製造方法
US6878994B2 (en) * 2002-08-22 2005-04-12 International Rectifier Corporation MOSgated device with accumulated channel region and Schottky contact
US7615802B2 (en) * 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
DE112008000110B4 (de) * 2007-01-08 2017-11-16 Vishay-Siliconix Leistungs-MOSFET mit planarisierter Metallisierung und hoher Dichte
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US10084037B2 (en) 2007-10-05 2018-09-25 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET

Also Published As

Publication number Publication date
US20060035422A1 (en) 2006-02-16
CN1581510A (zh) 2005-02-16
US6987305B2 (en) 2006-01-17
TWI302028B (en) 2008-10-11
US7510953B2 (en) 2009-03-31
US20050029585A1 (en) 2005-02-10
DE102004036330B4 (de) 2018-04-05
CN101075581B (zh) 2010-06-09
CN101075581A (zh) 2007-11-21
TW200507237A (en) 2005-02-16
JP2005057291A (ja) 2005-03-03
JP4843204B2 (ja) 2011-12-21
CN100409456C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
DE102004036330B4 (de) Halbleiterbauelement
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE69525592T2 (de) Graben-dmos-transistor mit kanalblockierer in den zellgrabenecken
DE10220810B4 (de) Halbleiterbauteil
DE10350684B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102008002653B4 (de) Verfahren und Layout eines Halbleiterbauelements mit reduzierten Störeffekten
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112005001675T5 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
AT505498A2 (de) Selbstjustierende graben-mosfet-struktur und herstellungsverfahren
DE102005038998A1 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur
DE112006001318T5 (de) Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19720215A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE10223822A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

R130 Divisional application to

Ref document number: 102004064325

Country of ref document: DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee