JP2005057291A - 集積型ｆｅｔ及びショットキー装置 - Google Patents

集積型ｆｅｔ及びショットキー装置 Download PDF

Info

Publication number
JP2005057291A
JP2005057291A JP2004227165A JP2004227165A JP2005057291A JP 2005057291 A JP2005057291 A JP 2005057291A JP 2004227165 A JP2004227165 A JP 2004227165A JP 2004227165 A JP2004227165 A JP 2004227165A JP 2005057291 A JP2005057291 A JP 2005057291A
Authority
JP
Japan
Prior art keywords
schottky
trench
die
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004227165A
Other languages
English (en)
Other versions
JP4843204B2 (ja
Inventor
Donald He
ドナルド・ヘ
Ritu Sodhi
リトゥ・ソディ
Davide Chiola
ダビデ・チオラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2005057291A publication Critical patent/JP2005057291A/ja
Application granted granted Critical
Publication of JP4843204B2 publication Critical patent/JP4843204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 共通のダイにショットキー装置及びＭＯＳＦＥＴの両方を形成して含む半導体装置を提供することである。
【解決手段】 半導体装置は共通ダイに形成されたショットキー装置及びＭＯＳＦＥＴのようなトレンチ型半導体スイッチング装置を含む
【選択図】 図１

Description

本発明は、パワー半導体装置に関し、特に、共通のダイ上にショットキー装置とＭＯＳＦＥＴの両方を含むパワー半導体装置に関するものである。
パワー製品における主要な要素は出力損失（ロス）である。パワー製品における出力損失は、パワー回路内におけるパワーＭＯＳＦＥＴのようなパワースイッチング装置による出力損失に因るところが大きい。例えば、パワーＭＯＳＦＥＴのボディダイオードに関わる出力損失は、パワー回路の全出力損失に寄与する要素である。
現在のパワー製品の高周波数及び大電流の要請は出力損失の低減を必要とする。ＭＯＳＦＥＴのボディダイオードからの出力損失を防止するために、ボディダイオードと並列に、ＭＯＳＦＥＴのボディダイオードによる伝導を防止するためにボディダイオードよりも低い電圧でオンにするショットキー装置を用いることは公知である。ＭＯＳＦＥＴとショットキー装置の両方をパッケージングした装置が、パワー製品における使用のために開発された。しかしながら、このようなパーケージは比較的大きく、望まない過度的な挙動を示す。
従来装置の欠点を克服するために、本発明による装置は、共通のダイにショットキー装置及びＭＯＳＦＥＴの両方を形成して含む。結果として本発明の装置はより小型となり、パワー損失が少なくて済む。
本発明による半導体装置は、共通のダイにショットキー装置及びＭＯＳＦＥＴの両方を形成して含む。トレンチ型ＭＯＳＦＥＴは、それぞれがゲート構造を支持する複数のトレンチを含む。ショットキー装置は、ダイの最上面に配置されかつその面の一部にショットキー接触しているショットキーバリアを含む。本発明の態様によっては、ショットキー装置は、ＭＯＳＦＥＴ装置のトレンチ群間にそれぞれが配置された複数のショットキー領域を含む。本発明による装置においては、共通のコンタクトは、ＭＯＳＦＥＴのソース領域及びショットキー装置のショットキーバリアに接触する。
本発明の第１の実施形態では、各ショットキー領域はダイに形成された少なくとも一のメサ上に配置されかつそのメサにショットキー接触したショットキーバリアを含む。メサは、それぞれが側壁上に酸化物層を含み、導電材料を有するトレンチのいずれかの側部のトレンチに隣接する。本発明の第１の実施形態による装置では、ショットキーバリアはメサ上に延びかつ各トレンチ内の導電材料に接触する。
本発明の第２の実施形態では、ショットキー装置の各ショットキー領域におけるショットキーバリアは、少なくとも一のメサに隣接するトレンチ内の導電材料に接触せず、メサノ一部に接触するだけである。
本発明の第３の実施形態では、ショットキー装置における各ショットキー領域は、ダイの最上面の一部を覆って形成されたショットキーバリアを含む。本発明の第３の実施形態による装置では、ショットキートレンチでないものは使用されない。
本発明の他の特徴及び利点は、添付図面を参照して本発明の以下の詳細な説明から明らかである。
図１に示すように、本発明による半導体装置は、共通ダイに形成されたショットキー装置と電界効果トランジスタを含み、これによって集積型ＦＥＴ及びショットキー装置を形成している。本発明による半導体装置における電界効果トランジスタはトレンチ型ＭＯＳＦＥＴである。従来技術で公知のように、トレンチ型ＭＯＳＦＥＴは複数のゲート構造を含む。各ゲート構造はダイの本体に形成されたトレンチであり、側壁上にゲート酸化物層を含み、ゲート電極として作用する導電ゲート材料を有する。典型的なＭＯＳＦＥＴは、並んで形成された多くのゲート構造を含んでもよい。
本発明によるショットキー装置は多くのショットキー領域１２を含む。本発明の一の態様では、ＭＯＳＦＥＴのゲート構造を、各ショットキー領域１２が図１に図示したようにゲート構造１４の群に隣接するようにグループで配置されている。ゲート構造１４の群は、公知の手法で（図示されていない）ゲートランナーによってゲートコンタクト６に接続されており、それによってそれらがＭＯＳＦＥＴを活性化する（アクティブになる）ように調和して作動する。
本発明を概説するために、ショットキー領域１２やゲート構造１４の群の相対寸法及び数を誇張している点に注意されたい。当業者であれば、ショットキー領域１２やゲート構造１４の群の相対寸法及び数が設計事項であり、典型的な用途において数１０万又はそれ以上の範囲がある。
図２に示したように、本発明の第１の実施形態による半導体装置１０は、少なくとも一のショットキー領域１２と、共通ダイ８に形成されたゲート構造１４の群を含む電界効果装置とを含む。ダイ８は、一の導電型の高濃度基板１６と、その一の導電型の低濃度基板１８とを基板１６の主面に形成されて含んでもよい。本発明の精神を逸脱することなく、他の高濃度基板を基板１６は赤リンでドープされてもよい。
本発明の第１の実施形態による半導体装置１０の電界効果装置は、公知のトレンチ型装置のゲート構造と類似する複数のゲート構造を含む。本発明の一の態様では、ゲート構造１４の各群を図２に図示したようにショットキー領域１２に隣接して配置された。
各トレンチ１２はエピタキシャル層１８に形成され、トレンチの側壁上には適厚のゲート酸化物２２を含み、任意で、その底部に厚い酸化物層２４を含み、トレンチ２０においてゲート電極として作用するポリシリコンのじょうな導電材料２６を含む。
半導体装置１０における電界効果装置もベース領域２８及びソース領域３０を含む。ベース領域２８を、エピタキシャル層１８のドーパントと反対の導電型のドーパントと同じカウンタードーピングによってエピタキシャル層１８に形成している。
ソース領域３０はエピタキシャル層１８と同じ導電型の高濃度ドープ領域である。各ソース領域３０は、ダイ８の最上面からベース領域２８内の所定の深さまで延び、トレンチ２０の側壁に隣接して配置されている。
各トレンチ２０は、ダイの最上面からベース領域２８の下方のある深さまで延びている。ゲート酸化物２２に隣接するベース領域２８におけるエリアは、ゲート構造に隣接してベース領域２８にチャネル領域を形成するために、隣接する導電材料２６に適当な電圧を印加することによって反転させる（反対にする）。チャネル領域はソース領域３０を、ベース領域２８の下方のエピタキシャル層２８の領域（以下、“ドリフト領域”という）に電気的に接触させ、これによって２つの間の導電性を確保する。
本発明の第１の実施形態による半導体装置１０では、ディプレッション３２をトレンチ２０の各ペア間に形成している。また、ベース領域２８と同じ導電型の高濃度領域３４を底部に形成し、ソース領域３０を各ディプレッション３２の反対側の側壁に位置づけている。本発明の位置の態様では、Ti又はTiSi2の層を、シート抵抗を低減するために各ディプレッション３２の側壁及び底部面に形成する。
本発明の第１の実施形態では、各ショットキー領域１２はショットキーバリア４０を含む。ショットキーバリア層４０は好適にはTiSi2から成るが、本発明の精神を逸脱することなく他の適当なバリア材料を用いてもよい。ショットキーバリア４０は、その側部に配置された２つのトレンチ３８を有するメサ３６上に形成されている。各トレンチ３８の側壁はゲート酸化物２２と並び、各トレンチの底部は任意に厚い酸化物層２４を含む。本発明の第１の実施形態では、ショットキーバリア４０がメサ上に形成され、メサ、メサ３６の側壁の一部及び各トレンチ３８内の導電材料２６の最上面にショットキー接触している。ショットキーバリア４０をメサ３６の側壁まで延長することは、ショットキーアクティブエリアを増大するという利点がある。本発明の第１の実施形態の半導体装置におけるショットキー領域１２は１個のメサ３６に制限されないことに留意されたい。
本発明の他の側面では、半導体装置１０は、ダイの最上面に拡がっている（延びている）接触層４２を含み、ショットキーバリア４０とソース領域３０とに（ディプレッション３２の側壁上に配置したTiSi2層を介して）電気的に接触している。従って、接触層４２は、本発明による半導体装置において電界効果装置用のソースコンタクト及びショットキー装置用のショットキーコンタクトの両方として作用する。接触層４２は、好適にはＴＥＯＳのような低温度酸化物から成る絶縁プラグ４４によってトレンチ２０内で導電材料２６から絶縁されていることに留意されたい。本発明の好適な実施形態では、接触層４２はAl、AlSi、又はAlSiCuから成る。
半導体装置１０はまた、アクティブエリア（ショットキー装置及び電界効果装置を含むエリア）を囲繞する（図１を参照されたい）ターミネーション構造４８を含む。ターミネーション構造４８は、ディープ（深い）ディプレッション５０の底部及び側壁に配置された電界酸化物層５２と、電界酸化物層５３上に配置したポリシリコン層５４とを含む。ディープディプレッション５０は半導体装置１０においてアクティブ領域の周りに形成され、ベース領域２８の下方のある深さまで、好適にはトレンチ２０及び３８の深さの下方まで延びている。ターミネーション構造４８はさらに、ポリシリコン層５４上に配置したＴＥＯＳ等であってもよい低温度酸化物層５６と、低温度酸化物層５６上に配置しかつ低温度酸化物層５６においてアクセスホール５７を介してポリシリコン層５４に電気的に接触するターミネーションコンタクト５８とを含む。装置１０はターミネーション構造４８に制限されないが、従来型の電界プレートのような従来型のターミネーション構造を含んでもよい。
また、半導体装置１０は、電界効果装置用のドレインコンタクト及びショットキー装置用の第２のコンタクトとして作用する底部コンタクト４６を含む。底部コンタクト４６は、トリメタル（３種類の金属）構造のような適当な導電構造を含んでもよい。
装置１０の製造方法を以下に記載する。
図３に示したように、ダイ８から開始し、パッド酸化物の薄層６０（例えば、230Å）をダイ８の主面上に形成する。次いで、Si3N4の比較的厚めの層６２（例えば、1200Å）をパッド酸化物の薄層６０上に堆積する。次いで、フォトレジスト層６４をSi3N4の比較的厚めの層６２上に堆積し、スルーフォトリソグラフィディープディプレッション５０をダイ８内に画定する。
次に図４に示したように、フォトレジスト層６４を除去し、電界酸化物層６６をディープディプレッション５０の側部及び底部に成長させる。次いで、フォトレジスト層６８を堆積して、フォトリソグラフィを介してフォトレジスト層６８を処理してダイ８の最上面の選択された一部の上にウィンドウ７０を備える。次に、ダイ８の導電型と反対の導電型のドーパント原子を、ウィンドウ７０、Si3N4層６２、及びパッド酸化物６０を介してダイ８の最上面に注入し、所望の深さまで拡散ドライブで移動され、横方向に離隔したベース領域２８を形成する。拡散ドライブの前に、フォトレジスト層６８を除去する。
次いで、図５に示したように、トレンチ２０，３８を、例えば、フォトリソグラフィ及びエッチングにいおってダイ８においてベース領域２８下方のある深さまで形成する。次いで、後者のフォトリソグラフィ処理で残ったフォトレジスト材料を除去し、各トレンチの底部上の厚い酸化物層２４及び側部上のゲート酸化物層２２は以下のように形成する。
最初に、犠牲酸化物層をトレンチ２０、３８の側部及び底部に成長させ、除去する。次いで、パッド酸化物層をトレンチ２０、３８の側部及び底部に成長させ、その後、パッド酸化物層の上にSi3N4層を堆積する。次いで、各トレンチ２０、３８の底部におけるSi3N4をドライエッチングによって除去し、さらに各トレンチ２０、３８の底部を酸化して各トレンチ２０、３８に厚い酸化物２４を形成する。次いで、Si3N4の残留部をトレンチ２０、３８の側部から除去し、ゲート酸化物層２２をトレンチ２０、３８の側部上に成長させる。
その後、ポリシリコン層を堆積して、トレンチ２０、３８を充填する。次いで、ポリシリコン層をエッチングして、ポリシリコンで少なくとも部分的に充填された各トレンチ２０、３８を残し、電界酸化物層５２上にポリシリコン層５４を残す。各トレンチ２０、３８に残るポリシリコンは先述のように導電材料２６を構成する。次いで、各導電材料２６の最上面を図５に示した点線によって示したように酸化してもよい。
図６に示したように、Si3N4６２の残留をウェットエッチングによって除去し、フォトレジスト層７２を堆積する。次いで、フォトレジスト層７２をエッチングして、これによってダイ８の最上面上の一エリア７４を露出する。エリア７４は後で述べるように電界効果装置用のアクティブ領域のサイトとなる。次いで、（ベース層２８と反対で）エピタキシャル層１８と同じ導電型のソースドーパントをエリア７４に注入して、ベース領域２８においてカウンタードープされた領域７６を形成する。フォトレジスト層７２の一部をソースドーパントの注入中に隣接するメサ３６及びトレンチ３８上に残す。次いで、フォトレジスト層７２を除去し（除去を点線で示す）、ＴＥＯＳ５６を構造の全表面上に堆積する。
図７に示したように、フォトリソグラフィを実施することによって、ディプレッション３２をダイ８においてカウンタードープ領域７６の下方の深さまで形成し、トレンチ２０，３８の最上面に（ＴＥＯＳ５６から形成された）絶縁プラグ４４を残す。好適には、絶縁プラグ４４をエッチングして側壁がテーパを有するようにする。次いで、残りのフォトレジストを除去し、ソースドーパントを拡散ドライブステップでドライブしてソース領域３０を形成する。次いで、ベース領域２８と同じ導電型のドーパントを各ディプレッション３２の底部に注入し、ドライブして高導電領域３４を形成する。
図２に示したように、メサ３６とこれに隣接するトレンチ３８上の絶縁プラグ４４をフォトリソグラフィを介して除去する。次いで、フォトリソグラフィ段階で残ったフォトレジストを除去し、チタン層を堆積して、チタンシリサイドバリアを高速熱アニーリング（ＲＴＡ）によって形成する。次いで、反応しなかったチタンを絶縁プラグ４４及びＴＥＯＳ層５６の最上面から除去し、ＡＬ層を堆積し、焼結して接触層４２を形成する。装置１０を得るために、バックコンタクト４６及びゲートコンタクト６（図１）を従来公知の手法によって形成する。
図８に示したように、本発明の第の実施形態による装置７８は、装置７８のショットキー領域１２がショットキーバリア８０を含むことを除いては装置１０の全ての点で類似する。ここで、ショットキーバリア８０はショットキーバリア４０と似ておらず、メサ３６の最上面にだけ接触し、トレンチ３８の側壁及びトレンチ３８内のポリシリコンまでは延びていないものである。
第２の実施形態による装置７８を製造する方法、第１の実施形態による装置１０を製造する方法より少ないマスク段階を有し、以下のさらなる段階と組み合わせて図３−図５を参照して以上の方法によって実施される。
図９に示したように、装置１０（第１の実施形態）の製造について上述した方法とは異なり、導電材料２６（すなわち、トレンチ２０内のポリシリコンの堆積）の形成後に、Si3N4層を除去しない。Si3N4層を除去することなく、（点線で示した）ＴＥＯＳ層５６を堆積し、緻密化（デンシファイ）する。次いで、フォトリソグラフィの実施によって、Si3N4６２を露出して絶縁プラグ４４が残るまで、ＴＥＯＳ５６を除去する（点線によって除去された部分を示す）。装置１０（第１の実施形態）の処理と同様に、ＴＥＯＳ層５６をターミネーションエリアに残すことに留意されたい。
図１０に示したように、ウェットエッチングによって残ったSi3N4を除去し、（点線で示した）第２のＴＥＯＳ層８２を堆積する。次いで、第２のＴＥＯＳ層８２の異方性エッチングによって、絶縁スペーサー８４を絶縁プラグ４４の側壁上に形成する。後者のエッチング段階を、ダイ８の少なくとも最上面を露出するまで続ける。
次いで、ソースマスク３３を用いて、所定の角度でソースドーパントを注入する。次いで、適当なエッチング法を用いてダイ８の最上面にディプレッション３２を形成する。
図８に示したように、ベース領域２８のそれと同じ導電型のドーパント原子を、各リセス３２の底部で存在しているソースマスク３３を介して注入し、その後、ソースドーパントと共にドライブされ、高導電領域３４とソース領域３０のそれぞれを形成する。次いで、ソースマスク３３を除去し、クリーニング段階後、Ti層を堆積し、シリサイド化及び適当なエッチングを行って、メサ３６の最上面にショットキーバリアを形成し、ディプレッション３２の面にはTiSi2を形成する。次いで、コンタクト４２及び底部コンタクト４６を、装置１０について上述したのと同じ手法で形成する。
図１１に示したように、本発明の第３の実施形態による装置８６は、装置８６のショットキー１２が２個の横方向に離隔したトレンチに隣接したメサの上方又はメサ上には形成されないことを除いて、装置１０（第１の実施形態）及び装置７８（第２の実施形態）で記載した特徴の全てを含む。また、装置８６におけるショットキー領域１２は、カウンタードープされていないエピタキシャル層１８における所定の領域の最上面に形成されたショットキーバリア層４０を含む。装置８６のショットキー領域１２近傍のベース領域２８は深くに形成され、、電界効果応力を低減し、絶縁破壊電圧を増大するために、ベース領域２８の残り部と比較してより高濃度にドープされている（領域９２）ことに留意されたい。カウンタードープ領域９０は互いに横方向に離隔され、それぞれは横方向エッジに、エピタキシャル層１８のより深くに延びかつカウンタードープ領域９０の残り部に対してより高濃度にドープされた領域９２を含むことに留意されたい。
本発明の第３の実施形態による装置８６は、以下のプロセスに従って製造する。
図１２に示したように、酸化物層をダイ８の最上面の上（上方）に形成する。次いで、フォトリソグラフィ及びエッチングによって、酸化物層の一部を除去して酸化物層にウィンドウ８９を開口し、酸化物層８８（実線）及び酸化物層９２ａ（点線）を形成し、ウィンドウ８９エリアにおいてエピタキシャル層１８の最上面の一部を露出する。ウィンドウ８９を介して注入して、エピタキシャル層１８にカウンタードープ領域９２を形成する。次いで、酸化物層８８上にフォトレジスト層を形成し、酸化物層９２ａを除去して、エピタキシャル層１８の最上面の一部を露出する。（フォトリソグラフィ及びエッチングによって除去されていない）酸化物層８８をマスクカウンタードープ領域９０として用いて、エピタキシャル層１８に形成する。その後、ソースドーパントを、酸化物層８８をマスクとして用いてカウンタードープ領域９０に注入する。ソースドーパントをカウンタードープ領域９０の深さより浅い深さまで注入することに留意されたい。また、カウンタードープ領域９０を図１２に示したようにカウンタードープ領域９２と合体することに留意されたい。領域９２は領域９０より深くまでエピタキシャル層１８に延び、ドライブステップによって横方向には酸化物層８８の下方のエリアまで延びている。
図１３に示したように、好適には、カウンタードープ領域９０及びソースドーパントを含む領域は拡散ドライブでドライブし、ベース領域２８及びソース領域３０を形成する。次いで、トレンチ２０をフォトリソグラフィによって形成し、図１３に示したような構造を得る。
図１４に示したように、酸化物層９４を、各トレンチ２０の側壁及び底部を含む図１３に示した構造上に形成する。装置１０（第１の実施形態）及び装置７８（第２の実施形態）と同様な厚い酸化物底部を有するトレンチ２０を得るために、プロセスを変形してもよいことに留意されたい。酸化物層９４を形成した後、ポリシリコン層を堆積し、次いで、ゲート電極として作用するポリシリコン（導電材料２６）を部分的に充填した各トレンチ２０を残すのに十分エッチングする。
図１５に示したように、次いで酸化物８８の層の残り部を除去し、次いで、ＴＥＯＳ層９６（点線で図示）を図１４で示した構造の上に堆積する。次いで、（垂直点線で示した）開口９８をＴＥＯＳ層９６に形成し、エピタキシャル層１８の最上面の一部を露出する。その部分をエッチングしてディプレッション３２を形成する。その後、ベース領域２８と同じ導電型のドーパントを各ディプレッション３２の底部に注入し、拡散ドライブでドライブし高濃度導電領域３４を形成する。次いで、絶縁プラグ４４を、例えばフォトリソグラフィによってＴＥＯＳ層９６の選択された部分の除去（除去された部分を点線で示す）によって形成する。
図１１に示したように、例えば、スパッタリングによって図１５で示した構造上にTi層を堆積し、次いで、アニーリングして、横方向に離隔したベース領域２８間のエピタキシャル層１８のその領域全体にショットキーバリア４０のためにバリア材料として作用するTiSi2を形成する。TiSi2は各ディプレッション３２の側部及び底部に拡がっていてもよいことに留意されたい。次いで、過剰のTiSi2を絶縁プラグ４４の最上部から除去し、接触層４２をスパッタリングする。次いで、ダイ８の底部に底部コンタクト４６を堆積し、本発明の第３の実施形態による装置８６を形成する。
本発明について特定の実施形態、多くの他の変形及び変更によって説明してきたが、他の使用も当業者には明らかである。従って、本発明は明細書における特定の開示によって限定されず、特許請求の範囲だけに限定される。
本発明による半導体装置におけるショットキー領域の配置を概略的に図示する本発明による半導体装置の平面図である。 本発明の第１の実施形態による装置の一部の断面図である。 本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第２の実施形態による装置の一部の断面図である。 本発明の第２の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第２の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第３の実施形態による装置の一部の断面図である。 本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。 本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。
符号の説明
８ ダイ
１０ 半導体装置
１２ ショットキー領域
１４ ゲート構造
１６ 高濃度基板
１８ 低濃度基板
２０ トレンチ
２２ ゲート酸化物
２４ 酸化物層
２６ 導電材料
２８ ベース領域
３２ ディプレッション
３６ メサ
３８ トレンチ
４２ コンタクト
４４ 絶縁プラグ
５０ ディープディプレッション
６４ フォトレジスト層
７０ ウィンドウ
９０ カウンタードープ領域
９２ 高濃度にドープされた領域

Claims (22)

  1. 半導体スイッチング装置及びショットキー装置が形成されたダイを備え、
    前記半導体スイッチング装置は複数のトレンチを含み、、各々のトレンチは一対の対向する側壁及び底部壁を含み、各々のトレンチは前記ダイの内部において前記ダイの最上面からドリフト領域まで延伸するものであり、第１の導電型のチャネル領域が前記ダイに形成されかつ前記トレンチの側壁に隣接して配置しており、ゲート絶縁層が各チャネル領域に隣接するトレンチの各側壁上に備えられ、導電ゲート材料が前記トレンチ内に含まれかつ前記ゲート絶縁層によって前記チャネル領域から絶縁され、前記チャネル領域の導電型に反対の第２の導電型の領域がそれぞれ各トレンチの側壁に備えられかつそれぞれが前記ダイの最上面から各チャネル領域まで延伸するものであり：
    前記ショットキー装置は、前記ダイの最上面に配置されかつその最上面の一部にショットキー接触するショットキーバリアを含み、
    第１のコンタクトが前記ショットキーバリア及び前記第２の導電型の前記領域に接触するものである半導体装置。
  2. 前記第１のコンタクトの反対側に前記ダイの主面に接触する第２のコンタクトを備えた請求項１に記載の半導体装置。
  3. 前記半導体スイッチング装置はＭＯＳＦＥＴである請求項１に記載の半導体装置。
  4. 前記ショットキー装置がTiSi2を備えた請求項１に記載の半導体装置。
  5. 前記ショットキー装置が前記ダイに形成されたメサの主面全体に配置された請求項１に記載の半導体装置。
  6. 前記ショットキー装置がメサであって両側にそれぞれ一のトレンチを有するメサを備え、各トレンチはその側壁及び底部に絶縁層を有しかつ導電材料を有する請求項１に記載の半導体装置。
  7. 前記ショットキーバリアは前記トレンチの前記側壁全体に拡がっている請求項６に記載の半導体装置。
  8. 前記第２の導電型の前記領域の各ペア間に配置されかつ前記第１のコンタクトに接触する前記チャネル領域と同じ導電型の高導電性領域を備えた請求項１に記載の半導体装置。
  9. 前記高導電性領域が前記ダイのリセスの底部に位置している請求項８に記載の半導体装置。
  10. 前記トレンチのそれぞれがその底部に厚い酸化層を含む請求項１に記載の半導体装置。
  11. さらにターミネーション構造を含み、前記ターミネーション構造は前記チャネル領域の下方の深さにまで前記ダイに形成されたディプレッションから成り、第１の絶縁層が前記ディプレッションの主面全体に形成され、導電層が前記絶縁層全体に形成され、第２の絶縁層が前記導電層全体に形成され、ターミネーションコンタクトが前記第２の絶縁層全体に形成され、前記ターミネーションコンタクトが前記第２の絶縁層を介して前記導電層に電気的に接触する請求項１に記載の半導体装置。
  12. 半導体ダイを備える段階と；
    前記ダイにショットキー装置を形成する段階と；
    前記ダイに、少なくとも一の電力ノードを含むトレンチ型半導体スイッチング装置を形成する段階と；
    ショットキー装置と前記少なくとも一の電力ノードとに接触する共通の第１のコンタクトを形成する段階と；を備えた半導体装置を製造する方法。
  13. 前記トレンチ型半導体スイッチング装置がトレンチ型ＭＯＳＦＥＴである請求項１２に記載の方法。
  14. 前記ショットキー装置がTiSi2から成るショットキーバリアを含む請求項１２に記載の方法。
  15. 前記ショットキーバリアが前記ダイの最上面の一部の上に配置してその一部に接触する請求項１４に記載の方法。
  16. 前記ショットキーバリアが前記ダイに形成されたメサの一部の上に配置してその一部に接触する請求項１５に記載の方法。
  17. 前記メサの両側にそれぞれ一のトレンチを備え、各トレンチはその側壁に酸化物を備えかつ導電材料を含み、前記ショットキーバリアが前記導電材料にショットキー接触する請求項１６に記載の方法。
  18. ショットキー装置とＭＯＳゲートスイッチング装置とが形成されたダイを備え、前記ショットキー装置は前記ダイの表面に形成された複数のショットキー領域を含み、前記ゲートスイッチング装置が複数のゲート構造を含み、各構造がトレンチを含みこのトレンチの側壁上に絶縁層が形成され導電電極を有するものであり、前記ゲート構造が群として形成され、ショットキー領域だけ互いに離隔された半導体装置。
  19. 前記ＭＯＳゲートスイッチング装置がＭＯＳＦＥＴである請求項１８に記載の半導体装置。
  20. 各ショットキー領域がTiSi2から成るショットキーバリアを含む請求項１８に記載の半導体装置。
  21. 各ショットキー領域が前記ダイに形成されたメサの主面全体に配置された請求項２０に記載の半導体装置。
  22. 各ショットキー領域がさらに片側にそれぞれ一のトレンチを有するメサを備え、各トレンチがその側壁及び底部に絶縁層を有しかつ導電材料を収容する請求項１８に記載の半導体装置。
JP2004227165A 2003-08-04 2004-08-03 集積型ｆｅｔ及びショットキー装置 Active JP4843204B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/633,824 US6987305B2 (en) 2003-08-04 2003-08-04 Integrated FET and schottky device
US10/633,824 2003-08-04

Publications (2)

Publication Number Publication Date
JP2005057291A true JP2005057291A (ja) 2005-03-03
JP4843204B2 JP4843204B2 (ja) 2011-12-21

Family

ID=34115903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004227165A Active JP4843204B2 (ja) 2003-08-04 2004-08-03 集積型ｆｅｔ及びショットキー装置

Country Status (5)

Country Link
US (2) US6987305B2 (ja)
JP (1) JP4843204B2 (ja)
CN (2) CN101075581B (ja)
DE (1) DE102004036330B4 (ja)
TW (1) TWI302028B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270811A (ja) * 2007-04-19 2008-11-06 Vishay-Siliconix トレンチ金属酸化物半導体
JP2009260271A (ja) * 2008-03-28 2009-11-05 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ
US8564028B2 (en) 2008-04-17 2013-10-22 Fuji Electric Co., Ltd. Low on-resistance wide band gap semiconductor device and method for producing the same

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US20060197148A1 (en) * 2005-02-04 2006-09-07 Hsu Hsiu-Wen Trench power moset and method for fabricating the same
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US9437729B2 (en) * 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US7800185B2 (en) * 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8138033B2 (en) * 2007-05-09 2012-03-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
EP2232559B1 (en) 2007-09-26 2019-05-15 STMicroelectronics N.V. Adjustable field effect rectifier
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8643055B2 (en) * 2007-09-26 2014-02-04 Stmicroelectronics N.V. Series current limiter device
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7741693B1 (en) 2007-11-16 2010-06-22 National Semiconductor Corporation Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8426913B2 (en) 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8004036B2 (en) * 2008-11-20 2011-08-23 Force Mos Technology Co., Ltd. MOSFET-Schottky rectifier-diode integrated circuits with trench contact structures for device shrinkage and performance improvement
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
EP2384518B1 (en) * 2009-01-06 2019-09-04 STMicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
TWI396240B (zh) * 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
TWI382534B (zh) * 2009-05-13 2013-01-11 Anpec Electronics Corp 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法
US20110006362A1 (en) * 2009-07-10 2011-01-13 Force Mos Technology Co. Ltd. Trench MOSFET with on-resistance reduction
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) * 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP5149922B2 (ja) * 2010-02-23 2013-02-20 富士電機株式会社 半導体素子
JP2011176026A (ja) * 2010-02-23 2011-09-08 Fuji Electric Co Ltd 半導体素子の製造方法
CN101853854B (zh) * 2010-03-12 2012-11-21 无锡新洁能功率半导体有限公司 一种改进型终端结构的沟槽功率mos器件
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2012023199A (ja) 2010-07-14 2012-02-02 Rohm Co Ltd ショットキバリアダイオード
TWI422041B (zh) * 2010-09-01 2014-01-01 Pfc Device Corp 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
CN102456690B (zh) * 2010-10-22 2014-07-02 成都芯源系统有限公司 半导体器件及其制造方法
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
CN102800670A (zh) * 2011-05-27 2012-11-28 硕颉科技股份有限公司 单片式金属氧化半导体场效应晶体管-萧特基二极管元件
US8362585B1 (en) 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
EP2555241A1 (en) 2011-08-02 2013-02-06 Nxp B.V. IC die, semiconductor package, printed circuit board and IC die manufacturing method
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
TWI451498B (zh) 2011-12-28 2014-09-01 Pfc Device Corp 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法
US8785278B2 (en) 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
US8896047B2 (en) * 2012-05-22 2014-11-25 Infineon Technologies Ag Termination arrangement for vertical MOSFET
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9496391B2 (en) 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device
JP5865860B2 (ja) * 2013-03-25 2016-02-17 株式会社東芝 半導体装置
CN104183642B (zh) * 2013-05-22 2018-09-21 英飞凌科技奥地利有限公司 用于垂直mosfet的终端布置
KR102046663B1 (ko) * 2013-11-04 2019-11-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN105575962A (zh) * 2014-10-10 2016-05-11 硕颉科技股份有限公司 单片式混合整流二极管结构
JP6185504B2 (ja) * 2015-03-24 2017-08-23 京セラ株式会社 半導体装置
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
EP3726587A1 (en) 2019-04-16 2020-10-21 Infineon Technologies Austria AG Semiconductor transistor device and method of manufacturing the same
CN112993024A (zh) * 2019-12-02 2021-06-18 三垦电气株式会社 半导体装置及其形成方法
CN113066762B (zh) * 2021-03-18 2024-05-07 厦门市三安集成电路有限公司 一种双极型场效应晶体管及其制备方法
US11869967B2 (en) 2021-08-12 2024-01-09 Alpha And Omega Semiconductor International Lp Bottom source trench MOSFET with shield electrode
CN114122109A (zh) * 2021-11-24 2022-03-01 扬州国宇电子有限公司 一种沟槽二极管势垒层制备方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5115394B1 (ja) 1969-11-20 1976-05-17
US4262296A (en) 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4300152A (en) 1980-04-07 1981-11-10 Bell Telephone Laboratories, Incorporated Complementary field-effect transistor integrated circuit device
US4513309A (en) 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes
US4982244A (en) 1982-12-20 1991-01-01 National Semiconductor Corporation Buried Schottky clamped transistor
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
US4827321A (en) 1987-10-29 1989-05-02 General Electric Company Metal oxide semiconductor gated turn off thyristor including a schottky contact
US4871686A (en) 1988-03-28 1989-10-03 Motorola, Inc. Integrated Schottky diode and transistor
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US5262668A (en) * 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
EP0601823B1 (en) 1992-12-09 2000-10-11 Compaq Computer Corporation Method of forming a field effect transistor with integrated schottky diode clamp
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5886383A (en) 1997-01-10 1999-03-23 International Rectifier Corporation Integrated schottky diode and mosgated device
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3851776B2 (ja) 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6433396B1 (en) 1999-10-05 2002-08-13 International Rectifier Corporation Trench MOSFET with integrated schottky device and process for its manufacture
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6617642B1 (en) 2000-02-23 2003-09-09 Tripath Technology, Inc. Field effect transistor structure for driving inductive loads
GB0005650D0 (en) * 2000-03-10 2000-05-03 Koninkl Philips Electronics Nv Field-effect semiconductor devices
DE10026740C2 (de) 2000-05-30 2002-04-11 Infineon Technologies Ag Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2002203966A (ja) 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
GB0103715D0 (en) * 2001-02-15 2001-04-04 Koninkl Philips Electronics Nv Semicondutor devices and their peripheral termination
JP2002334997A (ja) * 2001-05-08 2002-11-22 Shindengen Electric Mfg Co Ltd Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法
JP4854868B2 (ja) 2001-06-14 2012-01-18 ローム株式会社 半導体装置
JP4756142B2 (ja) 2001-07-06 2011-08-24 株式会社イノアックコーポレーション 発泡ウレタンロール製造用のテープ供給装置
GB0118000D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
JP4597433B2 (ja) * 2001-07-26 2010-12-15 株式会社ニューギン 遊技機
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2003068760A (ja) 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6529034B1 (en) 2001-11-07 2003-03-04 International Rectifier Corporation Integrated series schottky and FET to allow negative drain voltage
JP3932890B2 (ja) 2001-12-27 2007-06-20 株式会社デンソー 半導体装置の製造方法
US6878994B2 (en) * 2002-08-22 2005-04-12 International Rectifier Corporation MOSgated device with accumulated channel region and Schottky contact
EP1604404B1 (de) * 2003-03-19 2011-06-22 Infineon Technologies AG Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
US6818939B1 (en) * 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
US6977208B2 (en) * 2004-01-27 2005-12-20 International Rectifier Corporation Schottky with thick trench bottom and termination oxide and process for manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270811A (ja) * 2007-04-19 2008-11-06 Vishay-Siliconix トレンチ金属酸化物半導体
JP2009260271A (ja) * 2008-03-28 2009-11-05 Toshiba Corp 半導体装置及びｄｃ−ｄｃコンバータ
USRE46204E1 (en) 2008-03-28 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
US8564028B2 (en) 2008-04-17 2013-10-22 Fuji Electric Co., Ltd. Low on-resistance wide band gap semiconductor device and method for producing the same
US9252266B2 (en) 2008-04-17 2016-02-02 Fuji Electric Co., Ltd. Wide band gap semiconductor device and method for producing the same

Also Published As

Publication number Publication date
US6987305B2 (en) 2006-01-17
US20060035422A1 (en) 2006-02-16
JP4843204B2 (ja) 2011-12-21
DE102004036330B4 (de) 2018-04-05
TW200507237A (en) 2005-02-16
US7510953B2 (en) 2009-03-31
CN101075581B (zh) 2010-06-09
TWI302028B (en) 2008-10-11
DE102004036330A1 (de) 2005-03-17
CN1581510A (zh) 2005-02-16
CN100409456C (zh) 2008-08-06
US20050029585A1 (en) 2005-02-10
CN101075581A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
JP4843204B2 (ja) 集積型ｆｅｔ及びショットキー装置
JP4188234B2 (ja) トレンチ・ゲート半導体デバイス及びその製造
US8525255B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
KR100766874B1 (ko) 트렌치 ｄｍｏｓ를 형성하는 방법과, 이러한 ｄｍｏｓ 트랜지스터 셀과, 이러한 트랜지스터 구조
JP5500898B2 (ja) トレンチゲート電極を有する金属−絶縁体−半導体デバイスの製造方法
US8187939B2 (en) Direct contact in trench with three-mask shield gate process
US5814859A (en) Self-aligned transistor device including a patterned refracting dielectric layer
JP4632639B2 (ja) 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成
EP0620588A2 (en) A method of manufacturing a recessed insulated gate field-effect semiconductor device
US6921699B2 (en) Method for manufacturing a semiconductor device with a trench termination
US20090108343A1 (en) Semiconductor component and method of manufacture
EP1728279A2 (en) Trench-gate transistors and their manufacture
JP2005503022A (ja) トレンチゲートｍｏｓｆｅｔにおける端部終端
TW201101491A (en) Bottom-drain LDMOS power MOSFET structure and method
JPH10189969A (ja) 自己整合セルを有するｍｏｓゲート型デバイスの製造方法
JP4234586B2 (ja) 深い注入接合を有する出力ｍｏｓｆｅｔ
JPH11163342A (ja) 半導体装置
JP2002026323A (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
TWI653672B (zh) 半導體裝置及其製造方法
KR100629182B1 (ko) 증가된 소스 콘택 공간을 갖는 종형 반도체 소자의 형성공정
JPH08255902A (ja) 絶縁ゲート型半導体装置とその製造方法
TWI802320B (zh) 半導體結構以及閘極結構的製造方法
US7319059B2 (en) High density FET with self-aligned source atop the trench
JP2024059015A (ja) 半導体装置および半導体装置の製造方法
JP2004537160A (ja) Ｍｏｓゲート半導体デバイスを製造するためのマスク工程削減方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080422

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090915

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091030

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4843204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250