CN114122109A - 一种沟槽二极管势垒层制备方法 - Google Patents
一种沟槽二极管势垒层制备方法 Download PDFInfo
- Publication number
- CN114122109A CN114122109A CN202111402557.4A CN202111402557A CN114122109A CN 114122109 A CN114122109 A CN 114122109A CN 202111402557 A CN202111402557 A CN 202111402557A CN 114122109 A CN114122109 A CN 114122109A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- trench
- annealing
- trench diode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 34
- 238000004544 sputter deposition Methods 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 238000005275 alloying Methods 0.000 claims abstract description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 230000001276 controlling effect Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005036 potential barrier Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了半导体制造技术领域内的一种沟槽二极管势垒层制备方法，包括以下步骤：S1：在硅衬底表面溅射金属；S2：经快速退火炉退火横向形成势垒层；S3：经合金炉退火纵向形成势垒层；S4：去除硅衬底表面金属，完成势垒层制备。该势垒层制备方法可以解决势垒层边缘偏薄的问题，降低沟槽二极管漏电参数，提高产品稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种沟槽二极管势垒层制备方法。
背景技术
沟槽二极管常规制备方法包括：在硅衬底表面开设特定图形的沟槽，在沟槽中制备氧化层覆盖沟槽，在硅衬底表面溅射金属制备势垒层，在势垒层表面生长金属层。
而在氧化层制备过程中，不可避免的会覆盖位于沟槽边缘的部分硅衬底表面。由于氧化层遮挡，使得需要形成势垒层的区域边缘无法溅射足够量的金属，导致金属溅射形成的势垒层边缘偏薄，容易形成电流通道，从而导致制备的沟槽二极管漏电参数较大。
发明内容
本申请通过提供一种沟槽二极管势垒层制备方法，解决了现有技术中因氧化层遮挡导致金属溅射形成的势垒层边缘偏薄的问题，有效提高势垒层边缘厚度，降低沟槽二极管漏电参数。
本申请实施例提供了一种沟槽二极管势垒层制备方法，包括以下步骤：
S1：在硅衬底表面溅射金属；
S2：经快速退火炉退火横向形成势垒层；
S3：经合金炉退火纵向形成所述势垒层；
S4：去除所述硅衬底表面金属，完成所述势垒层制备。
上述实施例的有益效果在于：先以快速退火炉进行横向势垒形成后，再使用合金炉进行纵向势垒形成，解决势垒层边缘偏薄的问题，降低沟槽二极管漏电参数，提高产品稳定性。
在上述实施例基础上，本申请可进一步改进，具体如下：
在本申请其中一个实施例中，在步骤S1中，溅射金属时将溅射腔室的排气速率控制为设定值。溅射金属时需将硅衬底放置于溅射腔室，通过控制溅射腔室排气速率来优化溅射金属表面致密性，在一定范围内，产品的漏电参数会随着排气速率的降低而降低。
在本申请其中一个实施例中，所述溅射腔室的排气速率控制方法如下：在所述溅射腔室排气口处安装蝶阀，通过控制所述蝶阀的开度来调控排气速率。溅射腔室通过排气管道与冷泵连通，通过冷泵抽取溅射腔室内气体，一般冷泵为固定功率，难以调控抽速，通过在溅射台腔体排气口增加安装蝶阀控制排气速率，可实现无极调节，从而方便对产品漏电参数进行调节，同时方便在现有设备上改造，成本低。
在本申请其中一个实施例中，所述步骤S2中，所述快速退火炉退火温度为350℃-380℃，退火时间为40s-50s。优选退火参数为：370℃/45s。
在本申请其中一个实施例中，所述步骤S3中，所述合金炉退火温度为420℃-470℃，退火时间为20Min-40Min。优选退火参数为：445℃/30Min。通过增加横向势垒合金、及调整纵向势垒合金进、出炉速率，使沟槽二极管的加工平台更加稳定，提升产品良率。
在本申请其中一个实施例中，所述步骤S1中，溅射的所述金属材质为Ni。
在本申请其中一个实施例中，所述步骤S1中，所述硅衬底开设有沟槽，所述沟槽内生长有氧化层，所述氧化层覆盖所述沟槽。
在本申请其中一个实施例中，所述氧化层从内至外依次包括氮化硅层和多晶硅层。
在本申请其中一个实施例中，所述步骤S4中，通过王水去除硅衬底表面金属。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
1.先以快速退火炉进行横向势垒形成后，再使用合金炉进行纵向势垒形成，解决势垒层边缘偏薄的问题，降低沟槽二极管漏电参数，提高产品稳定性；
2.通过在溅射台腔体排气口增加安装蝶阀的方式来调节溅射腔室排气速率来优化溅射金属表面致密性，对产品漏电参数进行调节。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为本发明一种沟槽二极管势垒层制备方法的步骤流程图；
图2为实施例1中势垒层制备过程示意图一；
图3为实施例1中势垒层制备过程示意图二；
图4为实施例1中势垒层制备过程示意图三；
图5为实施例1中溅射台结构示意图。
其中，1.硅衬底、2.氧化层、3.金属、4.势垒层、5.溅射腔室、6.抽气冷泵、7.排气管道、8.蝶阀。
具体实施方式
下面结合具体实施方式，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本发明描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
本申请实施例通过提供一种沟槽二极管势垒层制备方法，解决了现有技术中因氧化层遮挡导致金属溅射形成的势垒层边缘偏薄的问题，有效提高势垒层边缘厚度，降低沟槽二极管漏电参数。
本申请实施例中的技术方案为解决上述问题，总体思路如下：
实施例1：
如图1所示，一种沟槽二极管势垒层制备方法，包括以下步骤：
S1：如图2所示，在硅衬底1表面溅射金属3。
其中，溅射的金属材质为Ni，硅衬底1开设有沟槽，沟槽内生长有氧化层2，氧化层2覆盖沟槽。氧化层从内至外依次包括氮化硅层和多晶硅层。
S2：如图3所示，经快速退火炉退火横向形成势垒层4。
其中，快速退火炉中退火温度为350℃-380℃，退火时间为40s-50s。优选退火参数为：370℃/45s。
S3：如图4所示，经合金炉退火纵向形成势垒层4。
其中，合金炉退火温度为420℃-470℃，退火时间为20Min-40Min。优选退火参数为：445℃/30Min。
S4：去除硅衬底表面金属，完成势垒层制备。
通过王水去除硅衬底表面金属，势垒层制备完成后可在硅衬底表面覆盖金属层作为金属电极。完成沟槽二极管的制备。
实施例2：
一种沟槽二极管势垒层制备方法，如图5所示，溅射台包括溅射腔室5、抽气冷泵6以及排气管道7，在溅射腔室5排气口处安装蝶阀8，在实施例1的基础上，在步骤S1中，溅射金属时通过控制蝶阀的开度将溅射腔室的排气速率控制为设定值。设定值由多次试验测定。
针对我司TP59100ASG型号的沟槽二极管，蝶阀开度与实测漏电参数结果如表1所示。
表1 蝶阀开度与漏电参数数据表
从表1中可见，在冷泵抽速为55mtorr的基础上，逐渐将蝶阀开度调整为50％、排气速率为27.5mtorr时，在此基础上，反向漏电参数IR数值随蝶阀关闭的增加而减小，正向压降参数VF随蝶阀关闭的增加而略有增大，因此，为了得到稳定的IR、VF值，后续生产沟槽二极管时，将蝶阀开度调整为30％，从而将排气速率控制为设定值38.5mtorr，从而获得较优的产品性能。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
1.先以快速退火炉进行横向势垒形成后，再使用合金炉进行纵向势垒形成，解决势垒层边缘偏薄的问题，降低沟槽二极管漏电参数，提高产品稳定性；
2.通过在溅射台腔体排气口增加安装蝶阀的方式来调节溅射腔室排气速率来优化溅射金属表面致密性，对产品漏电参数进行调节。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种沟槽二极管势垒层制备方法，其特征在于，包括以下步骤：
S1：在硅衬底表面溅射金属；
S2：经快速退火炉退火横向形成势垒层；
S3：经合金炉退火纵向形成所述势垒层；
S4：去除所述硅衬底表面金属，完成所述势垒层制备。
2.根据权利要求1所述的沟槽二极管势垒层制备方法，其特征在于：在步骤S1中，溅射金属时将溅射腔室的排气速率控制为设定值。
3.根据权利要求2所述的沟槽二极管势垒层制备方法，其特征在于：所述溅射腔室的排气速率控制方法如下：在所述溅射腔室排气口处安装蝶阀，通过控制所述蝶阀的开度来调控排气速率。
4.根据权利要求1所述的沟槽二极管势垒层制备方法，其特征在于：所述步骤S2中，所述快速退火炉退火温度为350℃-380℃，退火时间为40s-50s。
5.根据权利要求4所述的沟槽二极管势垒层制备方法，其特征在于：所述步骤S3中，所述合金炉退火温度为420℃-470℃，退火时间为20Min-40Min。
6.根据权利要求1所述的沟槽二极管势垒层制备方法，其特征在于：所述步骤S1中，溅射的所述金属材质为Ni。
7.根据权利要求1所述的沟槽二极管势垒层制备方法，其特征在于：所述步骤S1中，所述硅衬底开设有沟槽，所述沟槽内生长有氧化层，所述氧化层覆盖所述沟槽。
8.根据权利要求7所述的沟槽二极管势垒层制备方法，其特征在于：所述氧化层从内至外依次包括氮化硅层和多晶硅层。
9.根据权利要求1所述的沟槽二极管势垒层制备方法，其特征在于：所述步骤S4中，通过王水去除硅衬底表面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111402557.4A CN114122109A (zh) | 2021-11-24 | 2021-11-24 | 一种沟槽二极管势垒层制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111402557.4A CN114122109A (zh) | 2021-11-24 | 2021-11-24 | 一种沟槽二极管势垒层制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114122109A true CN114122109A (zh) | 2022-03-01 |
Family
ID=80371634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111402557.4A Pending CN114122109A (zh) | 2021-11-24 | 2021-11-24 | 一种沟槽二极管势垒层制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122109A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6113760A (en) * | 1997-02-20 | 2000-09-05 | Shibaura Mechatronics Corporation | Power supply apparatus for sputtering and a sputtering apparatus using the power supply apparatus |
| US20050029585A1 (en) * | 2003-08-04 | 2005-02-10 | Donald He | Integrated fet and schottky device |
| CN101432860A (zh) * | 2006-05-01 | 2009-05-13 | 国际商业机器公司 | 用于形成自对准金属硅化物接触的方法 |
| US20120168893A1 (en) * | 2010-12-30 | 2012-07-05 | Wei Liu | Mesa edge shielding trench Schottky rectifier and method of manufacture thereof |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
| US20140346608A1 (en) * | 2013-05-24 | 2014-11-27 | Samsung Electronics Co., Ltd. | Semiconductor device and a method of fabricating the same |
-
2021
- 2021-11-24 CN CN202111402557.4A patent/CN114122109A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6113760A (en) * | 1997-02-20 | 2000-09-05 | Shibaura Mechatronics Corporation | Power supply apparatus for sputtering and a sputtering apparatus using the power supply apparatus |
| US20050029585A1 (en) * | 2003-08-04 | 2005-02-10 | Donald He | Integrated fet and schottky device |
| CN101432860A (zh) * | 2006-05-01 | 2009-05-13 | 国际商业机器公司 | 用于形成自对准金属硅化物接触的方法 |
| US20120168893A1 (en) * | 2010-12-30 | 2012-07-05 | Wei Liu | Mesa edge shielding trench Schottky rectifier and method of manufacture thereof |
| US20140346608A1 (en) * | 2013-05-24 | 2014-11-27 | Samsung Electronics Co., Ltd. | Semiconductor device and a method of fabricating the same |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101054057B1 (ko) | 니켈 게르마노실리사이드 게이트를 구비한 ｍｏｓｆｅｔ과 그 형성 방법 | |
| KR100935039B1 (ko) | 성막 장치 및 성막 방법 | |
| CN102844474B (zh) | 外延碳化硅单晶基板及其制造方法 | |
| EP1994201A2 (en) | Epitaxial deposition process and apparatus | |
| TW201428123A (zh) | 藉由利用氮氣之鋅靶材的反應性濺鍍所產生的薄膜半導體材料 | |
| CN107026070B (zh) | 半导体装置的制作方法 | |
| US20090170252A1 (en) | Formation method of metallic compound layer, manufacturing method of semiconductor device, and formation apparatus for metallic compound layer | |
| JP5018473B2 (ja) | 半導体装置の製造方法 | |
| CN114122109A (zh) | 一种沟槽二极管势垒层制备方法 | |
| US20030227055A1 (en) | Semiconductor device having\ gate with negative slope and method for manufacturing the same | |
| CN102212792A (zh) | 以氮气为掺杂源一步法制备氮掺杂p型氧化锌薄膜的方法 | |
| CN109652770A (zh) | 一种利用半导体基体来调控气相沉积金属薄膜织构的方法 | |
| CN115223857A (zh) | 一种金属硅化物合金的快速退火方法 | |
| KR100429296B1 (ko) | 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조방법 | |
| Murakami et al. | Thermally stable ohmic contacts to n‐type GaAs. VII. Addition of Ge or Si to NiInW ohmic contacts | |
| US20040009680A1 (en) | Seedless method of forming a silicon germanium layer on a gate dielectric layer | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| TW200936826A (en) | Silicon wafer and method for manufacturing the same | |
| CN106987825A (zh) | 一种基于单原子层沉积的金属生长方法 | |
| CN101651094B (zh) | 多晶硅薄膜及栅极的形成方法 | |
| CN109698257A (zh) | 一种纳米CdS/Si异质结的制备方法 | |
| US20090215202A1 (en) | Controlled edge resistivity in a silicon wafer | |
| CN109487211A (zh) | 一种薄膜电路及其溅射金属涂层的形成方法 | |
| CN116525419B (zh) | 一种coolmos用硅外延片的制备方法 | |
| US11676813B2 (en) | Doping semiconductor films |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220301 |
|
| RJ01 | Rejection of invention patent application after publication |