JP5018473B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5018473B2 JP5018473B2 JP2007340900A JP2007340900A JP5018473B2 JP 5018473 B2 JP5018473 B2 JP 5018473B2 JP 2007340900 A JP2007340900 A JP 2007340900A JP 2007340900 A JP2007340900 A JP 2007340900A JP 5018473 B2 JP5018473 B2 JP 5018473B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- sige
- supply line
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
先ず、SiGe膜を形成する装置について説明する。この装置は、バッチ式の縦型反応炉を備えたCVD装置である。図4は、成膜装置の概要を示す模式図である。
次に、参考例について説明する。図8A乃至図8Fは、参考例の半導体装置の製造方法を工程順に示す断面図である。
次に、第1の実施形態について説明する。SiGe層中のGe濃度は、GeH4ガスの分圧を変化させなくとも、HClガスの分圧を変化させれば、制御することができる。つまり、H2ガスの分圧、SiH4ガスの分圧、B2H6ガス及びGeH4ガスの分圧を固定した状態で、HClガスの分圧を変化させると、形成されるSiGe層中のGe濃度が変化する。図11に、HClガスの分圧とSiGe層中のGe濃度との関係を示す。図11に示すように、HClガスの分圧が高くなるほど、Ge濃度が上昇する。そこで、第1の実施形態では、参考例とは異なり、GeH4ガスの分圧を固定しつつ、HClガスの分圧を変化させる。
次に、第2の実施形態について説明する。図12に示すように、縦型反応炉11内には、複数の半導体基板20が縦方向に並べて配置される。このような場合、炉内供給ライン14から供給された原料ガス中のGeH4ガス21は、縦型反応炉11内の上流から下流に向けて消費されながら流れる。なお、縦型反応炉11には、排気のためのポンプ17が繋げられており、このポンプ17と縦型反応炉11との間にはバルブV3が取り付けられている。
複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返すことを特徴とする半導体装置の製造方法。
前記複数のSiGe層として、下から順にGe濃度が高くなるものを形成することを特徴とする付記1に記載の半導体装置の製造方法。
前記Geの原料としてGeH4ガスを用い、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記GeH4ガスの分圧を変更することを特徴とする付記1に記載の半導体装置の製造方法。
前記混合ガスとして、更にHClガスを含むものを用い、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記HClガスの分圧を変更することを特徴とする付記1に記載の半導体装置の製造方法。
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、
前記混合ガスの流量及び前記反応炉から排気されるガスの排気コンダクタンスを変更することを特徴とする付記1に記載の半導体装置の製造方法。
Ge濃度が低いSiGe層を形成する場合ほど、前記流量及び前記排気コンダクタンスを高くすることを特徴とする付記5に記載の半導体装置の製造方法。
前記流量及び前記排気コンダクタンスを互いに同じ倍率で変更することを特徴とする付記5に記載の半導体装置の製造方法。
前記反応炉として、縦型反応炉を用いることを特徴とする付記5に記載の半導体装置の製造方法。
前記半導体基板としてSi基板を用いることを特徴とする付記1に記載の半導体装置の製造方法。
前記複数のSiGe層を積層する工程の前に、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板の表面に、平面視で前記ゲート電極を挟む2個の不純物拡散層を形成する工程と、
前記不純物拡散層の表面に溝を形成する工程と、
を有し、
前記複数のSiGe層を積層する工程において、前記複数のSiGe層を前記溝内にエピタキシャル成長させることを特徴とする付記1に記載の半導体装置の製造方法。
前記SiGe層の形成を化学気相成長法により行うことを特徴とする付記1に記載の半導体装置の製造方法。
前記混合ガスとして、H2ガス、SiH4ガス、GeH4ガス、B2H6ガス及びHClガスを含むものを用いることを特徴とする付記1に記載の半導体装置の製造方法。
12:供給ライン
13:マスフローメータ(MFC)
14:炉内供給ライン
15:排気ライン
16:制御部
17:ポンプ
V1、V2、V3:バルブ
Claims (8)
- 複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返し、
前記混合ガスとして、更にHClガスを含むものを用い、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記HClガスの分圧を変更することを特徴とする半導体装置の製造方法。 - 複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返し、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、
前記混合ガスの流量及び前記反応炉から排気されるガスの排気コンダクタンスを変更することを特徴とする半導体装置の製造方法。 - Ge濃度が低いSiGe層を形成する場合ほど、前記流量及び前記排気コンダクタンスを高くすることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記流量及び前記排気コンダクタンスを互いに同じ倍率で変更することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記複数のSiGe層として、下から順にGe濃度が高くなるものを形成することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記反応炉として、縦型反応炉を用いることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体基板としてSi基板を用いることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 前記複数のSiGe層を積層する工程の前に、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板の表面に、平面視で前記ゲート電極を挟む2個の不純物拡散層を形成する工程と、
前記不純物拡散層の表面に溝を形成する工程と、
を有し、
前記複数のSiGe層を積層する工程において、前記複数のSiGe層を前記溝内にエピタキシャル成長させることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007340900A JP5018473B2 (ja) | 2007-12-28 | 2007-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007340900A JP5018473B2 (ja) | 2007-12-28 | 2007-12-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009164281A JP2009164281A (ja) | 2009-07-23 |
JP5018473B2 true JP5018473B2 (ja) | 2012-09-05 |
Family
ID=40966571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007340900A Expired - Fee Related JP5018473B2 (ja) | 2007-12-28 | 2007-12-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018473B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8994104B2 (en) | 1999-09-28 | 2015-03-31 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
JP5489563B2 (ja) | 2009-07-10 | 2014-05-14 | カヤバ工業株式会社 | ハイブリッド建設機械の制御装置 |
JP5419572B2 (ja) | 2009-07-10 | 2014-02-19 | カヤバ工業株式会社 | ハイブリッド建設機械の制御装置 |
JP5298069B2 (ja) * | 2010-05-20 | 2013-09-25 | 株式会社小松製作所 | 電動アクチュエータの制御装置 |
US8901537B2 (en) | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
JP6258813B2 (ja) * | 2014-08-12 | 2018-01-10 | 東京エレクトロン株式会社 | ゲルマニウム膜の成膜方法および成膜装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05206033A (ja) * | 1992-01-28 | 1993-08-13 | Kokusai Electric Co Ltd | Cvd膜生成方法及び装置 |
JP3736322B2 (ja) * | 2000-04-26 | 2006-01-18 | 昭和電工株式会社 | 気相成長装置 |
JP2002093791A (ja) * | 2000-09-20 | 2002-03-29 | Ebara Corp | Cvd装置及び成膜方法 |
JP2003347229A (ja) * | 2002-05-31 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
US7560352B2 (en) * | 2004-12-01 | 2009-07-14 | Applied Materials, Inc. | Selective deposition |
-
2007
- 2007-12-28 JP JP2007340900A patent/JP5018473B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009164281A (ja) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7960236B2 (en) | Phosphorus containing Si epitaxial layers in N-type source/drain junctions | |
KR100275397B1 (ko) | 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일형성 방법 및 전계 효과 트랜지스터 | |
JP5018473B2 (ja) | 半導体装置の製造方法 | |
US6911401B2 (en) | Method for CVD process control for enhancing device performance | |
US7880228B2 (en) | Semiconductor device including MISFET | |
US8835263B2 (en) | Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe | |
TWI512792B (zh) | 選擇性磊晶製程控制 | |
US7985985B2 (en) | Semiconductor device and method of fabricating the same | |
US20080026149A1 (en) | Methods and systems for selectively depositing si-containing films using chloropolysilanes | |
US7678631B2 (en) | Formation of strain-inducing films | |
WO2006014471A1 (en) | Silicon nitride film with stress control | |
KR20090106478A (ko) | 합금이 아닌 실리사이드를 갖는 이동도가 증대된 mosfet들을 위한 구조체 및 방법 | |
US20090065816A1 (en) | Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure | |
US11018223B2 (en) | Methods for forming device isolation for semiconductor applications | |
CN102956445A (zh) | 一种锗硅外延层生长方法 | |
JP2008177319A (ja) | 半導体装置の製造方法および半導体装置 | |
US20110237074A1 (en) | Method of manufacturing semiconductor device | |
US20120258582A1 (en) | Method and apparatus for selectively growing doped epitaxial film | |
JP2001284468A (ja) | 半導体装置およびその製造方法 | |
US7605031B1 (en) | Semiconductor device having strain-inducing substrate and fabrication methods thereof | |
JP5206427B2 (ja) | 半導体装置の製造方法 | |
TWI520335B (zh) | 形成半導體結構的方法與設備 | |
CN117558762A (zh) | 一种沟槽型mosfet及制备方法 | |
CN115132579A (zh) | 多晶硅层的炉内均匀性控制方法 | |
JP2005277255A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5018473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |