JP5018473B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5018473B2
JP5018473B2 JP2007340900A JP2007340900A JP5018473B2 JP 5018473 B2 JP5018473 B2 JP 5018473B2 JP 2007340900 A JP2007340900 A JP 2007340900A JP 2007340900 A JP2007340900 A JP 2007340900A JP 5018473 B2 JP5018473 B2 JP 5018473B2
Authority
JP
Japan
Prior art keywords
gas
sige
supply line
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007340900A
Other languages
English (en)
Other versions
JP2009164281A (ja
Inventor
洋介 島宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007340900A priority Critical patent/JP5018473B2/ja
Publication of JP2009164281A publication Critical patent/JP2009164281A/ja
Application granted granted Critical
Publication of JP5018473B2 publication Critical patent/JP5018473B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、高速動作が可能な半導体装置の製造方法に関する。
近年、電荷の移動度を高速化するためにチャネルに歪を生じさせたトランジスタについての研究が行われている。例えば、SiGe膜をソース及びドレインに形成したトランジスタについての研究が行われている。また、ホウ素(B)を含有するSiGe膜を形成したトランジスタについての研究も行われている。このようなトランジスタとしては、SiGe膜中のGe濃度が一定のもの、及びGe濃度が深さに応じて変化しているものが挙げられる。特許文献1及び2には、SiGe膜中のGe濃度が深さに応じて連続的に変化しているトランジスタが記載されている。
このようなトランジスタを備えた半導体装置を工業的に製造する場合、スループットの向上のためにはバッチ式の縦型反応炉を用いて複数の半導体基板に対してSiGe膜を形成することが好ましい。しかしながら、バッチ式の縦型反応炉を用いた場合には、一般に反応炉容積が大きく、炉内の各所に配置したウェハ間でGe濃度の均一性を確保することが困難であり、所望の特性を得にくい。
スループットの向上のためには、SiGe膜を高温下で形成することも考えられる。しかしながら、高温下では、欠陥が生じやすく、この結果、歪が緩和されてしまう。また、ドーパントの再拡散が生じて、所望の特性が得られないこともある。
このため、現状では、枚葉式の装置を用いてSiGe膜を形成している。多数の枚葉式の装置を用いれば、スループットを向上させることは可能であるが、それでは、コストが高くなってしまう。
特開2003−347229号公報 特開2000−323420号公報
本発明の目的は、バッチ式の反応炉を用いた場合でも、安定した特性を得ることができる半導体装置の製造方法を提供することにある。
本願発明者は、従来のバッチ式の縦型反応炉を用いてGe濃度を変化させた場合にGe濃度が安定しない原因について検討した。この結果、次のような傾向があることを見出した。
Bを含有するSiGe膜を形成する場合には、SiH4ガス、GeH4ガス、B26ガス、HClガス及びH2ガスの混合ガス原料ガスとして用いる。そして、Ge濃度を変化させるには、図1Aに示すように、GeH4ガスの分圧を高めればよい。但し、GeH4ガスの分圧を高めると、図1Bに示すように、SiGe膜の成長速度が速くなる。
このような傾向があるため、図2Aに示すように、GeH4ガスの分圧を時間に比例して変化させながらSi基板上にSiGe膜を形成した場合には、図2Bに示すように、成長初期におけるGe濃度の変化が急峻なものとなる。従って、混合ガスの組成等に生じた誤差が微小なものであっても、Ge濃度が大きく変動してしまう。
そして、本願発明者がこのような傾向に着目して、更に鋭意検討を重ねた結果、図3Aに示すように、GeH4ガスの分圧を段階的に変化させながらSi基板上にSiGe膜を形成した場合には、図3Bに示すように、Ge濃度も段階的に変化することが判明した。このようなGe濃度の段階的な変化は、分圧の制御によって容易に制御できるものであるため、SiGe膜全体のGe濃度を容易に制御できるといえる。
本願発明は、このような知見に基づいてなされたものである。
この半導体装置の製造方法は、複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含む。そして、前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返す。第1の製造方法では、前記混合ガスとして、更にHClガスを含むものを用い、前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記HClガスの分圧を変更する。第2の製造方法では、前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記混合ガスの流量及び前記反応炉から排気されるガスの排気コンダクタンスを変更する。
上記の半導体装置の製造方法によれば、複数のSiGe層の積層に当たり、混合ガスの流量の安定化と、混合ガスの一定流量での供給とを、GeH4ガス等のSiGe層のGe濃度に影響を及ぼすガスの分圧を変更した上で繰り返すので、SiGe層中のGe濃度の制御しにくい変化を抑制することができる。このため、バッチ処理を行っても安定した特性を得ることができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
(成膜装置)
先ず、SiGe膜を形成する装置について説明する。この装置は、バッチ式の縦型反応炉を備えたCVD装置である。図4は、成膜装置の概要を示す模式図である。
この成膜装置においては、原料ガスの供給ライン12にマスフローコントローラ(MFC)13が取り付けられている。原料ガスとしては、例えば、SiH4ガス、GeH4ガス、B26ガス、HClガス及びH2ガスが用いられ、夫々のガスに対応したガス供給ラインが設けてある。図4ではその一例として一つのラインのみを掲示している。SiH4はSiの原料ガスであり、GeH4はGeの原料ガスであり、B26はB(不純物)の原料ガスである。また、HClは絶縁膜上の成長を抑制して選択性を向上させるガスである。供給ライン12のMFC13よりも下流側は、炉内供給ライン14及び排気ライン15に分岐している。炉内供給ライン14にはバルブV1が取り付けられており、排気ライン15にはバルブV2が取り付けられている。そして、炉内供給ライン14が縦型反応炉11内まで延びている。更に、この成膜装置には、MFC13、バルブV1及びバルブV2の制御を行う制御部16も設けられている。制御部16は、例えば所定のプログラムに基づいて、MFC13における原料ガスの流量を制御し、また、バルブV1及びV2の開閉を制御する。
次に、図4に示す成膜装置を用いてGe濃度が変化するSiGe領域を形成する方法について説明する。図5は、Ge濃度が変化するSiGe領域を形成する方法を示すフローチャートである。また、図6A〜図6Cは、成膜装置の状態の遷移を示す模式図である。
先ず、図6Aに示すように、制御部16が、バルブV1を閉じると共に、バルブV2を開く(ステップS1)。
次いで、図6Bに示すように、制御部16がMFC13を制御することにより、供給ライン12に原料ガスを流し始める(ステップS2)。供給ライン12からMFC13を通過した原料ガスは排気ライン15に流れ、炉内供給ライン14には流れない。
その後、MFC13を流れる原料ガスの流量が安定したかを制御部16が判定する(ステップS3)。例えば、制御部16は、流量の変動幅が所定の範囲内に収まっているか判定する。制御部16は、流量が安定するまでこの判定を繰り返す。なお、ステップS3の処理に代えて、MFC13を流れる原料ガスの流量が安定するまでにかかる時間を前もって測定しておき、この測定結果に基づいて設定した時間が経過した後に、バルブV2を開き、バルブV1を閉じるという処理を行ってもよい。
そして、流量が安定すると、制御部16が、バルブV1を開くと共に、バルブV2を閉じる(ステップS4)。この結果、図6Cに示すように、供給ライン12からMFC13を通過した原料ガスは排気ライン15に流れなくなり、炉内供給ライン14に流れるようになる。
続いて、所定時間が経過したかを制御部16が判定する(ステップS5)。この所定時間は、形成しようとしているSiGe層の成長に必要とされる時間であり、実験等に基づいて容易に特定することができる。制御部16は、所定時間が経過するまでこの判定を繰り返す。
そして、所定時間が経過すると、制御部16が、バルブV1を閉じると共に、バルブV2を開く(ステップS6)。この結果、図6Bに示すように、供給ライン12からMFC13を通過した原料ガスは炉内供給ライン14に流れなくなり、排気ライン15に流れるようになる。
次いで、すべてのSiGe層の形成が終了したか、つまりGe濃度が変化するSiGe膜の全体が形成されたかを制御部16が判定する(ステップS7)。そして、すべてのSiGe層の形成が終了している場合には、原料ガスの供給を停止し(ステップS9)、処理を終了する。
一方、一部のSiGe層の形成が終了していない場合には、制御部16がMFC13を制御することにより、原料ガスの流量を調整する(ステップS8)。つまり、制御部16は、次に形成しようとするSiGe層に対して設定されている流量に調整する。そして、ステップS3以降の処理を、すべてのSiGe層の形成が終了するまで繰り返す。
原料ガスの供給開始(ステップS2)の直後及び原料ガスの流量調整(ステップS8)の直後では、原料ガスの流量が不安定となるが、図7に示すように、流量が安定するまでバルブV1が開くことがないため(ステップS3〜S4)、流量が安定した原料ガスのみを縦型反応炉11内に供給することができる。従って、縦型反応炉11を用いながら、各SiGe層のGe濃度を適切なものとすることができる。つまり、特性を安定させながらスループットを向上させることができる。
参考例
次に、参考例について説明する。図8A乃至図8Fは、参考例の半導体装置の製造方法を工程順に示す断面図である。
参考例では、先ず、図8Aに示すように、例えば表面が(001)面のn型シリコン基板1上に、例えば厚さが1.2nm程度のゲート絶縁膜2を形成する。ゲート絶縁膜2としては、例えば熱酸化膜又はSiON膜を形成する。次いで、ゲート絶縁膜2上にp型不純物が導入された多結晶シリコンからなるゲート電極3を形成する。その後、ゲート電極3をマスクとして、p型不純物のイオン注入を行うことにより、ゲート電極3の両脇において、シリコン基板1の表面に低濃度不純物拡散層4を形成する。
続いて、全面に、CVD法により酸化膜を形成し、更に絶縁膜を形成し、これらをエッチバックすることにより、図8Bに示すように、CVD酸化膜5及びサイドウォール絶縁膜6を形成する。CVD酸化膜5は、シリコン基板1の表面の一部及びゲート電極3の側面を覆う。次いで、ゲート電極3、CVD酸化膜5及びサイドウォール絶縁膜6をマスクとして、p型不純物のイオン注入を行うことにより、低濃度不純物拡散層4の一部と重畳する高濃度不純物拡散層7を形成する。
その後、図8Cに示すように、サイドウォール絶縁膜6と整合する溝(トレンチ)8を、高濃度不純物拡散層7内に形成する。溝8のチャネル領域側の側面は<111>面となっている。このような溝8は、ドライエッチングにより所定深さの溝を形成した後に、TMAH(Tetra Methyl Ammonium Hydroxide)等の有機アルカリ溶液を用いたウェットエッチングを行うことにより、自己整合的に形成することができる。
続いて、図4に示す成膜装置を用い、エピタキシャル成長法により、図8Dに示すように、溝8内にBを含有するp型の傾斜SiGe領域9aを形成する。このとき、詳細は後述するが、傾斜SiGe領域9aの構造を5層構造とし、溝8の底に近い層ほどGe濃度を低くする。また、例えば傾斜SiGe領域9aの最表面の溝8の底からの高さを、シリコン基板1の表面を基準としたときの溝8の深さよりも低くする。
なお、傾斜SiGe領域9aの形成前には、次のような前処理を行うことが好ましい。先ず、シリコン基板1の表面に存在する自然酸化膜を除去する。次いで、図4に示す成膜装置内において、水素雰囲気中で400℃〜600℃まで基板温度を昇温する。そして、圧力:5Pa〜1330Pa、温度:400℃〜600℃の条件下に最大で60分間程度保持することにより、水素ベーキングを行う。
また、傾斜SiGe領域9a中のGe濃度は、例えば20原子%未満とする。傾斜SiGe領域9a中のGe濃度を適切に規定することにより、傾斜SiGe領域9aとシリコン基板1との間の格子定数の相違(ミスマッチ)が小さくなり、これらの界面を基点とする転位が発生しにくくなる。
次いで、図4に示す成膜装置を用い、エピタキシャル成長法により、図8Eに示すように、傾斜SiGe領域9a上にBを含有するp型の固定SiGe領域9bを形成する。このとき、詳細は後述するが、固定SiGe領域9b中のGe濃度を、傾斜SiGe領域9aの最表層のGe濃度以上とする。また、例えば、固定SiGe領域9bの表面をシリコン基板1の表面に揃える。
また、固定SiGe領域9b中のGe濃度は、例えば20原子%以上とする。固定SiGe領域9b中のGe濃度を適切に規定することにより、固定SiGe領域9bとシリコン基板1との間の格子定数の相違(ミスマッチ)が大きくなり、チャネル領域に一軸性の圧縮応力を効果的に作用する。
その後、図4に示す成膜装置を用い、エピタキシャル成長法により、図8Fに示すように、固定SiGe領域9b上に犠牲SiGe膜9cを形成する。このとき、犠牲SiGe膜9c中のGe濃度を、固定SiGe領域9bのGe濃度より低くする。
犠牲SiGe膜9c中のGe濃度を適切に規定することにより、後のシリサイド化処理の際に、抵抗率が高いNiSi2相が形成されにくくなる。NiSi2相はNiSi相と比較して抵抗が高く、(111)面で囲まれたスパイクを形成しやすい。このため、NiSi2相が存在すると、トランジスタの電流駆動能力が劣化しやすく、また、リーク電流が増大しやすい。これに対し、犠牲SiGe膜9c中のGe濃度を適切に規定すれば、このような問題を未然に回避できる。
続いて、エピタキシャル成長法により、図8Fに示すように、犠牲SiGe膜9c上にSi膜9dを形成する。更に、全面にNi層等を形成し、熱処理を行うことにより、Si膜9dの表面及びゲート電極3の表面にシリサイド層を形成する。このとき、シリサイド層が犠牲SiGe膜9cまで拡がって形成されてもよい。その後、層間絶縁膜及び配線等を形成して半導体装置を完成させる。
このようにして製造された半導体装置では、図4に示す成膜装置を用いて傾斜SiGe領域9a、固定SiGe領域9b及び犠牲SiGe膜9cが形成されているため、その特性は安定したものとなる。
ここで、図4に示す成膜装置を用いて傾斜SiGe領域9a及び固定SiGe領域9bを形成する際の具体的な条件について説明する。傾斜SiGe領域9a及び固定SiGe領域9bの形成に当たっては、H2ガスの分圧を1Pa〜100Paの範囲内で固定し、SiH4ガスの分圧を1Pa〜10Paの範囲内で固定する。また、B26ガスの分圧を0.0001Pa〜0.1Paの範囲内で固定し、HClガスの分圧を0.1Pa〜10Paの範囲内で固定する。例えば、H2ガスの分圧を32Paとし、SiH4ガスの分圧を5Paとし、B26ガスの分圧を0.005Paとし、HClガスの分圧を3Paとする。また、GeH4ガスの分圧は、形成しようとする層又は膜中のGe濃度に応じて、0.001Pa〜1Paの範囲内で選択する。また、Bのドーピング量は、1×1019〜1×1021cm-3程度とする。
また、傾斜SiGe領域9aを構成する5層のSiGe層の各厚さは、例えば4nmとし、固定SiGe領域9bの厚さは、例えば36nmとする。更に、図9に示すように、傾斜SiGe領域9aを構成する5層のSiGe層中のGe濃度は、溝の底側から順に、例えば14原子%(第1層)、16原子%(第2層)、18原子%(第3層)、20原子%(第4層)、22原子%(第5層)とし、固定SiGe領域9b中のGe濃度は、例えば24原子%とする。また、犠牲SiGe膜9c中のGe濃度は、例えば20原子%とする。また、傾斜SiGe領域9aを構成する5層のSiGe層の形成のための原料ガスの縦型反応炉11内への供給時間は、例えば、第1層〜第4層において4.5分間とし、第5層において5分間とし、固定SiGe領域9bの形成のための原料ガスの縦型反応炉11内への供給時間は、例えば46分間とする。また、原料ガスの流量の安定に必要な時間は約1分間である。
また、GeH4ガスの分圧の変化をグラフに表すと図10Aのようになる。なお、本参考例では、図10Bに示すように、排気コンダクタンスは一定とする。
このような参考例によれば、Ge濃度の変化が所望のものとなり、特性が安定したトランジスタを備えた半導体装置を、バッチ処理により高いスループットで製造することができる。
(第の実施形態)
次に、第の実施形態について説明する。SiGe層中のGe濃度は、GeH4ガスの分圧を変化させなくとも、HClガスの分圧を変化させれば、制御することができる。つまり、H2ガスの分圧、SiH4ガスの分圧、B26ガス及びGeH4ガスの分圧を固定した状態で、HClガスの分圧を変化させると、形成されるSiGe層中のGe濃度が変化する。図11に、HClガスの分圧とSiGe層中のGe濃度との関係を示す。図11に示すように、HClガスの分圧が高くなるほど、Ge濃度が上昇する。そこで、第の実施形態では、参考例とは異なり、GeH4ガスの分圧を固定しつつ、HClガスの分圧を変化させる。
具体的には、傾斜SiGe領域9a及び固定SiGe領域9bの形成に当たり、H2ガスの分圧を1Pa〜100Paの範囲内で固定し、SiH4ガスの分圧を1Pa〜10Paの範囲内で固定する。また、B26ガスの分圧を0.0001Pa〜0.1Paの範囲内で固定し、GeH4ガスの分圧を0.001Pa〜1Paの範囲内で固定する。例えば、H2ガスの分圧を32Paとし、SiH4ガスの分圧を5Paとし、B26ガスの分圧を0.005Paとし、GeH4ガスの分圧を0.15Paとする。また、HClガスの分圧は、形成しようとする層又は膜中のGe濃度に応じて、0.1Pa〜10Paの範囲内で選択する。
このような第の実施形態によっても参考例と同様に、特性が安定したトランジスタを備えた半導体装置を高いスループットで製造することができる。
(第の実施形態)
次に、第の実施形態について説明する。図12に示すように、縦型反応炉11内には、複数の半導体基板20が縦方向に並べて配置される。このような場合、炉内供給ライン14から供給された原料ガス中のGeH4ガス21は、縦型反応炉11内の上流から下流に向けて消費されながら流れる。なお、縦型反応炉11には、排気のためのポンプ17が繋げられており、このポンプ17と縦型反応炉11との間にはバルブV3が取り付けられている。
そして、図13Aに示すように、GeH4ガス21の消費率は、その流量が小さいほど大きくなる。ここで、消費率とは、炉内供給ライン14から供給されたGeH4ガス21の量に対する排気されるまでの間に消費された量の割合である。従って、図9に示すような傾斜SiGe領域9aを形成しようとした場合には、半導体基板20の数によっては、特に第1層及び第2層の形成の際に下流側でGeH4ガス21が不足する可能性もある。これは、原料ガス中の他の成分についても同様である。
そこで、第の実施形態では、図13B中の△印のように、Ge濃度が低いSiGe層を形成する時ほど、原料ガスの流量を多くすると共に、排気コンダクタンスを高くする。例えば、あるSiGe層を形成する際の流量及び排気コンダクタンスを基準として、流量及び排気コンダクタンスを同じ倍率で制御する。この流量及び排気コンダクタンスの制御は、例えば制御部16によるMFC13、ポンプ17及びバルブV3の制御に基づいて行われる。なお、図13B中のコンダクタンス上昇率は、最も低い排気コンダクタンスを基準(1)として、排気コンダクタンスが何倍となっているかを示す値である。
このような排気コンダクタンスの制御を行わない場合には、図13B中の●印のように、Ge濃度が低いSiGe層の形成の際には消費率が高くなるのに対し、このような制御を行うと、図13B中の□印のように、消費率が低く安定する。この結果、縦型反応炉11の全体にわたって安定してGeH4ガス21が供給されるので、縦型反応炉11内でのばらつきをより一層抑制することができる。
そして、GeH4ガスの分圧の変化をグラフに表すと、参考例と同様に図14Aのようになるが、排気コンダクタンスは、図14Bに示すように、GeH4ガスの分圧が低いときほど高くしている。
このような第の実施形態によれば、上述のように、縦型反応炉11内でのばらつきをより一層抑制することができる。
なお、流量及び排気コンダクタンスを常に同じ倍率で制御する必要はなく、これらの倍率にずれがあってもよい。
また、ばらつきを抑制するのみであれば、排気コンダクタンスを全体的に高くすることも考えられるが、未反応のまま排気されるガスが多くなるため、大幅にコストが上昇してしまう。
なお、これまでの参考例及び実施形態では、pチャネルMOSトランジスタについてのみ説明しているが、nチャネルMOSトランジスタもpチャネルMOSトランジスタと並行して、素子分離領域によってpチャネルMOSトランジスタから分離された素子活性領域内に形成することが好ましい。
また、nチャネルMOSトランジスタとして歪シリコントランジスタを形成することも可能である。この場合には、溝内に、炭素(C)が導入されたSi層を形成すればよい。Cの格子定数はSiのそれよりも低いので、SiGe膜を形成した場合に対して逆方向の応力及び歪が生じることになる。また、nチャネルMOSトランジスタでは、キャリアが電子である。従って、pチャネルMOSトランジスタと同様に、キャリアの移動度が向上する。
また、いずれの参考例及び実施形態においても、混合ガスの成分は上述のものに限定されない。また、Geの原料はGeH4ガスに限定されない。また、傾斜SiGe膜を構成するSiGe層の数は5である必要はなく、2以上であればよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返すことを特徴とする半導体装置の製造方法。
(付記2)
前記複数のSiGe層として、下から順にGe濃度が高くなるものを形成することを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記Geの原料としてGeH4ガスを用い、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記GeH4ガスの分圧を変更することを特徴とする付記1に記載の半導体装置の製造方法。
(付記4)
前記混合ガスとして、更にHClガスを含むものを用い、
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記HClガスの分圧を変更することを特徴とする付記1に記載の半導体装置の製造方法。
(付記5)
前記Ge濃度に影響を及ぼすものの分圧を変更する際に、
前記混合ガスの流量及び前記反応炉から排気されるガスの排気コンダクタンスを変更することを特徴とする付記1に記載の半導体装置の製造方法。
(付記6)
Ge濃度が低いSiGe層を形成する場合ほど、前記流量及び前記排気コンダクタンスを高くすることを特徴とする付記5に記載の半導体装置の製造方法。
(付記7)
前記流量及び前記排気コンダクタンスを互いに同じ倍率で変更することを特徴とする付記5に記載の半導体装置の製造方法。
(付記8)
前記反応炉として、縦型反応炉を用いることを特徴とする付記5に記載の半導体装置の製造方法。
(付記9)
前記半導体基板としてSi基板を用いることを特徴とする付記1に記載の半導体装置の製造方法。
(付記10)
前記複数のSiGe層を積層する工程の前に、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体基板の表面に、平面視で前記ゲート電極を挟む2個の不純物拡散層を形成する工程と、
前記不純物拡散層の表面に溝を形成する工程と、
を有し、
前記複数のSiGe層を積層する工程において、前記複数のSiGe層を前記溝内にエピタキシャル成長させることを特徴とする付記1に記載の半導体装置の製造方法。
(付記11)
前記SiGe層の形成を化学気相成長法により行うことを特徴とする付記1に記載の半導体装置の製造方法。
(付記12)
前記混合ガスとして、H2ガス、SiH4ガス、GeH4ガス、B26ガス及びHClガスを含むものを用いることを特徴とする付記1に記載の半導体装置の製造方法。
GeH4ガスの分圧とSiGe膜中のGe濃度との関係を示すグラフである。 GeH4ガスの分圧とSiGe膜の成長速度との関係を示すグラフである。 GeH4ガスの分圧の制御の内容の例を示すグラフである。 図2Aに示す制御が行われた場合のSi基板の表面からの距離とGe濃度のとの関係を示すグラフである。 GeH4ガスの分圧の制御の内容の他の例を示すグラフである。 図3Aに示す制御が行われた場合のSi基板の表面からの距離とGe濃度のとの関係を示すグラフである。 成膜装置の概要を示す模式図である。 Ge濃度が変化するSiGe領域を形成する方法を示すフローチャートである。 成膜装置の状態の遷移を示す模式図である。 図6Aに引き続き、成膜装置の状態の遷移を示す模式図である。 図6Bに引き続き、成膜装置の状態の遷移を示す模式図である。 原料ガスの流量の変化を示すグラフである。 半導体装置の製造方法を示す断面図である。 図8Aに引き続き、半導体装置の製造方法を示す断面図である。 図8Bに引き続き、半導体装置の製造方法を示す断面図である。 図8Cに引き続き、半導体装置の製造方法を示す断面図である。 図8Dに引き続き、半導体装置の製造方法を示す断面図である。 図8Eに引き続き、半導体装置の製造方法を示す断面図である。 傾斜SiGe領域9a及び固定SiGe領域9bの詳細を示す図である。 参考例におけるGeH4ガスの分圧の変化を示すグラフである。 参考例における排気コンダクタンスの変化を示すグラフである。 HClガスの分圧とSiGe膜中のGe濃度との関係を示すグラフである。 縦型反応炉11内に導入されたGeH4ガスの流れを示す図である。 GeH4ガス21の流量と消費率との関係を示すグラフである。 SiGe膜中のGe濃度とGeH4ガスの消費率及びコンダクタンス上昇率との関係を示すグラフである。 の実施形態におけるGeH4ガスの分圧の変化を示すグラフである。 の実施形態における排気コンダクタンスの変化を示すグラフである。
符号の説明
11:縦型反応炉
12:供給ライン
13:マスフローメータ(MFC)
14:炉内供給ライン
15:排気ライン
16:制御部
17:ポンプ
V1、V2、V3:バルブ

Claims (8)

  1. 複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
    前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
    前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
    前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返し、
    前記混合ガスとして、更にHClガスを含むものを用い、
    前記Ge濃度に影響を及ぼすものの分圧を変更する際に、前記HClガスの分圧を変更することを特徴とする半導体装置の製造方法。
  2. 複数枚の半導体基板が配置された反応炉内において、前記半導体基板上に、互いにGe濃度が相違する複数のSiGe層を積層する工程において、
    前記反応炉内に延びる炉内供給ライン及び前記反応炉の外部に延びる排気ラインに繋がった供給ラインに、前記炉内供給ラインが閉じ、前記排気ラインが開いた状態で、Siの原料ガス及びGeの原料ガスを含む混合ガスを流すことにより、前記排気ラインに前記混合ガスを流す第1の工程と、
    前記供給ラインにおける前記混合ガスの流量の変動幅が所定の範囲内に収まった後に、前記炉内供給ラインを開き、前記排気ラインを閉じることにより、前記炉内供給ラインから前記反応炉内に前記混合ガスを一定の流量で流し、前記複数のSiGe層のうちの一つを形成する第2の工程と、を含み、
    前記混合ガスに含まれるガスのうちでSiGe層のGe濃度に影響を及ぼすものの分圧を変更した上で、前記第1の工程と前記第2の工程とを繰り返し、
    前記Ge濃度に影響を及ぼすものの分圧を変更する際に、
    前記混合ガスの流量及び前記反応炉から排気されるガスの排気コンダクタンスを変更することを特徴とする半導体装置の製造方法。
  3. Ge濃度が低いSiGe層を形成する場合ほど、前記流量及び前記排気コンダクタンスを高くすることを特徴とする請求項に記載の半導体装置の製造方法。
  4. 前記流量及び前記排気コンダクタンスを互いに同じ倍率で変更することを特徴とする請求項に記載の半導体装置の製造方法。
  5. 前記複数のSiGe層として、下から順にGe濃度が高くなるものを形成することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記反応炉として、縦型反応炉を用いることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記半導体基板としてSi基板を用いることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記複数のSiGe層を積層する工程の前に、
    前記半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記半導体基板の表面に、平面視で前記ゲート電極を挟む2個の不純物拡散層を形成する工程と、
    前記不純物拡散層の表面に溝を形成する工程と、
    を有し、
    前記複数のSiGe層を積層する工程において、前記複数のSiGe層を前記溝内にエピタキシャル成長させることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
JP2007340900A 2007-12-28 2007-12-28 半導体装置の製造方法 Expired - Fee Related JP5018473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007340900A JP5018473B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007340900A JP5018473B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009164281A JP2009164281A (ja) 2009-07-23
JP5018473B2 true JP5018473B2 (ja) 2012-09-05

Family

ID=40966571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007340900A Expired - Fee Related JP5018473B2 (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5018473B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP5489563B2 (ja) 2009-07-10 2014-05-14 カヤバ工業株式会社 ハイブリッド建設機械の制御装置
JP5419572B2 (ja) 2009-07-10 2014-02-19 カヤバ工業株式会社 ハイブリッド建設機械の制御装置
JP5298069B2 (ja) * 2010-05-20 2013-09-25 株式会社小松製作所 電動アクチュエータの制御装置
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP6258813B2 (ja) * 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206033A (ja) * 1992-01-28 1993-08-13 Kokusai Electric Co Ltd Cvd膜生成方法及び装置
JP3736322B2 (ja) * 2000-04-26 2006-01-18 昭和電工株式会社 気相成長装置
JP2002093791A (ja) * 2000-09-20 2002-03-29 Ebara Corp Cvd装置及び成膜方法
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition

Also Published As

Publication number Publication date
JP2009164281A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
US7960236B2 (en) Phosphorus containing Si epitaxial layers in N-type source/drain junctions
KR100275397B1 (ko) 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일형성 방법 및 전계 효과 트랜지스터
JP5018473B2 (ja) 半導体装置の製造方法
US6911401B2 (en) Method for CVD process control for enhancing device performance
US7880228B2 (en) Semiconductor device including MISFET
US8835263B2 (en) Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe
TWI512792B (zh) 選擇性磊晶製程控制
US7985985B2 (en) Semiconductor device and method of fabricating the same
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
US7678631B2 (en) Formation of strain-inducing films
WO2006014471A1 (en) Silicon nitride film with stress control
KR20090106478A (ko) 합금이 아닌 실리사이드를 갖는 이동도가 증대된 mosfet들을 위한 구조체 및 방법
US20090065816A1 (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
US11018223B2 (en) Methods for forming device isolation for semiconductor applications
CN102956445A (zh) 一种锗硅外延层生长方法
JP2008177319A (ja) 半導体装置の製造方法および半導体装置
US20110237074A1 (en) Method of manufacturing semiconductor device
US20120258582A1 (en) Method and apparatus for selectively growing doped epitaxial film
JP2001284468A (ja) 半導体装置およびその製造方法
US7605031B1 (en) Semiconductor device having strain-inducing substrate and fabrication methods thereof
JP5206427B2 (ja) 半導体装置の製造方法
TWI520335B (zh) 形成半導體結構的方法與設備
CN117558762A (zh) 一种沟槽型mosfet及制备方法
CN115132579A (zh) 多晶硅层的炉内均匀性控制方法
JP2005277255A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees