CN102844474B - 外延碳化硅单晶基板及其制造方法 - Google Patents

外延碳化硅单晶基板及其制造方法 Download PDF

Info

Publication number
CN102844474B
CN102844474B CN201180018417.5A CN201180018417A CN102844474B CN 102844474 B CN102844474 B CN 102844474B CN 201180018417 A CN201180018417 A CN 201180018417A CN 102844474 B CN102844474 B CN 102844474B
Authority
CN
China
Prior art keywords
doped layer
impurity
silicon carbide
single crystal
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180018417.5A
Other languages
English (en)
Other versions
CN102844474A (zh
Inventor
蓝乡崇
柘植弘志
星野泰三
藤本辰雄
胜野正和
中林正史
矢代弘克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Publication of CN102844474A publication Critical patent/CN102844474A/zh
Application granted granted Critical
Publication of CN102844474B publication Critical patent/CN102844474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

本发明提供一种在偏离角度为1°~6°的碳化硅单晶基板上具有掺杂密度的面内均匀性优良的碳化硅外延膜的外延碳化硅单晶基板。外延膜通过使0.5μm以下的掺杂层和0.1μm以下的无掺杂层重复而生长。通过将材料气体中的碳原子数相对于硅原子数的比（C/Si比）规定为1.5~2.0而形成掺杂层，通过将C/Si比规定为0.5以上且低于1.5而形成无掺杂层。由此提供一种在偏离角度小的碳化硅单晶基板上具有高品质且掺杂密度的面内均匀性优良的碳化硅外延膜的外延碳化硅单晶基板。

Description

外延碳化硅单晶基板及其制造方法
技术领域
本发明涉及外延碳化硅（SiC）单晶基板及其制造方法。
背景技术
碳化硅（SiC）由于耐热性及机械强度优良，在物理化学方面稳定而作为耐环境性半导体材料引人注目。此外，近年来，作为高频高耐压电子器件等的基板对SiC单晶基板的需求高涨。
在采用SiC单晶基板制作电力器件、高频器件等时，通常，一般采用称为热CVD法（热化学蒸镀法）的方法在基板上外延生长SiC薄膜，或通过离子注入法直接打入掺杂剂。为后者即离子注入法的情况时，需要在注入后进行高温下的退火，因此多通过外延生长形成薄膜。
在外延膜上形成器件时，为了稳定地制造如设计的器件，外延膜的膜厚及掺杂密度、特别是掺杂密度的晶片面内均匀性是重要的。近年来，随着晶片的大口径化的发展，器件的面积也增大。从如此的观点出发，为了提高器件成品率，掺杂密度的均匀性更重要。在目前主流的3及4英寸晶片上的SiC外延膜中，掺杂密度面内均匀性如果用标准偏差/平均值（σ/mean）表示为5～10%，但在上述的大口径晶片的情况下，需要使此值在5%以下。
另一方面，在基板的口径为3英寸以上时，从降低基底面位错等缺陷密度，以及提高由SiC锭制得的基板的收率等观点出发，作为基板的偏离角度，采用以往的从8°到大约4°乃至其以下。在具有如此小的偏离角度的基板上的外延生长时，生长时流动的材料气体中的碳原子数相对于硅原子数的比（C/Si比）一般比以往低。这是因为随着偏离角度减小，表面的台阶（step）数减少，难以产生台阶流动（step-flow）生长，有台阶积累（stepbunching）或外延缺陷容易增加的倾向，因而要抑制上述倾向。但是，如果降低上述C/Si比，则所谓位点竞争（site-competition）变得显著，外延生长时，氮原子这样的杂质从大气的进入增大。进入的氮原子在SiC中成为给体，因供给电子，载流子密度上升。另一方面，在生长气氛中，因残留氮存在，即使是不添加杂质元素而形成的无掺杂层也产生位点竞争（site-competition），因此通过降低C/Si比而生长的无掺杂层的残留载流子密度比以往的C/Si比时更高。关于此点，以下采用图1进行说明。
在以往那样的偏离角度（8°）的基板的情况下，使C/Si比在Ｘ附近进行生长，如果将此时的无掺杂层的残留载流子密度设定为NX，则以在大约4°乃至其以下的偏离角度的基板上生长时所需的低C/Si比Y（通常1.0左右）生长时的无掺杂层的残留载流子密度为NY（通常为0.8～1×1015cm-3左右）。另一方面，器件工作所需的载流子水平NC例如为1～5×1015cm-3，这大致为NY的范围，因此在C/Si比为Y时，能在不进行掺杂的状态下，得到已经具有接近器件工作所需的掺杂值的层。所以，为了通过有意导入掺杂气体即氮，且将该层的载流子水平控制在器件工作所需的值，应控制的掺杂量小，而与8°偏离基板时相比，难以得到掺杂密度的均匀性。另外，严格地讲，在晶片上的所有部分上C/Si比不固定，因此C/Si比比Y小的情况局部发生，在此种情况下，由图1得知，残留载流子密度变得大于NC。
图2a中示出在C/Si比为Y的部分进行掺杂时的掺杂密度分布图，图2b中示出在相同晶片内在C/Si比小于Y的部分（0.8～0.9左右）进行掺杂时的掺杂密度分布图。如果将NB1和NB2作为在各自的部分的残留载流子密度，则通常NB1为0.8～1×1015cm-3左右，NB2为1～3×1015cm-3左右，因此为NB1＜NB2≈NC。在晶片内的图2a的部分中，在为了得到NC进行了掺杂时，NC－NB1为掺杂量，因此在图2b的部分，必然NC－NB1＋NB2为掺杂值。所以，NB2－NB1为在图2a和图2b的部分的掺杂偏差，这可成为比NC的10%左右更大的值。之所以产生如此的现象，是因为在4°乃至其以下的偏离角度的基板上的生长所需的C/Si比Y附近，图1中的曲线的斜率增大，也就是说在Y附近即使是C/Si比的微小的偏差，NB2－NB1的值也增大，使掺杂密度的面内分布均匀性大大降低。
所以，虽是今后可期待在器件中应用的SiC外延生长基板，但是如果将基板的偏离角度规定为以往的从8°到大约4°乃至其以下，则因必须降低C/Si比而进行生长，使掺杂密度的晶片面内均匀性劣化，在器件应用上存在问题。
可是，作为在偏离角度为4°以下的SiC单晶基板上形成高品质的外延膜的方法，本发明人等提出了通过将外延膜的材料气体中所含的碳和硅的原子数比（C/Si）规定为0.5以上且低于1.0而生长的层（缺陷降低层）和和通过将C/Si规定为1.0~1.5而生长的层（活性层）的形成方法（参照专利文献1）。可是，该方法的目的是得到三角形状的外延缺陷或表面粗糙少的外延膜，关于晶片面内的外延膜的掺杂密度，没有对确保均匀性的直接的手段进行教示的记载。
现有技术文献
专利文献
专利文献1：日本特开2009-256138号公报
发明内容
发明所要解决的问题
本发明的目的在于，提供一种在采用偏离角度为1°~6°的基板的外延生长中，即使在降低碳和硅的原子数比（C/Si）时，通过抑制偏差，也具有掺杂密度的晶片面内均匀性优良的高品质外延膜的外延SiC单晶基板及其制造方法。
用于解决问题的手段
本发明人等发现：在外延生长时，将不添加杂质元素而形成的无掺杂层和一边添加杂质元素一边形成的掺杂层分别层叠多层，而且使该无掺杂层及掺杂层生长时的C/Si比和它们的厚度变化，对于解决上述问题是非常有效的。
本发明是基于上述见识而完成的。更详细地讲，本发明的外延碳化硅单晶基板是在偏离角度（offangle）为1°~6°的碳化硅单晶基板上具有通过化学气相沉积法形成的碳化硅外延膜的外延碳化硅单晶基板，其特征在于，该外延膜通过将一边添加杂质元素一边形成的厚度为0.5μm以下的掺杂层和不添加杂质元素而形成的厚度为0.1μm以下的无掺杂层交替层叠，分别具有2层以上的掺杂层及无掺杂层。
本发明例如包含以下方式。
（1）一种外延碳化硅单晶基板，其特征在于，其是在偏离角度为1°~6°的碳化硅单晶基板上具有通过化学气相沉积法形成的碳化硅外延膜的外延碳化硅单晶基板，
其中，该外延膜通过将一边添加杂质元素一边形成的厚度为0.5μm以下的掺杂层和不添加杂质元素而形成的厚度为0.1μm以下的无掺杂层交替层叠，分别具有2层以上的掺杂层及无掺杂层。
（2）根据上述（1）所述的外延碳化硅单晶基板，其特征在于，所述掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为1.5~2.0而形成，而且，所述无掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为0.5以上且低于1.5而形成。
（3）根据上述（1）或（2）所述的外延碳化硅单晶基板，其特征在于，所述掺杂层的厚度大于所述无掺杂层的厚度。
（4）根据上述（1）～（3）中任一项所述的外延碳化硅单晶基板，其特征在于，所述掺杂层的掺杂原子数密度为1×1015cm－3以上。
（5）一种外延碳化硅单晶基板的制造方法，其特征在于，其是通过在偏离角度为1°~6°的碳化硅单晶基板上通过化学气相沉积法形成碳化硅外延膜，从而制造外延碳化硅单晶基板的方法，
其中，通过使一边添加杂质元素一边形成的厚度为0.5μm以下的掺杂层和不添加杂质元素而形成的厚度为0.1μm以下的无掺杂层交替生长，且按照分别具有2层以上的掺杂层及无掺杂层的方式形成碳化硅外延膜，
所述掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为1.5~2.0而形成，
所述无掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为0.5以上且低于1.5而形成。
发明效果
根据本发明，可提供在偏离角度为1°~6°的基板上形成的外延膜中，掺杂密度的晶片面内均匀性优良的、高品质的外延SiC单晶基板。
此外，本发明的制造方法因采用CVD法（ChemicalVaporDeposition：化学气相沉积法），装置构成容易且控制性也优良，可得到均匀性、再现性高的外延膜。
另外，采用本发明的外延SiC单晶基板的器件由于形成在掺杂密度的晶片面内均匀性优良的高品质外延膜上，因此其特性及成品率提高。
附图说明
图1是表示C/Si比与残留载流子密度的关系的图。
图2a是表示在残留载流子密度低于器件工作所需的载流子水平的部分进行掺杂时的掺杂密度分布图的一个例子的图。
图2b是表示在残留载流子密度与器件工作所需的载流子水平大致同等的部分进行掺杂时的掺杂密度分布图的一个例子的图。
图3是表示进行以往的外延生长时的典型的生长顺序的一个例子的图。
图4是表示进行以往的外延生长时的C/Si比和N2气体流量的变化的图。
图5是表示通过本发明的一种方法进行外延生长时的生长顺序的一个例子的图。
图6是表示通过本发明的一种方法进行外延生长时的C/Si比和N2气体流量的变化的一个例子的图。
图7a是表示在与图2a同样的位置通过本发明的一种方法进行掺杂时的掺杂密度分布图的一个例子的图。
图7b是表示在与图2b同样的位置通过本发明的一种方法进行掺杂时的掺杂密度分布图的一个例子的图。
图8是表示通过本发明的一种方法进行外延生长的膜的表面状态的一个例子的光学显微镜照片。
图9是表示通过本发明的一种方法进行外延生长的膜的表面-背面间的电流值分布的一个例子的图。
具体实施方式
以下，对本发明的具体的内容进行描述。
首先，对在SiC单晶基板上的外延生长进行描述。
本发明中适合在外延生长中使用的装置为横式的CVD装置。CVD法装置结构简单，能够通过气体的开/闭（on/off）控制生长，因而是外延膜的控制性、再现性优良的生长方法。
图3将以往进行外延膜生长时的典型的生长顺序的1方式与气体的导入时机一并示出。首先，将基板放置在生长炉中，在将生长炉内真空排气后，导入氢气，将压力优选调整到1×104～3×104Pa。然后，在将压力保持为恒定的同时提高生长炉的温度，在达到优选生长温度即1550～1650℃后，导入材料气体（例如SiH4和C2H4及掺杂气体即N2）开始生长。SiH4流量优选为每分钟40～50cm3，C2H4流量优选为每分钟20～40cm3，生长速度优选为每小时6～7μm。
关于上述优选的生长速度，由于通常利用的外延层的膜厚为10μm左右，因此是考虑到生产率而决定的。
在生长一定时间、得到所希望的膜厚的时刻，停止导入材料气体（即上述的SiH4、C2H4及N2），在只有氢气流动的状态下降低温度。
在温度下降到常温后，停止氢气的导入，将生长室内进行真空排气，将不活泼气体导入生长室，在将生长室返回到大气压后，取出基板。
图4中示出按该以往方式进行生长时的C/Si比和N2气体流量的变化的优选的一个例子。在该图4所示的方式中，从生长开始到结束，C/Si比和N2气体流量没有变化，为恒定。
接着，按图5的生长顺序对本发明其它方式进行说明。直到放置SiC单晶基板、开始生长，均与图3的方式相同。生长开始后立即通过使SiH4和C2H4的流量比按C/Si比计优选低于1.5的方式，使无掺杂层生长0.1μm左右。然后通过使SiH4和C2H4的流量比按C/Si比计优选达到1.5以上的方式，优选生长0.2μm左右，但此时通过导入掺杂气体即氮形成掺杂层。
然后，在通过使无掺杂层和掺杂层重复生长，得到了所希望的膜厚的时刻，停止SiH4、C2H4及N2的导入。其后的步骤与图3时相同。
图6中示出该图5的方式中的C/Si比和N2气体流量的变化的一个例子。如此，通过以低的C/Si比使无掺杂层生长，以高的C/Si比使掺杂层生长，能在难以产生位点竞争（site-competition）的状态下进行掺杂，因此可进行控制性优良的掺杂。另外，在本发明中，由于整体地减薄无掺杂层的厚度，因此还可抑制上述的掺杂密度的面内不均匀性。关于此点，采用图7，通过下述中列举一个例子进行说明。
图7a是在与图2a同样的位置应用本发明进行掺杂时的掺杂分布图的一个例子，在得到了理想的掺杂分布图时，掺杂密度如虚线所示。也就是说，在一边导入掺杂气体即氮一边形成的掺杂层中，使C/Si比高于图1中的值Y，在1.5以上，因此能以在不受残留载流子密度的影响的情况下得到NC的方式进行掺杂。
另一方面，在不导入掺杂气体即氮而形成的无掺杂层中，C/Si比为图1中的值Y（优选为1.0左右），因此可显示图2a的NB1的残留载流子密度。可是，实际上，掺杂层与无掺杂层之间的掺杂密度变化是连续的，因此能形成实线所示的分布图。而且，认为有效的掺杂密度为NC1左右。
另一方面，图7b为与图2b同样的位置，与图7a同样地用虚线表示理想的掺杂分布图。在此种情况下，C/Si比高于图1中的值Y的（例如C/Si比为1.5以上的）掺杂层的NC的值不受残留杂质的影响，因此与图7a的NC相同。在此种情况下，C/Si比为小于图1中的值Y的值（例如0.8～0.9）的无掺杂层的残留载流子密度因残留杂质密度高，而与图2b的NB2相同。而且，认为有效的掺杂密度为NC2左右。所以，NC1和NC2的差减小，可改善掺杂密度的面内均匀性。
根据本发明，在具有1°~6°的偏离角度的基板上的外延膜中，可得到掺杂的面内均匀性高的良好的外延膜，但以低的C/Si比生长的无掺杂层在具有小的偏离角度的基板上的生长中是必须的，因此如果过薄则有产生外延缺陷等、膜质劣化的可能性。此外，如果过厚则有对整体的掺杂密度的面内均匀性产生不良影响，而且在与基板垂直地使电流流动的目前的器件中发生电阻增高的问题的可能性。另一方面，对于以高的C/Si比生长的掺杂层，如果比无掺杂层薄，则有掺杂密度对面内均匀性的提高的贡献小的可能性，如果过厚，则有导致膜质的劣化的可能性。
考虑到以上状况，发明人等进行了研究，结果判明：无掺杂层的厚度优选为0.1μm以下，更优选为0.05～0.1μm。掺杂层的厚度优选为0.5μm以下，更优选为0.2～0.5μm。此外，掺杂层相对于无掺杂层的厚度的比优选为2～10左右。另外，掺杂层及无掺杂层分别具有2层以上，但无掺杂层和掺杂层的层叠次数多的一方，外延膜整体的掺杂密度的平均化进展，对于提高面内均匀性是有效果的。如果再考虑到实际所需的外延膜整体的厚度，无掺杂层和掺杂层的层叠次数优选分别多于20次左右，更优选分别为20～40次左右。
关于无掺杂层和掺杂层的层叠顺序，在SiC基板上开始生长时，由于是在具有小的偏离角度的基板上生长，因此低的C/Si比、即无掺杂层是必要的。另一方面，由于最表面是与器件的电极接触的部分，因此掺杂层是必要的。
此外，关于生长无掺杂层时的C/Si比，考虑到低偏离角度基板上的生长，优选为0.5以上且低于1.5。在C/Si比低于0.5时，有容易形成过剩的Si原子在基板表面凝结的称为Si小滴的缺陷的倾向。另一方面，如果C/Si比达到1.5以上，则有表面粗糙或外延缺陷增加的倾向。此时的C/Si比更优选为0.8～1.2。
一方面，如果生长掺杂层时的C/Si比过低，则有容易出现位点竞争（site-competition）的影响的倾向。另一方面，如果C/Si比过高，则有三角形缺陷等外延缺陷增加的倾向。因此，此时的C/Si比优选为1.5~2.0，更优选为1.5～1.8。另外，关于掺杂层的掺杂原子数密度，由图7a、图7b得知，优选大于NB1及NB2，因此优选1×1015cm-3以上。如果掺杂原子数密度过高，则有产生表面粗糙的可能性，因此更优选为1×1015cm-3~1×1017cm-3。
关于外延膜整体的厚度，在考虑到通常形成的器件的耐压、外延膜的生产率等时，优选为5μm~50μm。更优选为10～20μm。此外，之所以基板的偏离角度为1°~6°，是因为如果低于1°则有因偏离角度过小而不能充分发挥本发明的效果的可能性。另一方面，如果基板的偏离角度超过6°，则能够以C/Si比高的状态生长，即使不采用本发明也有提高面内均匀性的可能性。
而且，根据本发明，当在SiC单晶基板上生长外延膜时，通过将无掺杂层和掺杂层分别层叠多层，并使生长该无掺杂层和掺杂层时的C/Si比及厚度变化，能够使掺杂密度的面内均匀性按σ/mean计在5%以下。但是在此种情况下，从图7得知，通过从通常的容量－电压测定得到的掺杂分布图不能够求出无掺杂层和掺杂层的层叠部分的掺杂密度的平均值，因此在外延膜的表面和基板背面形成欧姆电极，将电极间的电流值看作与掺杂密度等价，通过其面内均匀性进行评价。具体地讲，在背面整面上用Ni制作欧姆电极，在表面也制作200μm见方左右的Ni欧姆电极。对表面和背面的欧姆电极施加电压，测定例如施加10V时的电流值。
关于在本发明中形成外延膜时添加的杂质元素，在上述方式中，主要以氮为例进行了说明，但除氮以外，也可以采用例如铝等作为杂质形成掺杂层。此外，关于外延膜的材料气体，在上述方式中，以SiH4和C2H4为例进行了说明，当然也可以采用它们以外的硅源或碳源。
作为适合形成在具有如此生长的外延膜的本发明的基板上的器件的例子，可列举出肖特基势垒二极管、PIN二极管、MOS二极管、MOS晶体管等，特别是从有效利用SiC的低损失性的方面出发，电力控制用中采用的器件为适合本发明的基板的例子。此外，在如此的具有高掺杂层和低掺杂层的外延膜中，因各个层的晶格常数不同而在晶界发生应变，将来自基板的基底面位错变换成刃状位错的概率增加。因此，作为存在于如此生长的外延膜的表面的基底面位错密度，能够期待20个/cm2以下。另外，由于通过降低位错密度可提高膜的品质，因此可预想形成肖特基势垒二极管时的表示二极管性能的n值也可得到1.01～1.03左右。
实施例
（实施例1）
从3英寸（76mm）晶片用的SiC单晶锭，以大约400μm的厚度进行切片，实施利用粗切削和金刚石磨粒的通常研磨，准备具有4H型的多晶型的SiC单晶基板。该基板为n型，电阻率大约为0.02Ω·cm。
在该基板的Si面实施外延生长。基板的偏离角度为4°。生长的步骤如下所述。
将基板放置在生长炉中，在将生长炉内进行真空排气后，一边以每分钟150Ｌ导入氢气一边将压力调整到1.0×104Pa。然后，一边将压力保持为恒定一边将生长炉的温度升高到1600℃，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟22cm3（C/Si比1.1），开始无掺杂层的生长。
在使无掺杂层生长0.1μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟30cm3（C/Si比1.5），进而将掺杂气体即N2流量调整到每分钟30cm3（掺杂原子数密度1×1016cm-3），使掺杂层生长0.2μm。
然后，停止导入N2，再次使无掺杂层生长0.1μm，进而将N2流量调整到每分钟30cm3，使掺杂层生长0.2μm，以后如此操作，使无掺杂层和掺杂层分别合计生长30次，最上层为掺杂层。
图8中示出如此进行了外延生长的膜的光学显微镜照片。由图8得知：得到了表面粗糙或缺陷少的良好的膜。如上所述，在该外延膜上形成Ni的欧姆电极，通过电流值评价了掺杂密度，结果示于图9。均匀性良好，用σ/mean表示的面内均匀性为4.5%。
（实施例2）
在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面上，实施外延生长。基板的偏离角度为4°。该基板为n型，电阻率为大约0.02Ω·cm。
直到生长开始之前的步骤、温度等与实施例1相同。本实施例中的生长的步骤如下所述。
将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟22cm3（C/Si比1.1），开始无掺杂层的生长。在使无掺杂层生长0.05μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟30cm3（C/Si比1.5），进而将掺杂气体即N2流量调整到每分钟3cm3（掺杂原子数密度1×1015cm-3），使掺杂层生长0.5μm。
然后，停止导入N2，再次使无掺杂层生长0.05μm，进而将N2流量调整到每分钟3cm3，使掺杂层生长0.5μm，以后如此操作，使无掺杂层和掺杂层分别合计生长20次。如此进行了外延生长的膜为表面粗糙或缺陷少的良好的膜，以电流值评价的面内均匀性的σ/mean为3.5%。
（实施例3）
在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面上，实施外延生长。基板的偏离角度为4°。该基板为n型，电阻率为大约0.02Ω·cm。
直到生长开始之前的步骤、温度等与实施例1相同。本实施例中的生长的步骤如下所述。
将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟10cm3（C/Si比0.5），开始无掺杂层的生长。在使无掺杂层生长0.1μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟40cm3（C/Si比2.0），进而将掺杂气体即N2流量调整到每分钟30cm3（掺杂原子数密度1×1016cm-3），使掺杂层生长0.2μm。
然后，停止导入N2，再次使无掺杂层生长0.1μm，进而将N2流量调整到每分钟30cm3，使掺杂层生长0.2μm。以后如此操作，使无掺杂层和掺杂层分别合计生长30次。
如此进行了外延生长的膜是表面粗糙或缺陷少的良好的膜，以电流值评价的面内均匀性的σ/mean为4.7%。
（实施例4）
在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面上，实施外延生长。基板的偏离角度为4°。该基板为n型，电阻率为大约0.02Ω·cm。
直到生长开始之前的步骤、温度等与实施例1相同。本实施例中的生长的步骤如下所述。
将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟10cm3（C/Si比0.5），开始无掺杂层的生长。在使无掺杂层生长0.05μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟40cm3（C/Si比2.0），进而将掺杂气体即N2流量调整到每分钟300cm3（掺杂原子数密度1×1017cm-3），使掺杂层生长0.5μm。
然后，停止导入N2，再次使无掺杂层生长0.05μm，进而将N2流量调整到每分钟300cm3，使掺杂层生长0.5μm。以下通过如此操作，使无掺杂层和掺杂层分别合计生长20次。
如此进行了外延生长的膜是表面粗糙或缺陷少的良好的膜，以电流值评价的面内均匀性的σ/mean为4.0%。
（实施例5）
在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面上，实施外延生长。基板的偏离角度为1°。该基板为n型，电阻率为大约0.02Ω·cm。
直到生长开始之前的步骤、温度等与实施例1相同。本实施例中的生长的步骤如下所述。
将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟10cm3（C/Si比0.5），开始无掺杂层的生长。在使无掺杂层生长0.1μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟30cm3（C/Si比1.5），进而将掺杂气体即N2流量调整到每分钟30cm3（掺杂原子数密度1×1016cm-3），使掺杂层生长0.2μm。
然后，停止导入N2，再次使无掺杂层生长0.1μm，进而将N2流量调整到每分钟30cm3，使掺杂层生长0.2μm。以后如此操作，将无掺杂层和掺杂层分别合计生长30次。
如此进行了外延生长的膜是表面粗糙或缺陷少的良好的膜，以电流值评价的面内均匀性的σ/mean为4.8%。
（实施例6）
在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面上，实施外延生长。基板的偏离角度为6°。该基板为n型，电阻率为大约0.02Ω·cm。
直到生长开始之前的步骤、温度等与实施例1相同。本实施例中的生长的步骤如下所述。
将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟22cm3（C/Si比1.1），开始无掺杂层的生长。在使无掺杂层生长0.1μm后，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟30cm3（C/Si比1.5），进而将掺杂气体即N2流量调整到每分钟30cm3（掺杂原子数密度1×1016cm-3），使掺杂层生长0.2μm。
然后，停止导入N2，再次使无掺杂层生长0.1μm，进而将N2流量调整到每分钟30cm3，使掺杂层生长0.2μm。以后如此操作，将无掺杂层和掺杂层分别合计生长30次。
如此进行了外延生长的膜是表面粗糙或缺陷少的良好的膜，以电流值评价的面内均匀性的σ/mean为4.2%。
（比较例1）
作为比较例，在与实施例1同样地进行了切片、粗切削、通常研磨的具有4H型的多晶型的3英寸（76mm）的SiC单晶基板的Si面，实施外延生长。基板的偏离角度为4°。
直到生长开始之前的步骤、温度等与实施例1相同，但关于生长，将SiH4流量调整到每分钟40cm3，将C2H4流量调整到每分钟22cm3（C/Si比1.1），进而将掺杂气体即N2流量调整到1cm3（掺杂原子数密度1×1016cm-3），使掺杂层生长10μm。
如此进行了外延生长的膜为表面粗糙或缺陷少的良好的膜，但用电流值评价的面内均匀性的σ/mean为15%。
产业上的可利用性
根据本发明，在SiC单晶基板上的外延生长中，可制作具有掺杂密度的面内均匀性优良的高品质外延膜的外延SiC单晶基板。因此，如果在如此的基板上形成电子器件，则能够期待器件的特性及成品率的提高。在本实施例中，采用SiH4及C2H4作为材料气体，但在采用三氯硅烷作为Si源、采用C3H8等作为C源时也同样。

Claims (4)

1.一种外延碳化硅单晶基板，其特征在于，其是在偏离角度为1°～6°的碳化硅单晶基板上具有通过化学气相沉积法形成的碳化硅外延膜的外延碳化硅单晶基板，
其中，该外延膜通过将一边添加杂质元素一边形成的厚度为0.5μm以下的掺杂层和不添加杂质元素而形成的厚度为0.1μm以下的无掺杂层交替层叠，分别具有2层以上的掺杂层及无掺杂层，
所述掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为1.5～2.0而形成，而且，所述无掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为0.5以上且低于1.5而形成，
所述掺杂层的掺杂原子数密度为1×1015cm－3～1×1017cm－3。
2.根据权利要求1所述的外延碳化硅单晶基板，其特征在于，将所述掺杂层与所述无掺杂层分别层叠20次以上。
3.根据权利要求1或2所述的外延碳化硅单晶基板，其特征在于，所述掺杂层的厚度大于所述无掺杂层的厚度。
4.一种外延碳化硅单晶基板的制造方法，其特征在于，其是通过在偏离角度为1°～6°的碳化硅单晶基板上通过化学气相沉积法形成碳化硅外延膜，从而制造外延碳化硅单晶基板的方法，
其中，通过使一边添加杂质元素一边形成的厚度为0.5μm以下的掺杂层和不添加杂质元素而形成的厚度为0.1μm以下的无掺杂层交替生长，且按照分别具有2层以上的掺杂层及无掺杂层的方式形成碳化硅外延膜，
所述掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为1.5～2.0而形成，所述掺杂层的掺杂原子数密度为1×1015cm－ 3～1×1017cm－3，
所述无掺杂层通过将外延膜的材料气体中所含的碳和硅的原子数比C/Si规定为0.5以上且低于1.5而形成。
CN201180018417.5A 2010-05-11 2011-05-10 外延碳化硅单晶基板及其制造方法 Active CN102844474B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-109105 2010-05-11
JP2010109105A JP4880052B2 (ja) 2010-05-11 2010-05-11 エピタキシャル炭化珪素単結晶基板及びその製造方法
PCT/JP2011/061124 WO2011142470A1 (ja) 2010-05-11 2011-05-10 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102844474A CN102844474A (zh) 2012-12-26
CN102844474B true CN102844474B (zh) 2015-11-25

Family

ID=44914519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180018417.5A Active CN102844474B (zh) 2010-05-11 2011-05-10 外延碳化硅单晶基板及其制造方法

Country Status (6)

Country Link
US (1) US8901570B2 (zh)
EP (1) EP2570522B1 (zh)
JP (1) JP4880052B2 (zh)
KR (1) KR101430217B1 (zh)
CN (1) CN102844474B (zh)
WO (1) WO2011142470A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US20170170279A1 (en) * 2014-02-27 2017-06-15 Kyocera Corporation Silicon carbide crystal ingot, silicon carbide wafer, and method for producing silicon carbide crystal ingot and silicon carbide wafer
JP6289952B2 (ja) 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6306411B2 (ja) * 2014-04-17 2018-04-04 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR102203025B1 (ko) * 2014-08-06 2021-01-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP6708974B2 (ja) * 2015-05-18 2020-06-10 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10865501B2 (en) * 2015-09-11 2020-12-15 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
WO2017061154A1 (ja) * 2015-10-07 2017-04-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US9679763B1 (en) 2015-11-20 2017-06-13 International Business Machines Corporation Silicon-on-insulator fin field-effect transistor device formed on a bulk substrate
US10415154B2 (en) 2015-12-02 2019-09-17 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
US9537011B1 (en) 2015-12-14 2017-01-03 International Business Machines Corporation Partially dielectric isolated fin-shaped field effect transistor (FinFET)
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
CN107068539B (zh) * 2016-12-15 2019-11-22 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN117448955B (zh) * 2023-12-21 2024-03-29 南京百识电子科技有限公司 一种碳化硅外延结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1643188A (zh) * 2002-03-19 2005-07-20 财团法人电力中央研究所 SiC结晶的制造方法以及SiC结晶
CN1260776C (zh) * 2001-10-25 2006-06-21 松下电器产业株式会社 半导体衬底、半导体元件及其制造方法
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443379B2 (ja) * 1999-03-23 2003-09-02 松下電器産業株式会社 半導体膜の成長方法及び半導体装置の製造方法
US6306211B1 (en) 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
JP2003264154A (ja) * 1999-03-23 2003-09-19 Matsushita Electric Ind Co Ltd 半導体膜の成長方法及び半導体装置の製造方法
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237272A (zh) * 1997-08-27 1999-12-01 松下电器产业株式会社 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1260776C (zh) * 2001-10-25 2006-06-21 松下电器产业株式会社 半导体衬底、半导体元件及其制造方法
CN1643188A (zh) * 2002-03-19 2005-07-20 财团法人电力中央研究所 SiC结晶的制造方法以及SiC结晶
CN1324168C (zh) * 2002-03-19 2007-07-04 财团法人电力中央研究所 SiC结晶的制造方法以及SiC结晶
CN101599428A (zh) * 2008-06-04 2009-12-09 日立电线株式会社 碳化硅半导体衬底及其制造方法

Also Published As

Publication number Publication date
EP2570522A1 (en) 2013-03-20
JP4880052B2 (ja) 2012-02-22
KR101430217B1 (ko) 2014-08-18
US8901570B2 (en) 2014-12-02
WO2011142470A1 (ja) 2011-11-17
EP2570522B1 (en) 2017-01-18
US20130049014A1 (en) 2013-02-28
JP2011236085A (ja) 2011-11-24
EP2570522A4 (en) 2015-04-01
CN102844474A (zh) 2012-12-26
KR20120132531A (ko) 2012-12-05

Similar Documents

Publication Publication Date Title
CN102844474B (zh) 外延碳化硅单晶基板及其制造方法
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
US8585821B2 (en) SiC epitaxial substrate and method for producing the same
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
CN103370454B (zh) 外延碳化硅单晶基板及其制造方法
CN107533959B (zh) 外延硅晶片的制造方法
JP2012038973A (ja) シリコンウエハ及びその製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US11114295B2 (en) Epitaxial silicon carbide single crystal wafer and process for producing the same
JP2013018659A (ja) エピタキシャルウエハ及び半導体素子
CN115029782A (zh) 一种碳化硅外延生长方法
JP2009277757A (ja) 半導体装置の製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2012101968A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP4158607B2 (ja) 半導体基板の製造方法
KR20090017074A (ko) 에피층 성장방법
JP2012009581A (ja) シリコンエピタキシャルウェーハの製造方法
CN111653474A (zh) 多晶硅薄膜成膜方法
CN117672815A (zh) 一种SiC外延片及其制备方法
JP2014013835A (ja) シリコンエピタキシャルウェーハの製造方法
JP2016213320A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NIPPON STEEL + SUMITOMO METAL CORPORATION

Free format text: FORMER OWNER: SHIN NIPPON STEEL LTD.

Effective date: 20130329

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130329

Address after: Tokyo, Japan

Applicant after: NIPPON STEEL & SUMITOMO METAL Corp.

Address before: Tokyo, Japan

Applicant before: NIPPON STEEL Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180517

Address after: Tokyo, Japan

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: NIPPON STEEL & SUMITOMO METAL Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230718

Address after: Tokyo

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo

Patentee before: SHOWA DENKO Kabushiki Kaisha