CN103370454B - 外延碳化硅单晶基板及其制造方法 - Google Patents

外延碳化硅单晶基板及其制造方法 Download PDF

Info

Publication number
CN103370454B
CN103370454B CN201280008889.7A CN201280008889A CN103370454B CN 103370454 B CN103370454 B CN 103370454B CN 201280008889 A CN201280008889 A CN 201280008889A CN 103370454 B CN103370454 B CN 103370454B
Authority
CN
China
Prior art keywords
silicon carbide
single crystal
epitaxial
growth
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280008889.7A
Other languages
English (en)
Other versions
CN103370454A (zh
Inventor
蓝乡崇
柘植弘志
胜野正和
藤本辰雄
矢代弘克
伊藤涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Publication of CN103370454A publication Critical patent/CN103370454A/zh
Application granted granted Critical
Publication of CN103370454B publication Critical patent/CN103370454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种在碳化硅单晶基板上具有堆垛层错少、高品质的碳化硅单晶薄膜的外延碳化硅单晶基板及其制造方法。是在偏离角度为4°以下的碳化硅单晶基板上、以合计低于10个/cm2地含有通过光致发光在400nm～600nm的波长处发光的堆垛层错的方式、在碳化硅单晶基板上使碳化硅外延层生长而得到的外延碳化硅单晶基板，此外，本发明的制造方法是形成外延层时所用的硅系的材料气体为氯硅烷、同时碳系的材料气体为烃气体、在1600℃以上且1700℃以下的生长温度下，通过使C/Si比在0.5以上且1.0以下、生长速度在1μm/小时以上且3μm/小时以下来形成外延层的外延碳化硅单晶基板的制造方法。

Description

外延碳化硅单晶基板及其制造方法
技术领域
本发明涉及外延碳化硅（SiC）单晶基板及其制造方法。
背景技术
碳化硅（SiC）由于耐热性及机械强度优良，而且在物理、化学上稳定，因而作为耐环境性半导体材料而引人注目。此外，近年来，作为高频高耐压电子器件等的基板，对SiC单晶基板的需求高涨。
在采用SiC单晶基板制作电力器件、高频器件等时，通常，一般采用被称为热CVD法（热化学蒸镀法）的方法在基板上外延生长SiC薄膜，或利用离子注入法直接打入掺杂剂，但在后者的情况下，需要在注入后进行高温下的退火，因此大多采用利用外延生长的薄膜形成。
现在，SiC基板的口径（diameter）以3及4英寸（76mm及100mm）为主流，因此外延生长也在如此的基板上进行，但从降低基底面位错等的缺陷密度、此外从提高由SiC坯料得到的基板收率等观点出发，作为基板的偏离角度（off-angle），采用从以往的8°到大约4°乃至其以下。
在是4°偏离基板上的外延层时，在基板的基底面位错中，在基板/外延层界面处未变换为刃型位错而直接被继承到外延层中的位错的密度达到100～200个/cm2的范围。已知该基底面位错的一部分在SiC晶体中分解为两个部分位错，其间伴有堆垛层错（非专利文献1），在该堆垛层错存在于器件内部时，对双极型器件或肖特基势垒二极管等的可靠性产生不良影响（非专利文献2）。如果器件的尺寸增大，则即使是具有上述程度的密度的基底面位错，由此引起的堆垛层错存在于器件内部的概率也增高，因此成为使器件特性及成品率降低的主要原因。
可是，该堆垛层错与在SiC外延层上通常观察到的三角形层错或帽状（carrots）、彗星状层错等不同，不具有形态学的特征，所以在显微镜观察中不能识别。因此，需要采用其它观察方法，但现在采用最多的是基于光致发光法（PL法）的方法。其是对试料照射具有禁带宽度以上的能量的光，通过观察由此被激发的电子落在通过缺陷而形成的禁带宽度中的能级上时的发光来鉴定缺陷的种类和存在部位。在SiC的情况下，来自通过堆垛层错而形成的能级的发光波长多存在于400nm～600nm之间，特别是对于具有420nm、460nm、480nm、500nm附近的发光波长的能级，研究了造成其的堆垛层错的结构及该堆垛层错的成因（非专利文献3）。由此得知，在420nm处发光的堆垛层错为单层肖克利型（single Shockley-type）的堆垛层错或3C型的堆垛层错，在460nm处发光的堆垛层错为四层肖克利型（quadruple Shockley-type）的堆垛层错，在480nm处发光的堆垛层错为三层肖克利型（triple Shockley-type）的堆垛层错，在500nm处发光的堆垛层错为双层肖克利型（double Shockley-type）的堆垛层错。其中，图1中示出在460nm附近的波长处发光的堆垛层错的例子（引自非专利文献4）。
可是，外延生长条件与堆垛层错的种类、密度等的相关性不十分明确，在是通常的4°偏离基板上的外延层的情况下，通过PL法在400nm～600nm的波长下观察到发光的堆垛层错的数量合计为10个/cm2以上。
所以，尽管是可期待着今后在器件中应用的SiC外延生长基板，但即使通过使基板的偏离角度为4°或其以下、使存在于外延层中的基底面位错减少、减少由此引起的堆垛层错，现状是也存在10个/cm2以上的堆垛层错。如果将器件的电极面积规定为3mm见方左右，这会导致其中所含的堆垛层错的数量为1个以上，使器件特性及可靠性劣化。为了使电极下存在的堆垛层错的数量低于1个，需要低于10个/cm2的堆垛层错密度，但如上所述，由于不能进行堆垛层错本身的显微镜观察，此外，外延生长条件与堆垛层错的种类、密度等的相关性也不十分清楚，因此难以稳定地形成堆垛层错的密度低的外延膜。
现有技术文献
非专利文献
非专利文献1：X.J.Ning等：Journal of American Ceramics Soc.Vol.80（1997）p.1645.
非专利文献2：H.Fujiwara等：Applied Physics Letters Vol.87（2005）051912
非专利文献3：G.Feng等：Physica B404（2009）p4745.
非专利文献4：R.Hattori等：Materials Science Forum Vols.615-617（2009）p129.
发明内容
发明要解决的问题
本发明提供一种外延SiC单晶基板及其制造方法，所述外延SiC单晶基板在使用了偏离角度为4°乃至其以下的基板的外延生长中，具有堆垛层错密度低的高品质外延膜。
用于解决课题的手段
本发明发现，通过在进行外延生长时采用氯硅烷作为硅系的材料气体、对外延生长时的碳系材料气体中的碳原子数相对于上述硅系材料气体中的硅原子数的比（C/Si比）及生长温度、生长速度进行控制，能够解决上述课题，由此完成本发明。
也就是说，本发明如下：
（1）一种外延碳化硅单晶基板，其特征在于：是在偏离角度为4°以下的碳化硅单晶基板上具有碳化硅外延层的外延碳化硅单晶基板，该外延层中通过光致发光在400nm～600nm的波长处发光的堆垛层错的数量合计低于10个/cm2。
（2）根据上述（1）所述的外延碳化硅单晶基板，其特征在于：所述堆垛层错的发光波长为420nm，为肖克利型的堆垛层错或3C型的堆垛层错，堆垛层错的数量低于5个/cm2。
（3）根据上述（1）所述的外延碳化硅单晶基板，其特征在于：所述堆垛层错的发光波长为460nm，为肖克利型的堆垛层错，堆垛层错的数量低于5个/cm2。
（4）根据上述（1）所述的外延碳化硅单晶基板，其特征在于：所述堆垛层错的发光波长为480nm，为肖克利型的堆垛层错，堆垛层错的数量低于3个/cm2。
（5）根据上述（1）所述的外延碳化硅单晶基板，其特征在于：所述堆垛层错的发光波长为500nm，为肖克利型的堆垛层错，堆垛层错的数量低于3个/cm2。
（6）一种外延碳化硅单晶基板的制造方法，其特征在于：是通过在偏离角度为4°以下的碳化硅单晶基板上使碳化硅外延生长而制造权利要求1所述的外延碳化硅单晶基板的方法，在所述碳化硅单晶基板上使碳化硅外延生长时所用的硅系的材料气体为氯硅烷（SiHmCln（m+n=4，m为0～3的整数，n为1～4的整数）），碳系的材料气体为烃气体，此外，外延生长时的烃气体中的碳原子数相对于氯硅烷中的硅原子数的比（C/Si比）为0.5以上且1.0以下，另外，外延生长温度为1600℃以上且1700℃以下。
（7）根据上述（6）所述的外延碳化硅单晶基板的制造方法，其特征在于：所述碳化硅单晶基板的口径为4英寸以上。
（8）根据上述（6）或（7）所述的外延碳化硅单晶基板的制造方法，其特征在于：在所述外延生长中，外延生长速度为1μm/小时以上且3μm/小时以下。
（9）根据上述（6）～（8）中的任一项所述的外延碳化硅单晶基板的制造方法，其特征在于：所述外延生长为热化学蒸镀法（CVD法）。
（11）根据上述（6）～（9）中的任一项所述的外延碳化硅单晶基板的制造方法，其特征在于：所述硅系的材料气体为三氯硅烷（SiHCl3）。
（12）根据上述（6）～（9）中的任一项所述的外延碳化硅单晶基板的制造方法，其特征在于：所述硅系的材料气体为四氯硅烷（SiCl4）。
发明效果
根据本发明，可提供一种SiC单晶基板，其在偏离角度为4°乃至其以下的基板上的外延膜中具有堆垛层错密度低的高品质外延膜。
此外，本发明的制造方法为CVD法，因此装置构成简单，控制性也优良，可得到均匀性、再现性高的外延膜。特别是，根据本发明的制造方法，即使是基板的口径为4英寸以上，也可进行稳定的台阶流动（step-flow）生长。
另外，采用本发明的外延SiC单晶基板的器件，由于形成在堆垛层错密度低的高品质外延膜上，因此其特性、可靠性及成品率提高。
附图说明
图1是利用PL法在460nm附近的波长处发光的堆垛层错的例子。
图2是表示进行以往的外延生长时的典型的生长顺序的图示。
图3是表示利用本发明的一方法进行外延生长时的生长顺序的图示。
图4是表示利用本发明的一方法进行了外延生长的膜的表面状态的光学显微镜照片。
具体实施方式
下面对本发明的具体的内容进行说明。
首先，对在SiC单晶基板上的外延生长进行说明。
本发明中外延生长中适当采用的装置为横型的CVD装置。CVD法因装置构成简单，可通过气体的on/off控制生长，因此是外延膜的控制性、再现性优良的生长方法。此外，除了CVD法以外，通过分子射线外延法（MBE法）、液层外延法（LPE法）等也能进行外延生长。
图2中，与气体的导入时机一并示出进行以往的外延膜生长时的典型的CVD法的生长顺序。首先，将基板放置在生长炉中，在将生长炉内真空排气后导入氢气，将压力调整到1×104～3×104Pa。然后，一边使压力保持恒定一边升高生长炉的温度，在达到生长温度即1550～1600℃后，导入材料气体即SiH4和C2H4以及掺杂气体即N2，开始生长。SiH4的流量为每分钟40～50cm3、C2H4的流量为每分钟20～40cm3，生长速度为每小时6～7μm。因通常利用的外延层的膜厚为10μm左右，所以根据生产性决定该生长速度。在生长一定时间、得到所希望的膜厚的时刻，停止SiH4、C2H4及N2的导入，以只流入氢气的状态降低温度。在温度降到常温后停止氢气的导入，将生长室内真空排气，向生长室内导入不活泼性气体，在使生长室返回到大气压后取出基板。
接着，通过图3所示的CVD法的生长顺序的一个例子对本发明的内容进行说明。载置SiC单晶基板，在将生长炉内真空排气后导入氢气，将压力调整到1×104～3×104Pa。然后，一边使压力保持恒定一边升高生长炉的温度，在达到1600℃左右时，导入材料气体即氯硅烷气体（图3为三氯硅烷的情况）和C2H4以及掺杂气体即N2，开始生长。其后的顺序与图2的情况相同。如此，通过采用氯硅烷气体作为硅系的材料气体，与采用以往的硅烷气体的情况相比，堆垛层错密度减低。其原因认为如下。
堆垛层错是通过从基板继承到外延层中的基底面位错分解为2个部分位错而产生的，这意味着外延生长中产生了紊流。如果硅烷气体分解则成为具有SixHy的形式的化合物，其在生长表面的平台（terrace）上分解，Si原子进入台阶（steps）或扭折（kinks）中并生长，但如果存在表面缺陷或微小的凸凹，则在该部分中Si原子凝集，成为台阶流动生长的障碍。可是，如果用SiHmCln（m+n=4，m为0～3的整数，n为1～4的整数）表示的氯硅烷气体发生分解，则成为在气相中稳定的SiCl2的形式，以此状态供给台阶或扭折，因此不易受到表面缺陷或微小的凸凹的影响，能实现稳定的台阶流动生长，其结果是可降低堆垛层错。这里，所谓堆垛层错，是用PL法在400nm～600nm的波长处可观察到发光的堆垛层错，意味是肖克利型或3C型的堆垛层错，一般不具有形态学的特征。这些堆垛层错在以往的利用显微镜的表面观察中不能识别。可是，在将具有这些堆垛层错的基板用于器件时，使器件特性及成品率下降。评价成品率的方法例如为以下的方法。形成肖特基势垒二极管，对其施加顺向电压，比较二极管的n值。理想的n值为1.0，将虽特性劣化且n值变大但n值为1.10以下的肖特基势垒二极管作为良品，求出良品率，能够以成品率进行评价。
根据本发明，在具有4°乃至其以下的偏离角的基板上的外延膜中，可得到堆垛层错密度低的良好的外延膜，但由于偏离角比较小，因此需要某种程度地提高生长温度，同时减小C/Si比，以易于产生台阶流动生长。考虑到以上的状况，发明者们进行了研究，结果表明，生长温度优选为1600℃以上，可是如果过高，则产生表面粗糙，因此优选为1700℃以下。更好为1620℃以上且1680℃以下。此外，如果C/Si比过低，则残留氮的进入增加，如果过高，则促进台阶流动生长的效果降低，因此优选为0.5以上且1.0以下，更优选为0.6以上且0.8以下。
另外，关于生长速度，如果过低则生产性成为问题，如果过高则容易产生生长的紊流，因此优选为1μm/小时以上且3μm/小时以下，更优选为1.5μm/小时以上且2.5μm/小时以下。此外，为了通过分解而以SiCl2的形式供给材料气体，即使在氯硅烷中，相对于Si的Cl的比例大的气体也是更有利的，因此优选三氯硅烷或四氯硅烷。此外，作为碳系原料气体，可使用不饱和烃或饱和烃这样的烃气体，其中，作为前者可例示乙烯，作为后者可例示乙烷或丙烷，但也不限定于此。
本发明的外延碳化硅单晶基板中所用的碳化硅基板具有4°乃至其以下的偏离角，但这基于降低基底面位错等的缺陷密度、此外提高由坯料得到基板的收率等的要求。
此外，基板的口径没有特别的限制，可以为2英寸、3英寸，也可以为4英寸以上。这是因为认为口径越大，供给基板上的Si种为了进入台阶或扭折必须沿着表面上的越长的距离移动，在此种情况下，更能够发挥以稳定的SiCl2的形式供给Si种的本发明的优点。
更详细地讲，一般随着基板的口径增大，基板的温度变得不均匀，此外供给的Si种直到进入台阶或扭折的移动距离变长。在这样的环境下，台阶流动生长变得不稳定。
如上所述，硅烷气体如果分解则成为具有SixHy的形式的化合物，其在生长表面的平台上分解，Si原子进入台阶或扭折中并进行生长，但如果存在表面缺陷或微小的凸凹，则在该部分中Si原子凝集，成为台阶流动生长的障碍。
在2英寸或3英寸的基板中，温度的不均匀性或Si种的移动距离比较小，此问题尚不明显，此问题在4英寸以上的口径时有时变得明显。也就是说，妨碍台阶流动生长的概率增高。
可是，如果氯硅烷气体分解则成为在气相中稳定的SiCl2的形式，由于能以此状态供给台阶或扭折，所以不易受表面缺陷或微小的凸凹的影响，可实现稳定的台阶流动生长，其结果是可降低堆垛层错。特别是，即使是4英寸以上的口径的大的基板，结果也可降低堆垛层错。
另外，使通过PL法观察到的堆垛层错的数量低于10个/cm2的必要性是因为，由于现在器件的电极面积为3mm见方左右，通过使其中所含的堆垛层错的数量在1个以下，可以提高器件特性及可靠性。特别是在460nm处发光的堆垛层错是在外延生长不稳定的情况下发生的堆垛层错，对器件的影响大，因此需要规定为低于5个/cm2。关于在其它波长处发光的堆垛层错，首先需要满足上述的低于5个/cm2，同时满足整体低于10个/cm2。此外，将来可预想器件的电极面积达到5mm见方左右，因此即使在此种情况下，为了使电极内所含的堆垛层错的数量为1个以下，更优选通过PL法观察到的堆垛层错的数量为4个/cm2以下。在采用堆垛层错的数量低于10个/cm2的基板形成肖特基势垒二极管时，良品率即成品率一般超过70%。再有，本发明所说的外延层的堆垛层错的数量为后述的实施例中示出的通过利用PL法的测定检测出的数量。
作为在如此得到的外延SiC单晶基板上适合形成的器件，可列举出肖特基势垒二极管、PIN二极管、MOS二极管、MOS晶体管等，其中特别优选的器件为用于电力控制用途的器件。
实施例
以下，基于实施例对本发明进行更具体的说明，但本发明并不限定于以下的内容。
（实施例1）
在从3英寸（76mm）晶片用SiC单晶坯料上以大约400μm的厚度切割的、实施了粗切削和利用金刚石磨粒的通常研磨的，具有4H型的多型（polytype）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。作为生长顺序，是载置在生长炉中，在将生长炉内真空排气后，一边以每分钟150L导入氢气一边将压力调整到1.0×104Pa。然后，一边使压力保持恒定一边将生长炉的温度升高到1600℃，将三氯硅烷（SiHCl3）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟8cm3（C/Si比0.8），另外将掺杂气体即N2的流量规定为每分钟1cm3，将外延层生长大约10μm。此时的生长速度为2.5μm/小时。
对如此进行了外延生长的膜利用PL法进行评价。作为光源，采用水银系的UV光源（波长313nm），对外延层的整个区域照射UV光。在SiC的情况下，在来自由堆垛层错形成的能级的发光波长中，存在于400nm～600nm之间的波长为大约420nm、大约460nm、大约480nm、大约500nm。所以，采用上述4波长的带通滤波器，用CCD检波器检测所得到的光致发光，测定在各波长处发光的堆垛层错的数量，结果合计为8个/cm2，得到了堆垛层错密度低的良好的膜。详细地讲，在420nm处的层错数为4个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为1个/cm2。这里所用的CCD检波器，像素为100万（单元尺寸为13μm×13μm），为深损耗（deep depletion）型，因此从SiC的带端发光波长到近红外区域为止具有高的灵敏度，将用该CCD检波器检测出的发光作为堆垛层错计数。此外，图4中示出外延膜表面的光学显微镜照片。由图中得知：表面缺陷也少，得到了高品质的膜。
另外，在该外延膜（外延层）上形成具有3mm见方的尺寸的电极的肖特基势垒二极管，此外，在后述的比较例1的外延膜上也形成同尺寸的肖特基势垒二极管，分别施加顺向电压，比较二极管的n值。理想的n值为1.0，如果将虽特性劣化且n值增大但n值为1.10以下的肖特基势垒二极管作为良品，则实施例1的肖特基势垒二极管的良品率为75%，比较例1的肖特基势垒二极管的良品率为60%，实施例1的肖特基势垒二极管的成品率更高。
（实施例2）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，将四氯硅烷（SiCl4）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟6cm3（C/Si比0.6），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为2.5μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为8个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为3个/cm2，在460nm处的层错数为3个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为1个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为75%。
（实施例3）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为2°。直到生长开始的顺序、温度等与实施例1相同，将三氯硅烷（SiHCl3）的流量规定为每分钟30cm3，将C2H4的流量规定为每分钟15cm3（C/Si比1.0），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为3μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为6个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为2个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为1个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为78%。
（实施例4）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为2°。直到生长开始的顺序与实施例1相同，但将生长温度规定为1625℃，将三氯硅烷（SiHCl3）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟8cm3（C/Si比0.8），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为2.5μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为4个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为1个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为0个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为80%。
（实施例5）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为0.5°。直到生长开始的顺序、温度等与实施例1相同，将三氯硅烷（SiHCl3）的流量规定为每分钟30cm3，将C2H4的流量规定为每分钟7.5cm3（C/Si比0.5），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为2μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为4个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为2个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为0个/cm2，在500nm处的层错数为0个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为80%。
（实施例6）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序与实施例1相同，但将生长温度规定为1650℃，将三氯硅烷（SiHCl3）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟8cm3（C/Si比0.8），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为2.5μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为6个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为2个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为1个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为77%。
（实施例7）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的4英寸（100mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，将四氯硅烷（SiCl4）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟6cm3（C/Si比0.6），另外将掺杂气体即N2的流量规定为1cm3，使外延层生长大约10μm。此时的生长速度为2.5μm/小时。对如此进行了外延生长的膜进行了PL评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为9个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为3个/cm2，在460nm处的层错数为3个/cm2，在480nm处的层错数为2个/cm2，在500nm处的层错数为1个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为79%。
（实施例8）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的2英寸（50mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，将四氯硅烷（SiCl4）的流量规定为每分钟20cm3，将C2H4的流量规定为每分钟8cm3（C/Si比0.8），另外将掺杂气体即N2的流量规定为1cm3，使外延层生长大约10μm，此时的生长速度为2.7μm/小时。对如此进行了外延生长的膜进行了PL评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为5个/cm2，得到了堆垛层错密度低、表面缺陷也少的良好的膜。详细地讲，在420nm处的层错数为1个/cm2，在460nm处的层错数为2个/cm2，在480nm处的层错数为1个/cm2，在500nm处的层错数为1个/cm2。此外，与实施例1同样地形成肖特基势垒二极管，调查了良品率，结果为82%。
（比较例1）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，但采用硅烷（SiH4）作为硅系的材料气体，将SiH4的流量规定为每分钟40cm3，将C2H4的流量规定为每分钟22cm3（C/Si比1.1），另外将掺杂气体即N2的流量规定为每分钟1cm3，将外延层生长大约10μm。此时的生长速度为6μm/小时。与实施例1同样地用PL法评价如此进行了外延生长的膜，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为20个/cm2，堆垛层错密度高。详细地讲，在420nm处的层错数为7个/cm2，在460nm处的层错数为8个/cm2，在480nm处的层错数为3个/cm2，在500nm处的层错数为2个/cm2。此外，如实施例1中所述那样，对形成在该外延膜上的肖特基势垒二极管的良品率进行了调查。结果为60%。
（比较例2）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序与实施例1相同，但将生长温度规定为1550℃，将三氯硅烷（SiHCl3）的流量规定为每分钟30cm3，将C2H4的流量规定为每分钟12cm3（C/Si比0.8），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为2μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为18个/cm2，堆垛层错密度高。详细地讲，在420nm处的层错数为7个/cm2，在460nm处的层错数为7个/cm2，在480nm处的层错数为2个/cm2，在500nm处的层错数为2个/cm2。此外，对与实施例1同样地在该外延膜上形成的肖特基势垒二极管的良品率进行了调查。结果为60%。
（比较例3）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的3英寸（76mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，将三氯硅烷（SiHCl3）的流量规定为每分钟30cm3，将C2H4的流量规定为每分钟22.5cm3（C/Si比1.5），另外将掺杂气体即N2的流量规定为每分钟1cm3，使外延层生长大约10μm。此时的生长速度为3μm/小时。对如此进行了外延生长的膜与实施例1同样地用PL法进行评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为15个/cm2，堆垛层错密度高。详细地讲，在420nm处的层错数为4个/cm2，在460nm处的层错数为6个/cm2，在480nm处的层错数为3个/cm2，在500nm处的层错数为2个/cm2。此外，对与实施例1同样地在该外延膜上形成的肖特基势垒二极管的良品率进行了调查。结果为65%。
（比较例4）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的4英寸（100mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，但采用硅烷（SiH4）作为硅系的材料气体，将SiH4的流量规定为每分钟40cm3，将C2H4的流量规定为每分钟20cm3（C/Si比1.0），另外将掺杂气体即N2的流量规定为1cm3，使外延层生长大约10μm。此时的生长速度为5.5μm/小时。对如此进行了外延生长的膜进行PL评价，测定了在400nm～600nm的波长处发光的堆垛层错的数量，结果合计为40个/cm2，堆垛层错密度高。详细地讲，在420nm处的层错数为12个/cm2，在460nm处的层错数为15个/cm2，在480nm处的层错数为7个/cm2，在500nm处的层错数为6个/cm2。此外，对与实施例1同样地在该外延膜上形成的肖特基势垒二极管的良品率进行了调查。结果为50%。
（比较例5）
在与实施例1同样地进行了切割、粗切削、通常研磨的、且具有4H型的多型的2英寸（50mm）的SiC单晶基板的Si面上实施外延生长。基板的偏离角为4°。直到生长开始的顺序、温度等与实施例1相同，但采用硅烷（SiH4）作为硅系的材料气体，将SiH4的流量规定为每分钟40cm3，将C2H4的流量规定为每分钟20cm3（C/Si比1.0），另外将掺杂气体即N2的流量规定为1cm3，如此使外延层生长大约10μm。此时的生长速度为5.5μm/小时。对如此进行了外延生长的膜进行PL评价，测定在400nm～600nm的波长处发光的堆垛层错的数，结果合计为11个/cm2，堆垛层错密度高。详细地讲，在420nm处的层错数为3个/cm2，在460nm处的层错数为4个/cm2，在480nm处的层错数为3个/cm2，在500nm处的层错数为1个/cm2。此外，对在该外延膜上与实施例1同样地形成的肖特基势垒二极管的良品率进行了调查，结果为68%。
产业上的利用可能性
根据本发明，在SiC单晶基板上的外延生长中，可制作具有堆垛层错密度低的高品质外延膜的外延SiC单晶基板。因此，如果在如此的基板上形成电子器件，则能够期待提高器件的特性及成品率。

Claims (4)

1.一种外延碳化硅单晶基板的制造方法，其特征在于：是通过在偏离角度为4°以下的碳化硅单晶基板上使碳化硅外延生长而制造外延碳化硅单晶基板的方法，在所述碳化硅单晶基板上使碳化硅外延生长时所用的硅系的材料气体为氯硅烷即SiHmCln，其中m+n＝4，m为0～3的整数，n为1～4的整数，碳系的材料气体为烃气体，此外，外延生长时的烃气体中的碳原子数相对于氯硅烷中的硅原子数的比即C/Si比为0.5以上且1.0以下，进而，外延生长温度为1600℃以上且1700℃以下，在所述外延生长中，外延生长速度为1μm/小时以上且3μm/小时以下，所述碳化硅单晶基板的口径为4英寸以上。
2.根据权利要求1所述的外延碳化硅单晶基板的制造方法，其特征在于：所述外延生长为热化学蒸镀法即CVD法。
3.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于：所述硅系的材料气体为三氯硅烷即SiHCl3。
4.根据权利要求1或2所述的外延碳化硅单晶基板的制造方法，其特征在于：所述硅系的材料气体为四氯硅烷即SiCl4。
CN201280008889.7A 2011-04-21 2012-04-20 外延碳化硅单晶基板及其制造方法 Active CN103370454B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011095057 2011-04-21
JP2011-095057 2011-04-21
PCT/JP2012/060751 WO2012144614A1 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN103370454A CN103370454A (zh) 2013-10-23
CN103370454B true CN103370454B (zh) 2015-09-09

Family

ID=47041717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280008889.7A Active CN103370454B (zh) 2011-04-21 2012-04-20 外延碳化硅单晶基板及其制造方法

Country Status (6)

Country Link
US (1) US20130320357A1 (zh)
EP (1) EP2700739B1 (zh)
JP (1) JP5445694B2 (zh)
KR (1) KR101494122B1 (zh)
CN (1) CN103370454B (zh)
WO (1) WO2012144614A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
KR101989255B1 (ko) * 2013-06-04 2019-06-13 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN106910673B (zh) * 2017-03-02 2019-05-21 东莞市天域半导体科技有限公司 一种降低SiC外延晶片表面三角形缺陷的外延方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7184719B2 (ja) * 2019-09-04 2022-12-06 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006321696A (ja) 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
JP4954593B2 (ja) * 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
WO2008011022A1 (en) * 2006-07-19 2008-01-24 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
4H-SiC epitaxial layer growth by trichlorosilane (TCS);F. La Via等;《Journal of Crystal Growth》;20081021;第311卷;107-113 *

Also Published As

Publication number Publication date
EP2700739A1 (en) 2014-02-26
EP2700739A4 (en) 2014-06-11
WO2012144614A1 (ja) 2012-10-26
KR20130133043A (ko) 2013-12-05
US20130320357A1 (en) 2013-12-05
KR101494122B1 (ko) 2015-02-16
JP5445694B2 (ja) 2014-03-19
CN103370454A (zh) 2013-10-23
JPWO2012144614A1 (ja) 2014-07-28
EP2700739B1 (en) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103370454B (zh) 外延碳化硅单晶基板及其制造方法
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
CN106757324B (zh) 一种硅外延片的制造方法
CN102844474B (zh) 外延碳化硅单晶基板及其制造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
WO2018108005A1 (zh) 降低基平面位错对碳化硅外延层影响的方法
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
CN103789822A (zh) 外延片
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
CN105008598B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
CN105122473A (zh) 光电子半导体芯片及其制造方法
CN111477534B (zh) 氮化铝模板及其制备方法
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
CN114892273A (zh) 一种碳化硅外延层生长方法
US11107677B2 (en) Method for manufacturing SiC epitaxial substrate
CN113089091A (zh) 氮化硼模板及其制备方法
Höchbauer et al. SiC Epitaxial Growth in a 7x100mm/3x150mm Horizontal Hot-Wall Batch Reactor
KR20090017074A (ko) 에피층 성장방법
RU2716866C1 (ru) Способ роста эпитаксиальных слоев карбида кремния р-типа проводимости с малой плотностью базальных дислокаций
KR20130078984A (ko) 질화갈륨 기판 제조방법
KR101742210B1 (ko) 탄화규소 에피 박막 성장 방법
KR102131245B1 (ko) 에피택셜 웨이퍼
KR20150000317A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180517

Address after: Tokyo, Japan

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: NIPPON STEEL & SUMITOMO METAL Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230721

Address after: Tokyo

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo

Patentee before: SHOWA DENKO Kabushiki Kaisha