JPWO2012144614A1 - エピタキシャル炭化珪素単結晶基板の製造方法 - Google Patents

エピタキシャル炭化珪素単結晶基板の製造方法 Download PDF

Info

Publication number
JPWO2012144614A1
JPWO2012144614A1 JP2012550233A JP2012550233A JPWO2012144614A1 JP WO2012144614 A1 JPWO2012144614 A1 JP WO2012144614A1 JP 2012550233 A JP2012550233 A JP 2012550233A JP 2012550233 A JP2012550233 A JP 2012550233A JP WO2012144614 A1 JPWO2012144614 A1 JP WO2012144614A1
Authority
JP
Japan
Prior art keywords
single crystal
silicon carbide
crystal substrate
epitaxial
carbide single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012550233A
Other languages
English (en)
Other versions
JP5445694B2 (ja
Inventor
崇 藍郷
崇 藍郷
弘志 柘植
弘志 柘植
勝野　正和
正和 勝野
藤本　辰雄
辰雄 藤本
矢代　弘克
弘克 矢代
伊藤　渉
伊藤　　渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel and Sumitomo Metal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel and Sumitomo Metal Corp filed Critical Nippon Steel and Sumitomo Metal Corp
Priority to JP2012550233A priority Critical patent/JP5445694B2/ja
Application granted granted Critical
Publication of JP5445694B2 publication Critical patent/JP5445694B2/ja
Publication of JPWO2012144614A1 publication Critical patent/JPWO2012144614A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素単結晶基板上に、積層欠陥が少なく高品質な炭化珪素単結晶薄膜を有するエピタキシャル炭化珪素単結晶基板及びその製造方法を提供する。オフ角度が４°以下の炭化珪素単結晶基板上に、フォトルミネセンスによって４００nm〜６００nmの波長で発光する積層欠陥を、合計で１０個/cm2未満含むようにして、炭化珪素単結晶基板上に炭化珪素エピタキシャル層を成長させたエピタキシャル炭化珪素単結晶基板であり、また、エピタキシャル層を形成する際に用いる珪素系の材料ガスがクロロシランであると共に炭素系の材料ガスが炭化水素ガスであり、１６００℃以上１７００℃以下の成長温度下で、Ｃ／Ｓｉ比を０．５以上１．０以下、成長速度を１μm/時以上３μm/時以下にしてエピタキシャル層を形成するエピタキシャル炭化珪素単結晶基板の製造方法である。

Description

本発明は、エピタキシャル炭化珪素(SiC)単結晶基板及びその製造方法に関するものである。
炭化珪素(SiC)は、耐熱性及び機械的強度に優れると共に、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてSiC単結晶基板の需要が高まっている。
ＳｉＣ単結晶基板を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、基板上に熱ＣＶＤ法(熱化学蒸着法)と呼ばれる方法を用いてＳｉＣ薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりするのが一般的であるが、後者の場合には、注入後に高温でのアニールが必要となることから、エピタキシャル成長による薄膜形成が多用されている。
現在、ＳｉＣ基板の口径は、３及び４インチ(76mm及び100mm)が主流であるため、エピタキシャル成長もそのような基板上に行なわれることになるが、基底面転位等の欠陥密度を下げ、また、ＳｉＣインゴットからの基板の収率を上げる等の観点から、基板のオフ角度は従来の８°から約４°乃至それ以下が用いられている。
４°オフ基板上のエピタキシャル層の場合、基板の基底面転位で、基板／エピタキシャル層界面で刃状転位に変換されず、そのままエピタキシャル層に引き継がれるものの密度は１００〜２００個/cm2程度になっている。この基底面転位の一部は、ＳｉＣ結晶中で２つの部分転位に分解し、その間に積層欠陥を伴っていることが知られており（非特許文献１）、それがデバイス内部に存在した時には、バイポーラデバイスやショットキーバリアダイオード等の信頼性に悪影響を与えることが示されている（非特許文献２）。デバイスのサイズが大きくなると、上記程度の密度を持った基底面転位でも、それによって引き起こされた積層欠陥がデバイス内部に存在する確率が高くなるため、デバイス特性及び歩留まりを落とす要因となる。
しかし、この積層欠陥は、ＳｉＣエピタキシャル層上に通常観察される、三角形欠陥やキャロット、コメット欠陥等と異なり、モホロジー的な特徴を持っていないため、顕微鏡観察では認識できない。したがって、他の観察手法が必要となるが、現在最も多用されているのがフォトルミネッセンス法（PL法）によるものである。これは、バンドギャップ以上のエネルギーを持つ光を試料に照射し、それによって励起された電子が、欠陥によって形成されたバンドギャップ中の準位に落ちる際の発光を観察することにより、欠陥の種類と存在箇所を特定するものである。ＳｉＣの場合、積層欠陥によって形成される準位からの発光波長は４００nm〜６００nmの間に多く存在し、特に４２０nm、４６０nm、４８０nm、５００nm付近の発光波長を持つ準位については、それをもたらす積層欠陥の構造やその積層欠陥の成因についての研究がなされている（非特許文献３）。それによると、４２０nmで発光する積層欠陥は、single Shockley型の積層欠陥あるいは３C型の積層欠陥であり、４６０nmで発光する積層欠陥は、quadruple Shockley型の積層欠陥であり、４８０nmで発光する積層欠陥は、triple Shockley型の積層欠陥であり、５００nmで発光する積層欠陥は、double Shockley型の積層欠陥である。このうち、４６０nm付近の波長で発光している積層欠陥の例を図１に示す（非特許文献４より引用）。
しかし、エピタキシャル成長条件と積層欠陥の種類、密度等との関連は十分解明されておらず、通常の４°オフ基板上におけるエピタキシャル層の場合、ＰＬ法によって４００nm〜６００nmの波長で発光が観察される積層欠陥の数は、合計で１０個/cm2以上である。
したがって、今後デバイスへの応用が期待されるＳｉＣエピタキシャル成長基板であるが、基板のオフ角度を４°あるいはそれ以下にして、エピタキシャル層に存在する基底面転位を減らし、それによって引き起こされる積層欠陥を減らしたとしても、現状では１０個/cm2以上の積層欠陥が存在する。これは、デバイスの電極面積を３ｍｍ角程度とすると、その中に含まれる積層欠陥の数は１個以上になり、デバイス特性や信頼性を劣化させることになる。電極下に存在する積層欠陥の数を１個未満にするためには、１０個/cm2未満の積層欠陥密度が必要となるが、上述のように、積層欠陥自体の顕微鏡観察ができず、また、エピタキシャル成長条件と積層欠陥の種類、密度等との関連が十分解明されていないため、積層欠陥密度の低いエピタキシャル膜を安定して形成することは困難であった。
X.J.Ning et al.: Journal of American Ceramics Soc.Vol.80(1997) p.1645. H. Fujiwara et al.: Applied Physics Letters Vol.87 (2005) 051912 G. Feng et al.: Physica B 404 (2009) p4745. R. Hattori et al: Materials Science Forum Vols. 615-617 (2009) p 129.
本発明は、オフ角度が４°乃至それ以下の基板を用いたエピタキシャル成長において、積層欠陥密度の低い高品質エピタキシャル膜を有するエピタキシャルＳｉＣ単結晶基板、及びその製造方法を提供するものである。
本発明は、エピタキシャル成長を行なう際に、珪素系の材料ガスとしてクロロシランを用い、エピタキシャル成長時の上記珪素系材料ガス中の珪素原子数に対する炭素系材料ガス中の炭素原子数の比（C/Si比）及び成長温度、成長速度を制御することで、上記課題を解決できることを見出し、完成したものである。
即ち、本発明は、
(1) オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、該エピタキシャル層は、フォトルミネセンスによって４００nm〜６００nmの波長で発光する積層欠陥の数が合計で１０個/cm2未満であることを特徴とするエピタキシャル炭化珪素単結晶基板、
(2) 前記積層欠陥の発光波長が、420nmであり、ショックレー型の積層欠陥あるいは3C型の積層欠陥であり、５個/cm2未満であることを特徴とする、(1)に記載のエピタキシャル炭化珪素単結晶基板、
(3) 前記積層欠陥の発光波長が、460nmであり、ショックレー型の積層欠陥であり、５個/cm2未満であることを特徴とする(1)に記載のエピタキシャル炭化珪素単結晶基板、
(4) 前記積層欠陥の発光波長が、480nmであり、ショックレー型の積層欠陥であり、３個/cm2未満であることを特徴とする(1)に記載のエピタキシャル炭化珪素単結晶基板、
(5) 前記積層欠陥の発光波長が、500nmであり、ショックレー型の積層欠陥であり、３個/cm2未満であることを特徴とする(1)に記載のエピタキシャル炭化珪素単結晶基板、
(6) オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させて、(1)に記載のエピタキシャル炭化珪素単結晶基板を製造する方法であって、前記炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させる際に用いる珪素系の材料ガスがクロロシラン（SiHmCln(ｍ+n=4、ｍは0〜3の整数、nは1〜４の整数)）であり、炭素系の材料ガスが炭化水素ガスであり、また、エピタキシャル成長時のクロロシラン中の珪素原子数に対する炭化水素ガス中の炭素原子数の比（C/Si比）が０．５以上１．０以下であり、更に、エピタキシャル成長温度が１６００℃以上１７００℃以下であることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(7) 前記炭化珪素単結晶基板が口径4インチ以上であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(8) 前記エピタキシャル成長において、エピタキシャル成長速度が１μm/時以上３μm/時以下であることを特徴とする(6)又は(7)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(9) 前記エピタキシャル成長が、熱化学蒸着法(CVD法)である(6)〜(8)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(10) 前記珪素系の材料ガスが、トリクロロシラン（SiHCl3）であることを特徴とする(6)〜(9)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(11) 前記珪素系の材料ガスが、テトラクロロシラン（SiCl4）であることを特徴とする(6)〜(9)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
である。
本発明によれば、オフ角度が４°乃至それ以下の基板上のエピタキシャル膜において、積層欠陥密度の低い高品質エピタキシャル膜を有するＳｉＣ単結晶基板を提供することが可能である。
また、本発明の製造方法は、ＣＶＤ法であるため、装置構成が容易で制御性にも優れ、均一性、再現性の高いエピタキシャル膜が得られる。特に、本発明の製造方法によれば、基板の口径が４インチ以上であっても、安定なステップフロー成長が可能である。
さらに、本発明のエピタキシャルＳｉＣ単結晶基板を用いたデバイスは、積層欠陥密度の低い高品質エピタキシャル膜上に形成されるため、その特性、信頼性及び歩留りが向上する。
ＰＬ法により、４６０nm付近の波長で発光している積層欠陥の例 従来のエピタキシャル成長を行なう際の典型的な成長シーケンスを示す図 本発明の一方法によりエピタキシャル成長を行なう際の成長シーケンスを示す図 本発明の一方法によりエピタキシャル成長を行なった膜の表面状態を示す光学顕微鏡写真
本発明の具体的な内容について述べる。
まず、ＳｉＣ単結晶基板上へのエピタキシャル成長について述べる。
本発明で好適にエピタキシャル成長に用いる装置は、横型のＣＶＤ装置である。ＣＶＤ法は、装置構成が簡単であり、ガスのon/offで成長を制御できるため、エピタキシャル膜の制御性、再現性に優れた成長方法である。また、ＣＶＤ法以外にも、分子線エピタキシー法（MBE法）、液層エピタキシー法（LPE法）等によってエピタキシャル成長を行なうこともできる。
図２に、従来のエピタキシャル膜成長を行なう際の典型的なＣＶＤ法による成長シーケンスを、ガスの導入タイミングと併せて示す。まず、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を１×１０４〜３×１０４Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、成長温度である１５５０〜１６００℃に達した後、材料ガスであるＳｉＨ４とＣ２Ｈ４及びドーピングガスであるＮ２を導入して成長を開始する。ＳｉＨ４流量は毎分４０〜５０cm3、Ｃ２Ｈ４流量は毎分２０〜４０cm3であり、成長速度は毎時６〜７μmである。この成長速度は、通常利用されるエピタキシャル層の膜厚が１０μm程度であるため、生産性を考慮して決定されたものである。一定時間成長し、所望の膜厚が得られた時点でＳｉＨ４、Ｃ２Ｈ４及びＮ２の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出す。
次に、本発明の内容を図３に示したＣＶＤ法による成長シーケンスの一例で説明する。ＳｉＣ単結晶基板をセットし、成長炉内を真空排気した後、水素ガスを導入して圧力を１×１０４〜３×１０４Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、１６００℃程度に達した時に、材料ガスであるクロロシランガス（図３はトリクロロシランの場合）とＣ２Ｈ４及びドーピングガスであるＮ２を導入して成長を開始する。その後の手順は、図２の場合と同様である。このように、珪素系の材料ガスとしてクロロシランガスを用いることによって、従来のシランガスを用いた場合に比べ積層欠陥密度が低減する。これは以下のように考えられる。
積層欠陥は、基板からエピタキシャル層に引き継がれた基底面転位が２つの部分転位に分解することによって生じるものであるが、これはエピタキシャル成長に乱れが生じたことを意味している。シランガスは、分解するとＳｉｘＨｙの形を持った化合物になり、それが成長表面のテラス上で分解し、Ｓｉ原子がステップやキンクに取り込まれて成長していくが、表面欠陥や微小な凸凹が存在すると、その部分でＳｉ原子が凝集し、ステップフロー成長の妨げとなる。しかし、SiHmCln(ｍ+n=4、ｍは0〜3の整数、nは1〜４の整数)で表されるクロロシランガスは分解すると気相中で安定したＳｉＣｌ２の形になり、その状態でステップやキンクに供給されるため、表面欠陥や微小な凸凹の影響を受け難く、安定したステップフロー成長が実現されることになり、その結果積層欠陥の低減が可能となる。ここで、積層欠陥とは、ＰＬ法により４００nm〜６００nmの波長で発光が観察されるもので、ショックレー型あるいは3C型の積層欠陥を意味しており、一般的にモホロジー的な特徴を持たないものである。これらの積層欠陥は、従来の顕微鏡による表面観察では認識できない。しかし、これらの積層欠陥を有する基板をデバイスに用いた場合、デバイス特性及び歩留まりが落ちる。歩留まりを評価する方法は、例えば、以下のものである。ショットキーバリアダイオードを形成し、それに順方向電圧を印加し、ダイオードのn値を比較する。理想的なn値は1.0であり、特性が劣化すると共にn値は大きくなるが、n値が1.10以下のショットキーバリアダイオードを良品として、良品率を求め、歩留まりとして評価することができる。
本発明により、４°乃至それ以下のオフ角を持った基板上のエピタキシャル膜において、積層欠陥密度の低い良好なエピタキシャル膜が得られるようになるが、オフ角が比較的小さいため、成長温度をある程度高くすると共に、Ｃ／Ｓｉ比を小さくして、ステップフロー成長を生じ易くする必要がある。以上の状況を考慮し、発明者らが検討した結果、成長温度は１６００℃以上が好ましく、しかし、高過ぎると表面荒れが生じるため、１７００℃以下が好ましい。より好適には１６２０℃以上１６８０℃以下である。また、Ｃ／Ｓｉ比は、低過ぎると残留窒素の取り込みが増加し、高過ぎるとステップフロー成長の促進効果が低減するため、０．５以上１．０以下が好ましく、より好適には０．６以上０．８以下である。
さらに、成長速度に関しても、低過ぎると生産性が問題になり、高過ぎると成長の乱れが生じ易くなるため、１μm/時以上３μm/時以下が好ましく、より好適には１．５μm/時以上２．５μm/時以下である。また、分解してＳｉＣｌ２の形で材料ガスを供給するためには、クロロシランの中でもＳｉに対するＣｌの割合が大きいガスの方が有利であり、従ってトリクロロシランやテトラクロロシランが好ましい。また、炭素系原料ガスとしては、不飽和炭化水素や飽和炭化水素のような炭化水素ガスが使え、このうち前者としてエチレン、後者としてエタンやプロパンを例示することができるが、これに限定するものではない。
本発明のエピタキシャル炭化珪素単結晶基板に用いられている炭化珪素基板は、４°乃至それ以下のオフ角を持っているが、これは、基底面転位等の欠陥密度を下げ、また、インゴットからの基板の収率を上げる等の要請によるものである。
また、基板の口径は、特に制限はなく、２インチ、３インチでもよく、さらに4インチ以上としてもよい。これは、口径が大きくなる程、基板上に供給されたSi種は、ステップやキンクに取り込まれるためには表面上の長い距離を動かなければならないが、その場合には、安定なSiCl2の形でSi種が供給される本発明の利点がより発揮されると考えられるためである。
より詳細に説明すると、一般に基板の口径が大きくなるにつれて、基板の温度が不均一になり、また供給されたＳｉ種がステップやキンクに取り込まれるまでの移動距離が長くなる。そのような環境では、ステップフロー成長が不安定となる。
上述のとおり、シランガスは、分解するとSixHyの形を持った化合物になり、それが成長表面のテラス上で分解し、Si原子がステップやキンクに取り込まれて成長していくが、表面欠陥や微小な凸凹が存在すると、その部分でSi原子が凝集し、ステップフロー成長の妨げとなる。
２インチや３インチの基板では、温度の不均一性やＳｉ種の移動距離が比較的小さく、顕在化しなかった問題が、４インチ以上の口径で顕在化することがある。つまり、ステップフロー成長が妨げられる蓋然性が高まる。
しかし、クロロシランガスは分解すると気相中で安定したSiCl2の形になり、その状態でステップやキンクに供給されるため、表面欠陥や微小な凸凹の影響を受け難く、安定したステップフロー成長が実現されることになり、その結果積層欠陥の低減が可能となる。特に、４インチ以上の口径の大きい基板であっても、結果積層欠陥の低減が可能となる。
さらに、ＰＬ法によって観察される積層欠陥数を１０個/cm2未満にする必要性は、現在、デバイスの電極面積が３mm角程度であり、その中に含まれる積層欠陥の数を１個以下にして、デバイス特性や信頼性を向上させるためである。特に460nmで発光する積層欠陥は、エピタキシャル成長が不安定な場合に発生するものであり、デバイスに与える影響も大きいため、5個/cm2未満とする必要がある。他の波長で発光する積層欠陥については、まず上記5個/cm2未満を満足しながら、全体で１０個/cm2未満を満たすことが必要である。また、将来的にはデバイスの電極面積が５mm角程度になることが予想されるため、その場合でも電極内に含まれる積層欠陥数が１個以下であるように、ＰＬ法によって観察される積層欠陥数は４個/cm2以下であることがより好ましい。積層欠陥数が10個/cm2未満の基板を用いて、ショットキーバリアダイオードを形成した場合、良品率、すなわち歩留まりは、概ね７０％を超える。なお、本発明で言うエピタキシャル層の積層欠陥の数は、後述する実施例に示したようなＰＬ法を利用した測定によって検出されるものである。
このようにして得られたエピタキシャルＳｉＣ単結晶基板上に好適に形成されるデバイスとしては、ショットキーバリアダイオード、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等が挙げられ、なかでも特に好適なものが電力制御用に用いられるデバイスである。
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の内容に制限されるものではない。
（実施例１）
３インチ(76mm)ウェーハ用ＳｉＣ単結晶インゴットから、約４００μmの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨を実施した、４Ｈ型のポリタイプを有するＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長の手順としては、成長炉に基板をセットし、成長炉内を真空排気した後、水素ガスを毎分１５０L導入しながら圧力を１．０×１０４Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を１６００℃まで上げ、トリクロロシラン(SiHCl3)を毎分２０cm3、Ｃ２Ｈ４を毎分８cm3（C/Si比0.8）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２．５μm/時であった。
このようにしてエピタキシャル成長を行った膜について、ＰＬ法により評価を行った。光源には水銀系のＵＶ光源（波長313nm）を用い、エピタキシャル層の全域にＵＶ光が照射されるようにした。ＳｉＣの場合、積層欠陥によって形成される準位からの発光波長で、４００nm〜６００nmの間に存在するものは、約４２０nm、約４６０nm、約４８０nm、約５００nmである。従って、得られたフォトルミネッセンス光を、上記4波長のバンドパスフィルターを用いてＣＣＤディテクタで検出し、各波長で発光する積層欠陥の数を測定したところ、合計で８個/cm2であり、積層欠陥密度の低い良好な膜が得られていた。詳細には、420nmでの欠陥数が4個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が1個/cm2であった。ここで用いたＣＣＤディテクタは、画素数が100万（素子サイズは13μm×13μm）であり、ディープディプレッション型であるため、ＳｉＣのバンド端発光波長から、近赤外領域まで高い感度を有しており、このＣＣＤディテクタで検出された発光を積層欠陥としてカウントした。また、エピタキシャル膜表面の光学顕微鏡写真を図４に示す。表面欠陥も少なく、高品質な膜が得られていることが分かる。
さらに、このエピタキシャル膜（エピタキシャル層）の上に３mm角の大きさの電極を持ったショットキーバリアダイオードを形成し、また、後述する比較例１のエピタキシャル膜上にも同寸法のショットキーバリアダイオードを形成して、それぞれに順方向電圧を印加し、ダイオードのｎ値を比較した。理想的なｎ値は１．０であり、特性が劣化すると共にｎ値は大きくなるが、ｎ値が１．１０以下のショットキーバリアダイオードを良品とすると、実施例１のショットキーバリアダイオードの良品率は７５％、比較例１のショットキーバリアダイオードの良品率は６０％であり、実施例１のショットキーバリアダイオードの方が歩留まりは高かった。
（実施例２）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であり、テトラクロロシラン(SiCl4)を毎分２０cm3、Ｃ２Ｈ４を毎分６cm3（C/Si比0.6）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２．５μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で８個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が3個/cm2であり、460nmでの欠陥数が3個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、実施例１と同様にショットキーバリアダイオードを形成して良品率を調べたところ、７５％であった。
（実施例３）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は２°である。成長開始までの手順、温度等は、実施例１と同様であり、トリクロロシラン(SiHCl3)を毎分３０cm3、Ｃ２Ｈ４を毎分１５cm3（C/Si比1.0）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は３μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で６個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が2個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、実施例１と同様にショットキーバリアダイオードを形成して良品率を調べたところ、７８％であった。
（実施例４）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は２°である。成長開始までの手順は実施例１と同様であるが、成長温度を１６２５℃にし、トリクロロシラン(SiHCl3)を毎分２０cm3、Ｃ２Ｈ４を毎分８cm3（C/Si比0.8）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２．５μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で４個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が1個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が0個/cm2であった。また、実施例１と同様にショットキーバリアダイオードを形成して良品率を調べたところ、８０％であった。
（実施例５）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は０．５°である。成長開始までの手順、温度等は、実施例１と同様であり、トリクロロシラン(SiHCl3)を毎分３０cm3、Ｃ２Ｈ４を毎分７．５cm3（C/Si比0.5）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で４個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が2個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が0個/cm2であり、500nmでの欠陥数が0個/cm2であった。また、実施例１と同様にショットキーバリアダイオードを形成して良品率を調べたところ、８０％であった。
（実施例６）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順は実施例１と同様であるが、成長温度を１６５０℃にし、トリクロロシラン(SiHCl3)を毎分２０cm3、Ｃ２Ｈ４を毎分８cm3（C/Si比0.8）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２．５μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で６個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が2個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、実施例１と同様にショットキーバリアダイオードを形成して良品率を調べたところ、７７％であった。
(実施例7)
実施例1と同様にスライス、粗削り、通常研磨を行った、4H型のポリタイプを有する4インチ(100mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は4°である。成長開始までの手順、温度等は、実施例1と同様であり、テトラクロロシラン(SiCl4)を毎分20 cm3、C2H4を毎分6cm3（C/Si比0.6）、さらにドーピングガスであるN2流量を1cm3にしてエピタキシャル層を約10μm成長した。この時の成長速度は2.5μm/時であった。このようにしてエピタキシャル成長を行った膜をPL評価し、400nm〜600nmの波長で発光する積層欠陥の数を測定したところ、合計で9個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が3個/cm2であり、460nmでの欠陥数が3個/cm2であり、480nmでの欠陥数が2個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、実施例1と同様にショットキーバリアダイオードを形成して良品率を調べたところ、79％であった。
(実施例8)
実施例1と同様にスライス、粗削り、通常研磨を行った、4H型のポリタイプを有する2インチ(50mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は4°である。成長開始までの手順、温度等は、実施例1と同様であり、テトラクロロシラン(SiCl4)を毎分20 cm3、C2H4を毎分8cm3（C/Si比0.8）、さらにドーピングガスであるN2流量を1cm3にしてエピタキシャル層を約10μm成長した。この時の成長速度は2.7μm/時であった。このようにしてエピタキシャル成長を行った膜をPL評価し、400nm〜600nmの波長で発光する積層欠陥の数を測定したところ、合計で5個/cm2であり、積層欠陥密度が低く、表面欠陥も少ない良好な膜が得られていた。詳細には、420nmでの欠陥数が1個/cm2であり、460nmでの欠陥数が2個/cm2であり、480nmでの欠陥数が1個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、実施例1と同様にショットキーバリアダイオードを形成して良品率を調べたところ、82％であった。
（比較例１）
実施例1と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であるが、珪素系の材料ガスとしてシラン（SiH4）を用い、ＳｉＨ４の流量を毎分４０cm3、Ｃ２Ｈ４流量を毎分２２cm3（C/Si比1.1）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は６μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で２０個/cm2であり、積層欠陥密度は高かった。詳細には、420nmでの欠陥数が7個/cm2であり、460nmでの欠陥数が8個/cm2であり、480nmでの欠陥数が3個/cm2であり、500nmでの欠陥数が2個/cm2であった。また、実施例１で述べたように、このエピタキシャル膜上に形成したショットキーバリアダイオードの良品率を調べたところ、６０％であった。
（比較例２）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順は実施例１と同様であるが、成長温度を１５５０℃にし、トリクロロシラン(SiHCl3)を毎分３０cm3、Ｃ２Ｈ４を毎分１２cm3（C/Si比0.8）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は２μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で１８個/cm2であり、積層欠陥密度は高かった。詳細には、420nmでの欠陥数が7個/cm2であり、460nmでの欠陥数が7個/cm2であり、480nmでの欠陥数が2個/cm2であり、500nmでの欠陥数が2個/cm2であった。また、このエピタキシャル膜上に実施例１と同様に形成したショットキーバリアダイオードの良品率を調べたところ、６０％であった。
（比較例３）
実施例１と同様にスライス、粗削り、通常研磨を行った、４Ｈ型のポリタイプを有する３インチ(76mm)のＳｉＣ単結晶基板のＳｉ面に、エピタキシャル成長を実施した。基板のオフ角は４°である。成長開始までの手順、温度等は、実施例１と同様であり、トリクロロシラン(SiHCl3)を毎分３０cm3、Ｃ２Ｈ４を毎分２２．５cm3（C/Si比1.5）、さらにドーピングガスであるＮ２流量を毎分１cm3にしてエピタキシャル層を約１０μm成長した。この時の成長速度は３μm/時であった。このようにしてエピタキシャル成長を行った膜を実施例１と同様にしてＰＬ法によって評価し、４００nm〜６００nmの波長で発光する積層欠陥の数を測定したところ、合計で１５個/cm2であり、積層欠陥密度は高かった。詳細には、420nmでの欠陥数が4個/cm2であり、460nmでの欠陥数が6個/cm2であり、480nmでの欠陥数が3個/cm2であり、500nmでの欠陥数が2個/cm2であった。また、このエピタキシャル膜上に実施例１と同様に形成したショットキーバリアダイオードの良品率を調べたところ、６５％であった。
(比較例4)
実施例1と同様にスライス、粗削り、通常研磨を行った、4H型のポリタイプを有する4インチ(100mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は4°である。成長開始までの手順、温度等は、実施例1と同様であるが、珪素系の材料ガスとしてシラン（SiH4）を用い、SiH4の流量を毎分40cm3、C2H4流量を毎分20cm3（C/Si比1.0）、さらにドーピングガスであるN2流量を1cm3にしてエピタキシャル層を約10μm成長した。この時の成長速度は5.5μm/時であった。このようにしてエピタキシャル成長を行った膜をPL評価し、400nm〜600nmの波長で発光する積層欠陥の数を測定したところ、合計で40個/cm2であり、積層欠陥密度は高かった。詳細には、420nmでの欠陥数が12個/cm2であり、460nmでの欠陥数が15個/cm2であり、480nmでの欠陥数が7個/cm2であり、500nmでの欠陥数が6個/cm2であった。また、このエピタキシャル膜上に実施例1と同様に形成したショットキーバリアダイオードの良品率を調べたところ、50％であった。
(比較例5)
実施例1と同様にスライス、粗削り、通常研磨を行った、4H型のポリタイプを有する2インチ(50mm)のSiC単結晶基板のSi面に、エピタキシャル成長を実施した。基板のオフ角は4°である。成長開始までの手順、温度等は、実施例1と同様であるが、珪素系の材料ガスとしてシラン（SiH4）を用い、SiH4の流量を毎分40cm3、C2H4流量を毎分20cm3（C/Si比1.0）、さらにドーピングガスであるN2流量を1cm3にしてエピタキシャル層を約10μm成長した。この時の成長速度は5.5μm/時であった。このようにしてエピタキシャル成長を行った膜をPL評価し、400nm〜600nmの波長で発光する積層欠陥の数を測定したところ、合計で11個/cm2であり、積層欠陥密度は高かった。詳細には、420nmでの欠陥数が3個/cm2であり、460nmでの欠陥数が4個/cm2であり、480nmでの欠陥数が3個/cm2であり、500nmでの欠陥数が1個/cm2であった。また、このエピタキシャル膜上に実施例1と同様に形成したショットキーバリアダイオードの良品率を調べたところ、68％であった。
この発明によれば、ＳｉＣ単結晶基板上へのエピタキシャル成長において、積層欠陥密度の低い高品質エピタキシャル膜を有するエピタキシャルＳｉＣ単結晶基板を作成することが可能である。そのため、このような基板上に電子デバイスを形成すればデバイスの特性及び歩留まりが向上することが期待できる。
即ち、本発明は、
(1) オフ角度、すなわち（０００１）面に対して＜１１−２０＞軸方向へ傾けた角度が４°以下である炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させて、エピタキシャル炭化珪素単結晶基板を製造する方法であって、前記炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させる際に用いる珪素系の材料ガスがクロロシラン（SiHmCln(ｍ+n=4、ｍは0〜3の整数、nは1〜４の整数)）であり、炭素系の材料ガスが炭化水素ガスであり、また、エピタキシャル成長時のクロロシラン中の珪素原子数に対する炭化水素ガス中の炭素原子数の比（C/Si比）が０．５以上１．０以下であり、更に、エピタキシャル成長温度が１６００℃以上１７００℃以下であり、前記炭化珪素単結晶基板が口径4インチ以上であることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(2) 前記エピタキシャル成長において、エピタキシャル成長速度が１μm/時以上３μm/時以下であることを特徴とする(1)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(3) 前記エピタキシャル成長が、熱化学蒸着法(CVD法)である(1)または(2)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(4) 前記珪素系の材料ガスが、トリクロロシラン（SiHCl3）であることを特徴とする(1)〜(3)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(5) 前記珪素系の材料ガスが、テトラクロロシラン（SiCl4）であることを特徴とする(1)〜(3)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(6) （1）〜(5)のいずれか１項に記載の方法を用いて製造された、オフ角度、すなわち（０００１）面に対して＜１１−２０＞軸方向へ傾けた角度が４°以下である炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、該エピタキシャル層は、フォトルミネセンスによって４００nm〜６００nmの波長で発光する積層欠陥の数が合計で１０個/cm 2 未満であることを特徴とするエピタキシャル炭化珪素単結晶基板、
(7) 前記積層欠陥の発光波長が、420nmであり、ショックレー型の積層欠陥あるいは3C型の積層欠陥であり、５個/cm 2 未満であることを特徴とする、(6)に記載のエピタキシャル炭化珪素単結晶基板、
(8) 前記積層欠陥の発光波長が、460nmであり、ショックレー型の積層欠陥であり、５個/cm 2 未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板、
(9) 前記積層欠陥の発光波長が、480nmであり、ショックレー型の積層欠陥であり、３個/cm 2 未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板、
(10) 前記積層欠陥の発光波長が、500nmであり、ショックレー型の積層欠陥であり、３個/cm 2 未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板である。
即ち、本発明は、
(1) オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させて、エピタキシャル炭化珪素単結晶基板を製造する方法であって、前記炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させる際に用いる珪素系の材料ガスがクロロシラン（SiHmCln(ｍ+n=4、ｍは0〜3の整数、nは1〜４の整数)）であり、炭素系の材料ガスが炭化水素ガスであり、また、エピタキシャル成長時のクロロシラン中の珪素原子数に対する炭化水素ガス中の炭素原子数の比（C/Si比）が０．５以上１．０以下であり、更に、エピタキシャル成長温度が１６００℃以上１７００℃以下であり、前記炭化珪素単結晶基板が口径4インチ以上であることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法、
(2) 前記エピタキシャル成長において、エピタキシャル成長速度が１μm/時以上３μm/時以下であることを特徴とする(1)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(3) 前記エピタキシャル成長が、熱化学蒸着法(CVD法)である(1)または(2)に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(4) 前記珪素系の材料ガスが、トリクロロシラン（SiHCl3）であることを特徴とする(1)〜(3)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(5) 前記珪素系の材料ガスが、テトラクロロシラン（SiCl4）であることを特徴とする(1)〜(3)のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法、
(6) （1）〜(5)のいずれか１項に記載の方法を用いて製造された、オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、該エピタキシャル層は、フォトルミネセンスによって４００nm〜６００nmの波長で発光する積層欠陥の数が合計で１０個/cm2未満であることを特徴とするエピタキシャル炭化珪素単結晶基板、
(7) 前記積層欠陥の発光波長が、420nmであり、ショックレー型の積層欠陥あるいは3C型の積層欠陥であり、５個/cm2未満であることを特徴とする、(6)に記載のエピタキシャル炭化珪素単結晶基板、
(8) 前記積層欠陥の発光波長が、460nmであり、ショックレー型の積層欠陥であり、５個/cm2未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板、
(9) 前記積層欠陥の発光波長が、480nmであり、ショックレー型の積層欠陥であり、３個/cm2未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板、
(10) 前記積層欠陥の発光波長が、500nmであり、ショックレー型の積層欠陥であり、３個/cm2未満であることを特徴とする(6)に記載のエピタキシャル炭化珪素単結晶基板である。

Claims (11)

  1. オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素エピタキシャル層を有するエピタキシャル炭化珪素単結晶基板であって、該エピタキシャル層は、フォトルミネセンスによって４００nm〜６００nmの波長で発光する積層欠陥の数が合計で１０個/cm2未満であることを特徴とするエピタキシャル炭化珪素単結晶基板。
  2. 前記積層欠陥の発光波長が、420nmであり、ショックレー型の積層欠陥あるいは3C型の積層欠陥であり、５個/cm2未満であることを特徴とする、請求項1に記載のエピタキシャル炭化珪素単結晶基板。
  3. 前記積層欠陥の発光波長が、460nmであり、ショックレー型の積層欠陥であり、5個/cm2未満であることを特徴とする請求項1に記載のエピタキシャル炭化珪素単結晶基板。
  4. 前記積層欠陥の発光波長が、480nmであり、ショックレー型の積層欠陥であり、3個/cm2未満であることを特徴とする請求項1に記載のエピタキシャル炭化珪素単結晶基板。
  5. 前記積層欠陥の発光波長が、500nmであり、ショックレー型の積層欠陥であり、3個/cm2未満であることを特徴とする請求項1に記載のエピタキシャル炭化珪素単結晶基板。
  6. オフ角度が４°以下である炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させて請求項１に記載のエピタキシャル炭化珪素単結晶基板を製造する方法であって、前記炭化珪素単結晶基板上に炭化珪素をエピタキシャル成長させる際に用いる珪素系の材料ガスがクロロシラン（SiHmCln(ｍ+n=4、ｍは0〜3の整数、nは1〜４の整数)）であり、炭素系の材料ガスが炭化水素ガスであり、また、エピタキシャル成長時のクロロシラン中の珪素原子数に対する炭化水素ガス中の炭素原子数の比（C/Si比）が０．５以上１．０以下であり、更に、エピタキシャル成長温度が１６００℃以上１７００℃以下であることを特徴とするエピタキシャル炭化珪素単結晶基板の製造方法。
  7. 前記炭化珪素単結晶基板が口径4インチ以上であることを特徴とする請求項6に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
  8. 前記エピタキシャル成長において、エピタキシャル成長速度が１μm/時以上３μm/時以下であることを特徴とする請求項6又は7に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
  9. 前記エピタキシャル成長が、熱化学蒸着法(CVD法)である請求項6〜8のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
  10. 前記珪素系の材料ガスが、トリクロロシラン（SiHCl3）であることを特徴とする請求項６〜９のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
  11. 前記珪素系の材料ガスが、テトラクロロシラン（SiCl4）であることを特徴とする請求項６〜９のいずれか１項に記載のエピタキシャル炭化珪素単結晶基板の製造方法。
JP2012550233A 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板の製造方法 Active JP5445694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012550233A JP5445694B2 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011095057 2011-04-21
JP2011095057 2011-04-21
PCT/JP2012/060751 WO2012144614A1 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012550233A JP5445694B2 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板の製造方法

Publications (2)

Publication Number Publication Date
JP5445694B2 JP5445694B2 (ja) 2014-03-19
JPWO2012144614A1 true JPWO2012144614A1 (ja) 2014-07-28

Family

ID=47041717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012550233A Active JP5445694B2 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板の製造方法

Country Status (6)

Country Link
US (1) US20130320357A1 (ja)
EP (1) EP2700739B1 (ja)
JP (1) JP5445694B2 (ja)
KR (1) KR101494122B1 (ja)
CN (1) CN103370454B (ja)
WO (1) WO2012144614A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
KR101989255B1 (ko) * 2013-06-04 2019-06-13 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN106910673B (zh) * 2017-03-02 2019-05-21 东莞市天域半导体科技有限公司 一种降低SiC外延晶片表面三角形缺陷的外延方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7184719B2 (ja) * 2019-09-04 2022-12-06 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006321696A (ja) * 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
JP4954593B2 (ja) * 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
WO2008011022A1 (en) * 2006-07-19 2008-01-24 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
EP2700739A4 (en) 2014-06-11
KR20130133043A (ko) 2013-12-05
JP5445694B2 (ja) 2014-03-19
EP2700739A1 (en) 2014-02-26
CN103370454B (zh) 2015-09-09
CN103370454A (zh) 2013-10-23
EP2700739B1 (en) 2016-12-28
US20130320357A1 (en) 2013-12-05
KR101494122B1 (ko) 2015-02-16
WO2012144614A1 (ja) 2012-10-26

Similar Documents

Publication Publication Date Title
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP4954654B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
US8574528B2 (en) Methods of growing a silicon carbide epitaxial layer on a substrate to increase and control carrier lifetime
JPWO2017018533A1 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
WO2014125550A1 (ja) ＳｉＣエピタキシャルウエハの製造方法
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2007230823A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
WO2024135744A1 (ja) ＧａＮ基板
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP2017186199A (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R151 Written notification of patent or utility model registration

Ref document number: 5445694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350