JP6742477B2 - エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ - Google Patents

エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ Download PDF

Info

Publication number
JP6742477B2
JP6742477B2 JP2019109828A JP2019109828A JP6742477B2 JP 6742477 B2 JP6742477 B2 JP 6742477B2 JP 2019109828 A JP2019109828 A JP 2019109828A JP 2019109828 A JP2019109828 A JP 2019109828A JP 6742477 B2 JP6742477 B2 JP 6742477B2
Authority
JP
Japan
Prior art keywords
growth
single crystal
sic
epitaxial
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019109828A
Other languages
English (en)
Other versions
JP2019189522A (ja
Inventor
崇 藍郷
崇 藍郷
伊藤　渉
伊藤　　渉
藤本　辰雄
辰雄 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of JP2019189522A publication Critical patent/JP2019189522A/ja
Application granted granted Critical
Publication of JP6742477B2 publication Critical patent/JP6742477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Description

本発明は、エピタキシャル炭化珪素単結晶ウエハの製造方法、及びこれによって得られたエピタキシャル炭化珪素単結晶ウエハに関するものである。
炭化珪素（以下、SiCと表記する）は、耐熱性及び機械的強度に優れ、物理的、化学的に安定なことから、耐環境性半導体材料として注目されている。また、近年、高周波高耐圧電子デバイス等の基板としてエピタキシャルＳｉＣ単結晶ウエハの需要が高まっている。
ＳｉＣ単結晶基板（以下、SiC基板という）を用いて、電力デバイス、高周波デバイス等を作製する場合には、通常、ＳｉＣ基板上に熱ＣＶＤ法（熱化学蒸着法）と呼ばれる方法を用いてＳｉＣ薄膜をエピタキシャル成長させたり、イオン注入法により直接ドーパントを打ち込んだりするが、後者の場合には、注入後に高温でのアニールが必要となるため、エピタキシャル成長による薄膜形成が多用されている。
ＳｉＣのエピタキシャル膜上には、三角形欠陥、キャロット欠陥、コメット欠陥等のエピタキシャル欠陥が存在し、これらを含んだデバイスはその特性が著しく劣化するため、いわゆるデバイスキラー欠陥として知られている。そこで、上記エピタキシャル欠陥の低減のための技術が開発されているが、その１つとして、エピタキシャル膜をバッファ層とドリフト層との２層構造とする技術がある。この技術は、例えばドリフト層はデバイス作成に必要な厚さやドーピング密度とし、バッファ層としては、ＳｉＣ基板とドリフト層との中間のドーピング密度を有する層を成長して、両者のドーピング密度の差を緩和することで歪みを低減してエピタキシャル欠陥を低減する、という形で用いられることが多い。
特許文献１には、基底面転位の、ＳｉＣ単結晶ウエハからＳｉＣエピタキシャル膜への伝播を抑制するため、ＳｉＣエピタキシャル膜の成長過程において、ドーパント濃度を徐々に減少させるように制御することが提案されている。また、特許文献１には、原料ガスにおけるＣ／Ｓｉモル比を０．３〜３程度に制御し、ＳｉＣエピタキシャル膜の成長速度を５μｍ／ｈ以上に制御することによって、ミスフィット転位から貫通刃状転位への転換を抑制することが提案されている。貫通刃状転位は、少数キャリアのライフタイムキラーとなることが知られており、デバイス特性を劣化させるので、特許文献１に開示された発明によれば、作成されたデバイスの歩留まりを改善する。
このような技術により、上記のようなデバイスキラー欠陥やデバイス特性を劣化させる転位等は低減されているものの、近年では、エピタキシャル膜上の微小ピット（シャローピット）がデバイス特性に悪影響を与えることが指摘されている（非特許文献１参照）。この非特許文献１では、シャローピットが特にショットキーバリアダイオードの逆方向リーク電流を増加させることが示されており、原因としてピット部分での電界集中が考えられる。そこで、デバイスの特性及び歩留まりを向上するためには、デバイスキラー欠陥同様、このシャローピットも低減する必要がある。
シャローピットは略三角形形状であって、一般に、深さは５０〜８０nm程度であり、ＳｉＣエピタキシャル膜中に５００〜１０００個/cm2程度の密度で含まれる。このシャローピットの形状や深さは、例えば、成長前に行うＳｉＣ基板の前処理、成長時の材料ガス中に含まれる炭素と珪素の原子数比（C/Si比）、成長速度、成長温度等に関係すると考えられている。しかし、これまでの研究ではこれらが複合的に影響していることも示唆されている。
後述するが、シャローピットはＳｉＣ単結晶ウエハのらせん転位に起因して発生するため、シャローピットの形状や深さは、ＳｉＣ基板そのものの品質にも左右されることになる。ＳｉＣ単結晶ウエハのらせん転位は通常、基板毎で大きく異なることから、安定したシャローピットの低減は困難であるのが現状であり、特許文献１に開示された貫通刃状転位低減に関する製造方法ではSiC基板のらせん転位に関連した上記シャローピットの低減は困難であると考えられる。
特許文献２には、前述したデバイスキラー欠陥を低減する方法が開示されている。この方法は、表面粗さのRa値が0.5nm以上1.0nm以下である少なくとも１つの抑止層を、C/Si比が1.0以下の状態でエピタキシャル成長させた後、前記抑止層上に炭化珪素単結晶薄膜の活性層を、C/Si比を1.0よりも大きい状態でエピタキシャル成長させることを特徴としている。特許文献２によれば、エピタキシャル成長の初期においてC/Si比を1.0以下に制御することによって、らせん転位を起点とした渦巻成長の発生を抑え、周囲の大量のステップフローに覆われる可能性が高められる作用があると報告されている。しかし、後述するように、本発明者らの知見によれば、前記抑止層の厚さは１μｍ以下であるので、その程度の厚さではたとえＣ／Ｓｉ比を小さくして形成しても、シャローピット周囲のらせんステップをステップフロー方向へのステップで十分に覆うことは困難である。
また、特許文献３には、ＳｉＣエピタキシャル層の表面に高融点金属を蒸着して、前記高融点金属と当該ＳｉＣエピタキシャル層との合金層を形成することにより、炭化珪素半導体上に設けたショットキ接合を有する炭化珪素半導体装置が開示されている。しかし、特許文献3には、前記ＳｉＣエピタキシャル層からデバイスキラー欠陥を低減することを何ら開示していない。
従って、今後デバイスへの応用が期待されるエピタキシャルＳｉＣ単結晶ウエハであるが、ＳｉＣ基板の品質に依存すること無くシャローピットの影響を低減したエピタキシャル膜が成長できないと、特性の優れた電子デバイスを高歩留まりで作製することは困難である。
再表ＷＯ２００９／０３５０９５号 特開２００８−７４６６４号公報 特開２０００−１６４５２８号公報
藤原ら：応用物理学会先進パワー半導体分科会第1回研究会テキス ト p31（2014）
そこで、本発明は、ＳｉＣ基板を用いたＳｉＣのエピタキシャル成長において、シャローピットの影響を従来よりも低減した高品質なエピタキシャル膜を有するエピタキシャルＳｉＣ単結晶ウエハの製造方法を提供するものである。
本発明者らは、ＳｉＣエピタキシャル膜におけるシャローピットの発現について詳細な検討を行ったところ、シャローピットはＳｉＣ基板のらせん転位に起因して発生するという知見を得た。ところが、ＳｉＣ基板のらせん転位密度は、通常、基板毎で大きく異なることから、シャローピットの密度を減らすよりはむしろ、その深さを小さくすることの方が、基板品質に依存されずに、結果としてシャローピットの影響を低減する点で有効であると考え、更なる検討を行った。
その結果、これまでに、ＳｉＣエピタキシャル膜をバッファ層とドリフト層との２層構造にすることは従来知られているが、そのバッファ層成長時のＣ／Ｓｉ比、バッファ層の厚さ、及びドリフト層成長時の成長速度を最適化することで、シャローピットの深さを小さくできることを新たに見出した。加えて、ショットキーバリアダイオードを試作し、シャローピットの深さが小さくなれば、ピット部分での電界集中が緩和されて、ピットを含まないダイオードの場合と同等の逆方向リーク電流になることを見出し、本発明を完成するに至った。
即ち、本発明の要旨は、
（1）（０００１）面に対して＜１１−２０＞方向へ傾けた角度であるオフ角度が４°以下の炭化珪素単結晶基板上に珪素系及び炭素系の材料ガスを流して、熱ＣＶＤ法により炭化珪素をエピタキシャル成長させてエピタキシャル炭化珪素単結晶ウエハを製造する方法であって、前記珪素系及び炭素系の材料ガスにおける炭素と珪素の原子数比（C/Si比）を０．５以上１．０以下にして、厚さ１μm以上１０μm以下の炭化珪素エピタキシャル膜からなるバッファ層を形成し、毎時１５μm以上１００μm以下の成長速度で炭化珪素エピタキシャル膜からなるドリフト層を形成して、該ドリフト層の表面で観察されるシャローピットの深さを３０nm以下にすることを特徴とするエピタキシャル炭化珪素単結晶ウエハの製造方法、
（2）毎時１μm以上１０μm以下の成長速度でバッファ層を成長させ、前記原子数比（C/Si比）を１．０以上２．０以下にしてドリフト層を成長させる（1）に記載のエピタキシャル炭化珪素単結晶ウエハの製造方法、
（3）（０００１）面に対して＜１１−２０＞方向へ傾けた角度であるオフ角度が４°以下の炭化珪素単結晶基板と、前記炭化珪素単結晶基板上に形成され、ドーピング密度が1×1018atms/cm3以上1×1019atms/cm3以下であって、厚さ１μm以上１０μm以下の炭化珪素エピタキシャル膜からなるバッファ層と、前記バッファ層上に形成され、ドーピング密度が1×1015atms/cm3以上1×1017atms/cm3以下であって、厚さ１０μｍ以上３０μm以下の炭化珪素エピタキシャル膜からなるドリフト層とを備えるエピタキシャル炭化珪素単結晶ウエハであって、前記ドリフト層表面におけるシャローピットの深さが３０nm以下であり、前記炭化珪素単結晶基板側にＮｉからなるオーミック電極を設け、前記ドリフト層側にＮｉからなるショットキー電極を設けてショットキーバリアダイオードを形成した場合に、逆方向印加電圧が４００Ｖ時のリーク電流が１×１０-11A/cm2以上１×１０-8A/cm2以下になることを特徴とするエピタキシャル炭化珪素単結晶ウエハ、
である。
本発明によれば、オフ角度が約４°乃至それ以下のＳｉＣ基板上のエピタキシャル膜において、シャローピットの影響を従来よりも低減した高品質エピタキシャル膜を有するエピタキシャルＳｉＣ単結晶ウエハを安定して得ることが可能である。
また、本発明では、熱ＣＶＤ法によって高品質なエピタキシャル膜を得ることから、装置構成が容易であって制御性にも優れ、均一性、再現性の高いエピタキシャルＳｉＣ単結晶ウエハの製造方法であると言える。
更には、本発明によって得られたエピタキシャルＳｉＣ単結晶ウエハを用いたデバイスであれば、シャローピットの影響を低減した高品質エピタキシャル膜上に形成されるため、その特性及び歩留りが向上する。
図１は、ＳｉＣ基板上にＳｉＣのエピタキシャル成長を行なう際の典型的な成長シーケンスを示すものである。 図２Ａは、ＳｉＣエピタキシャル膜における典型的なシャローピットを示したＡＦＭ像である。 図２Ｂは、図２ＡのＡＦＭ像をコンピュータグラフィックにより再現して得られたシャローピットの斜視図である。 図２Ｃは、図２ＡのＡＦＭ像の画像解析によって得られたシャローピットの拡大断面図である。
先ず、ＳｉＣエピタキシャル膜を用いたデバイスとしては、例えば、ショットキーバリアダイオード、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等、特に電力制御用に用いられるデバイスが挙げられるが、その場合のＳｉＣ基板としては、通常、（０００１）面に対して＜１１−２０＞方向へ傾けた角度であるオフ角度が４°以下のものが用いられる。これは、ＳｉＣインゴットから得られるＳｉＣ基板の収率を上げると共に、デバイスの特性及び信頼性に影響を与える基底面転位の密度を低減する上で好ましいためである。
次に、ＳｉＣ基板上へのエピタキシャル成長について述べる。本発明で用いる熱ＣＶＤ法は、装置構成が簡単であり、ガスのon/offでエピタキシャル成長の膜厚を制御できるため、ＳｉＣエピタキシャル膜の制御性、再現性に優れた成長方法である。なかでも、好適にエピタキシャル成長に用いられる装置は、横型の熱ＣＶＤ装置である。
ここで、図１に、ＳｉＣエピタキシャル膜の成長を行なう際の従来の熱ＣＶＤ法による成長シーケンスの一例を、ガスの導入タイミングと併せて示す。先ず、成長炉にＳｉＣ基板をセットし、成長炉内を真空排気した後、例えば、水素等のキャリアガスを導入して成長炉内の圧力を２×１０3〜２×１０4Paに調整する。その後、圧力を一定に保ちながら成長炉の温度を上げ、１６００℃に達した後、水素等のキャリアガス中で前処理を開始する。この時の水素のキャリアガス流量は毎分１００〜２００Ｌである。
前処理終了後、温度を成長温度である１６００〜１６５０℃まで変化させ、温度が安定した後ＳｉＨ4、Ｃ3Ｈ8及びドーピングガスであるＮ2を導入してバッファ層の成長を開始する。この時のＳｉＨ4流量は毎分２５〜３０cm3程度、Ｃ3Ｈ8流量は毎分１０〜１５cm3程度であり(C/Si比は1.0〜1.5)、膜厚は約１μmである。
バッファ層を成長させた後には、ドリフト層を成長するが、その際のＳｉＨ4流量は毎分１３０〜１４０cm3程度であり、Ｃ3Ｈ8流量は毎分４５〜７０cm3程度であり（C/Si比は1.0〜1.5）、膜厚は作製するデバイスの仕様にもよるが一般に１０〜３０μm程度である。また、ドリフト層の成長速度は毎時８〜１０μmである。そして、所望の膜厚が得られた時点でＳｉＨ4、Ｃ3Ｈ8及びＮ2の導入を止め、水素ガスのみ流した状態で温度を下げる。温度が常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、ＳｉＣ基板を取り出す。このようにして成長したＳｉＣエピタキシャル膜におけるシャローピットの深さは、一般に５０〜８０nm程度になる。
図２Ａには、シャローピットのＡＦＭ像の一例が示されている。図２Ｂ及び図２Ｃは、図２ＡのＡＦＭ像を画像解析して得られたものであって、図２Ｂは、コンピュータグラフィックによって再現された図２Ａのシャローピットの斜視図であり、図２Ｃは図２Ａのシャローピットの拡大断面図である。このようなシャローピットは、ＳｉＣ基板上でエピタキシャル成長が開始されるときに、基板表面に現れたらせん転位部分でのステップフロー成長が妨げられることによって発生するものと考えられる。
そこで、本発明においては、バッファ層を成長する際のＣ／Ｓｉ比を０．５〜１．０と小さくすることで、ステップフロー成長が促進され、シャローピットを浅くできるようにする。ここで、Ｃ／Ｓｉ比が０．５より小さいと珪素（Si）系の材料ガスが過剰になることによるＳｉドロップレットの発生が問題となり、反対にＣ／Ｓｉ比が１．０より大きいとステップフロー成長の促進効果が低減する。従って上記の値が好適な範囲になる。
また、バッファ層の厚さも重要である。ＳｉＣエピタキシャル膜をバッファ層とドリフト層との２層構造にする従来技術ではバッファ層の厚さは０．５〜１．０μm程度が多用されている。しかし、その程度の厚さではたとえＣ／Ｓｉ比を小さくして形成しても、シャローピット周囲のらせんステップをステップフロー方向へのステップで十分に覆う事は困難である。従って、バッファ層の厚さは１μm以上１０μm以下とする。これは、１μmより小さい場合にはステップフロー方向へのステップによる表面被覆が不十分であると考えられ、反対に１０μmより大きい場合には表面荒れ等が問題になるからである。バッファ層の厚さは、５μｍ以上１０μｍ以下が好ましい。この好ましい範囲内では、バッファ層の厚さを増やすに伴い、シャローピットの深さを小さくする効果が向上する。
また、バッファ層の成長速度については、上記Ｃ／Ｓｉ比と厚さの範囲内で生産性等を考え適宜選択できるが、１μm/h以上１０μm/h以下程度であるのが望ましい。
一方、ドリフト層に関しては、膜厚、ドーピング密度、及びそれらのウエハ面内均一性が作製するデバイスの仕様を満たす必要があり、特にドーピング密度に対する高い精度と面内均一性が要求されている。そのためには、ドリフト層の成長時はある程度高いＣ／Ｓｉ比（好適には1.0〜1.5）でsite-competitionの影響を小さくすることが必須となり、結果としてバッファ層でシャローピットを浅くしても、ドリフト層ではそれ以上浅くならないか、逆に再び深くなってしまう可能性がある。
これを解決するには、ドリフト層の成長時においてステップフローの速度を速くする、すなわち成長速度を大きくすることで、シャローピット周囲のらせんステップの進行を抑制することが重要と考えられる。その結果、ドリフト層でもシャローピットの深さ低減のプロセスが進行し、成長が終了したエピタキシャル膜上のシャローピットは従来よりも浅くなる。具体的には、ドリフト層の成長速度は毎時１５μm以上１００μm以下である。これは毎時１５μmより小さいと成長速度増加、すなわちステップフロー促進によるピット深さ低減効果が少なくなり、反対に毎時１００μmより大きいと表面粗さやステップバンチングの増加といった問題が発生するためである。ドリフト層の好ましい成長速度は、毎時５０μｍ以上１００μｍ以下である。この好ましい範囲内では、バッファ層の厚さを増やすに伴い、シャローピットの深さを小さくする効果が向上する。
上記のようなシャローピットの深さ低減に関する考察に基づき、本発明でＳｉＣのエピタキシャル膜成長を行なう際の成長シーケンスを述べると以下のとおりである。
前処理工程：先ず、バッファ層の成長開始までの前処理は、図１で説明したような従来例と同様である。
バッファ層成長工程：バッファ層を成長する時のＳｉＨ4流量は毎分８０〜１００cm3、Ｃ3Ｈ8流量は毎分１５cm3以上３０cm3以下であり(C/Si比は0.5以上1.0以下)、バッファ層の膜厚は１μm以上１０μm以下とし、例えば約５μmとする。また、バッファ層のドーピング密度は、1×1018atms/cm3以上1×1019atms/cm3以下であることが好ましい。
ドリフト層成長工程：ドリフト層の成長に関しては、ＳｉＨ4流量は毎分２００〜２２０cm3、Ｃ3Ｈ8流量は毎分７０〜１１０cm3であり(C/Si比は1.0以上1.5以下)、成長速度は例えば毎時２０μmとする。ここで、ドリフト層の膜厚及びＮ2の流量は、デバイスの仕様によって適宜調整することができるが、例えばショットキーバリアダイオードを得るような場合にはドリフト層の厚さは１０μm以上３０μm以下程度であり、Ｎ2の流量は毎分４０〜５０cm3程度である。ドリフト層成長後のプロセスは従来の方法と同様に行われる。ドリフト層のドーピング密度は、1×1015atms/cm3以上1×1017atms/cm3以下であることが好ましい。
このように、少なくともバッファ層の膜厚、バッファ層成長時のＣ／Ｓｉ比、及びドリフト層成長時の成長速度を従来とは異なる値に調整することで、成長が完了したエピタキシャル膜表面におけるシャローピットの深さを３０nm以下と安定して小さくすることができる。
また、バッファ層やドリフト層の成長温度については、従来の熱ＣＶＤ法によるＳｉＣエピタキシャル膜の成長と同様に１６００〜１７００℃にして行うことができ、成長圧力についても従来と同様に１kPa〜１０kPaにして行うことができる。また、材料ガスについても従来法と同様のものを用いることができ、具体的に、珪素系の材料ガスとしては、例えばシラン、ジシラン、トリクロロシラン、ジクロロシラン、四塩化珪素等を挙げることができ、炭素系の材料ガスとしては、例えばメタン、エタン、プロパン、ブタン、エチレン、アセチレン等を挙げることができる。これらの珪素系、炭素系の材料ガスは、それぞれの１種を用いてもよく、２種以上を混合して用いるようにしてもよい。また、これらの材料ガスは、例えば水素等のキャリアガスと共に熱ＣＶＤ装置に供給することができる。
本発明により、約４°乃至それ以下のオフ角を持ったＳｉＣ基板上のエピタキシャル膜において、シャローピットが３０nm以下といった浅いエピタキシャル膜が得られるようになるが、バッファ層成長時のＣ／Ｓｉ比とバッファ層全体膜厚が前述の範囲内であれば、バッファ層は２種以上の成長条件に分けて形成してもよく、また、ドリフト層についても、その成長時の成長速度が前述の範囲内であれば、２種以上の成長条件に分けて形成してもよい。
以上のように、本発明者らは、ＳｉＣ基板上に形成するＳｉＣエピタキシャル膜をバッファ層とドリフト層との２層構造にすると共に、バッファ層成長時のＣ／Ｓｉ比、バッファ層の厚さ、及びドリフト層成長時の成長速度を組み合わせることで、シャローピットの深さが３０nm以下と小さくできることを見出した。
また、このようにして成長させたＳｉＣエピタキシャル膜を備えたエピタキシャルＳｉＣ単結晶ウエハであれば、ＳｉＣ基板側にＮｉからなるオーミック電極を設け、ドリフト層側にＮｉからなるショットキー電極を設けてショットキーバリアダイオードを形成したときに、逆方向印加電圧が４００Ｖ時のリーク電流は１×１０-11A/cm2以上１×１０-8A/cm2以下になる。すなわち、本発明で実現できた程度の浅いシャローピットを有するエピタキシャル膜であれば、ピット部分での電界集中が緩和され、ピットを含まないダイオードの場合と同等の逆方向リーク電流になることを確認した。
ここで、Niからなるオーミック電極を用いる理由は、熱処理によってニッケルシリサイド合金が形成され、SiCとの接触抵抗が下がるためであり、他の金属に比べ多用されている。Ni合金の適用可能性もあるが、ニッケルシリサイドの形成という点からはNi単独の方が有利と考えられる。また、ショットキー金属としては、Niの他にAuやTiが用いられるが、形成されるショットキーバリアの特性からNiが最も好適である。Ni合金の適用可能性もあるが、信頼性の点からはNi単独の方が有利と考えられる。
尚、前記オーミック電極及び前記ショットキー電極の形成方法は特に限定されない。例えば、前記オーミック電極は、ＳｉＣ基板の表面にＮｉを蒸着して、蒸着によって形成されたＮｉ蒸着膜をエッチングあるいはリフトオフすることでパターニングし、その後1000℃程度の熱処理をすることによって得ても良い。また、前記ショットキー電極は、NiをSiC基板に蒸着して、蒸着によって形成されたNi蒸着膜をエッチングあるいはリフトオフすることでパターニングして得ても良い。
そのため、本発明によって得られるエピタキシャルＳｉＣ単結晶ウエハは、ショットキーバリアダイオードをはじめ、ＰＩＮダイオード、ＭＯＳダイオード、ＭＯＳトランジスタ等の各種電子デバイスの作製に好適であり、なかでも電力制御用のデバイスとして極めて好適である。
以下、実施例に基づき本発明を説明するが、本発明はこれらの内容に制限されるものではない。
（実施例１）
４インチ（100mm）ウエハ用ＳｉＣ単結晶インゴットから、約４００μmの厚さでスライスし、粗削りとダイヤモンド砥粒による通常研磨及びＣＭＰ（化学機械研磨）による仕上げ研磨を実施して得た、ＳｉＣ単結晶基板のＳｉ面にＳｉＣのエピタキシャル成長を実施した。このＳｉＣ単結晶基板のポリタイプは４Ｈ型であり、（０００１）面に対して＜１１−２０＞方向へ傾けた角度である基板のオフ角は４°である。
成長の手順としては、横型熱ＣＶＤ装置の成長炉に上記ＳｉＣ単結晶基板をセットし、成長炉内を真空排気した後、水素キャリアガスを毎分１５０L導入しながら圧力を７×１ ０3Paに調整した。その後、圧力を一定に保ちながら成長炉の温度を１６３０℃まで上げ、温度が安定した時点で水素ガス中において１０分間の前処理を実施した。前処理後、温度は変えずにＳｉＨ4流量を毎分１１０cm3、Ｃ3Ｈ8流量を毎分１８cm3とし（C/Si比は0.5）、Ｎ2流量を毎分５cm3にして成長炉に導入して、バッファ層の成長を開始した。このときのバッファ層の成長速度は毎時５μmであり、バッファ層のドーピング密度は1×1018 atms/cm3である。
バッファ層を５μm成長させた後、ＳｉＨ4流量を毎分１８０cm3、Ｃ3Ｈ8流量を毎分７８cm3（C/Si比は1.3）、N2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時１５μmであり、ドリフト層のドーピング密度は1×1016 atms/cm3である。成長後、ＳｉＨ4、Ｃ3Ｈ8及びＮ2の導入を止めて、水素ガスのみ流した状態で温度を下げた。常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから基板を取り出した。
このようにしてエピタキシャル成長を行って得られたエピタキシャルＳｉＣ単結晶ウエハについて、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さを評価した。評価方法はＡＦＭを用い、ウエハ面内１０点のシャローピットについて深さの平均を求めたところ、平均値は２１nmであった。この結果を表１に示す。
また、この膜上にショットキーバリアダイオードを試作した。裏面（SiC単結晶基板側）はＮｉを０．１μm蒸着し、１０００℃で熱処理を行ってオーミックコンタクトを形成した。表面（ドリフト層側）はＮｉを用いリソグラフィ法によって直径１mmのショットキー電極を形成した。ショットキー電極の形成では熱処理を行っていない。そして、ウエハ面内１００個のショットキーバリアダイオードについて、逆方向印加電圧が４００Ｖの時のリーク電流値を測定したところ、全て５×１０-9（A/cm2）以下であった。シャローピットが存在しない場合のショットキーバリアダイオードのリーク電流値の平均値は１×１０-8（A/cm2）であることから、本実施例で得られた程度の深さのシャローピットであれば、リーク電流値に影響を与えず、良好なデバイス特性の得られることが明らかになった。
（実施例２〜８１)
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、以下のようにしてＳ ｉＣのエピタキシャル成長を実施した。前処理及び成長の手順としては、実施例１と同様であるが、ＳｉＣ単結晶基板のオフ角（オフ方向は実施例１と同じ。以下の実施例、比較例についても同様）、バッファ層成長時のＣ／Ｓｉ比、バッファ層の厚さ、ドリフト層の成長速度を以下の表１〜３の通りに変えて成長を行った。
いずれもドリフト層の膜厚は２０μmである。また、バッファ層の成長速度は毎時１〜１０μm、バッファ層のドーピング密度は1×1018atms/cm3〜5×1018atms/cm3となるように調整した。ドリフト層のＣ／Ｓｉ比は１ ．０〜２．０であり、ドリフト層のドーピング密度は5×1015atms/cm3〜5×1016atms/cm3となるように調整した。バッファ層、ドリフト層それぞれの成長温度、成長圧力は１６３０〜１６８０℃、１．５kPa〜７．５kPaの範囲で適宜選択した。
なお、ドリフト層の成長速度はＳｉＨ4流量で制御するのが一般的であるが、成長温度、成長圧力、あるいはこれらの組み合わせで制御することも可能である。成長後のシャローピットの深さ、成長したエピタキシャル膜上に作成したショットキーバリアダイオードのリーク電流を実施例１と同様に測定した。その結果を表１〜３に示す。下記表より、全ての場合でシャローピットの深さは３０nm以下であり、リーク電流値も１×１０-8（A/cm2）未満であることが分かり、良好なデバイス特性が得られている。
（実施例８２）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であり、ＳｉＨ4流量を毎分１１０cm3、Ｃ3Ｈ8流量を毎分１８cm3（C/Si比は0.5）、Ｎ2流量を毎分５cm3にして成長炉に導入し、バッファ層の成長を開始した。バッファ層を５μm成長させた後、ＳｉＨ4流量を毎分１１０cm3、Ｃ3Ｈ8流量を毎 分３０cm3（C/Si比は0.8）、Ｎ2流量を毎分５cm3にして２層目のバッファ層を５μm成長した。それぞれのバッファ層の成長速度は毎時４〜８μmであり、ドーピング密度は1×1018atm/cm3〜5×1018atm/cm3である。
その後、ＳｉＨ4流量を毎分１８０cm3、Ｃ3Ｈ8流量を毎分７８cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時１５μmであり、ドリフト層のドーピング密度は1×1016atm/cm3である。成長後、ＳｉＨ4、Ｃ3Ｈ8及びＮ2の導入を止めて、水素ガスのみ流した状態で温度を下げた。常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出した。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は２５nmであった。また、実施例１と同様にして面内１００個のショットキーバリアダイオードのリーク電流を調べたところ、逆方向印加電圧が４００Ｖの時に５×１０-9〜８×１０-9（A/cm2）であり、良好なデバイス特性が得られていた。
（実施例８３）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であり、ＳｉＨ4流量を毎分１１０cm3、Ｃ3Ｈ8流量を毎分１８cm3（C/Si比は0.5）、Ｎ2流量を毎分５cm3にして成長炉に導入し、バッファ層の成長を開始した。バッファ層を５μm成長後、ＳｉＨ4流量を毎分１８０cm3、Ｃ3Ｈ8流量を毎分７８cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にして１層目のドリフト層を５μm成長し、その後、ＳｉＨ4流量を毎分２００cm3、Ｃ3Ｈ8流量を毎分１００cm3（C/Si比は1.5）、Ｎ2流量を毎分６０cm3にして２層目のドリフト層を１５μm成長した。それぞれのドリフト層の成長速度は、１層目が毎時１５μmであり、２層目が毎時２０μmである。またバッファ層のドーピング密度は1×1018 atm/cm3であり、ドリフト層のドーピング密度は5×1015 atm/cm3〜1×1016 atm/cm3である。
成長後、ＳｉＨ4、Ｃ3Ｈ8及びＮ2の導入を止めて、水素ガスのみ流した状態で温度を下げた。常温まで下がった後、水素ガスの導入を止め、成長室内を真空排気し、不活性ガスを成長室に導入して、成長室を大気圧に戻してから、基板を取り出した。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は２８nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時４×１０-9〜９×１０-9（A/cm2）であり、良好なデバイス特性が得られていた。
（比較例１）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分２０cm3（C/Si比は1.2）、Ｎ2流量を毎分５cm3にして成長炉に導入し、５μm成長した。その後、ＳｉＨ4流量を毎分２１０cm3、Ｃ3Ｈ8流量を毎分９１cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時２０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は７０nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時５×１０-5〜８×１０-5（A/cm2）であった。これは、バッファ層成長時のＣ／Ｓｉ比が高いためシャローピットが深く、デバイス特性を劣化させたためと考えられる。
（比較例２）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ
ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分７cm3（C/Si比は0.4）、Ｎ2流量を毎分５cm3にして成長炉に導入し、５μm成長した。その後、ＳｉＨ4流量を毎分２１０cm3、Ｃ3Ｈ8流量を毎分９１cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時２０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は４５nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時１×１０-5〜８×１０-5（A/cm2）であった。これは、バッファ層成長時のＣ／Ｓｉ比が低く、シャローピットの深さ低減にはある程度の効果はあったが、バッファ層にＳｉドロップレットが発生し、それに起因した凸凹がドリフト層にも引き継がれて、デバイス特性を劣化させたためと考えられる。
（比較例３）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分１３cm3（C/Si比は0.8）、Ｎ2流量を毎分５cm3にして成長炉に導入し、５μm成長した。その後、ＳｉＨ4流量を毎分１００cm3、Ｃ3Ｈ8流量を毎分４３cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時１０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は６０nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時５×１０-7〜５×１０-6（A/cm2）であった。これは、ドリフト層の成長速度が小さいためシャローピット深さの低減効果がなく、デバイス特性を劣化させたためと考えられる。
（比較例４）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分１３cm3（C/Si比は0.8）、Ｎ2流量を毎分５cm3にして成長炉に導入し、５μm成長した。その後、ＳｉＨ4流量を毎分１５００cm3、Ｃ3Ｈ8流量を毎分６５０cm3（C/Si比は1.3）、Ｎ2流量を毎分６００cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時１５０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は４８nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時１×１０-5〜５×１０-5（A/cm2）であった。これは、ドリフト層の成長速度が大きすぎたため、シャローピット深さの低減効果はある程度みられたものの、ステップバンチングが発生しデバイス特性を劣化させたためと考えられる。
（比較例５）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のＳｉＣ単結晶基板のＳｉ面に、ＳｉＣのエピタキシ
ャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分１３cm3（C/Si比は0.8）、Ｎ2流量を毎分５cm3にして成長炉に導入し、０．５μm成長した。その後、ＳｉＨ4流量を毎分２１０cm3、Ｃ3Ｈ8流量を毎分９１cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時２０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は５５nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時５×１０-6〜８×１０-6（A/cm2）
であった。これは、バッファ層の厚さが小さいため、シャローピット深さの低減効果がなく、デバイス特性を劣化させたためと考えられる。
（比較例６）
実施例１と同様にスライス、粗削り、通常研磨及び仕上げ研磨を行った、４Ｈ型のポリタイプを有する４インチ（100mm）のSiC単結晶基板のＳｉ面に、ＳｉＣのエピタキシャル成長を実施した。ＳｉＣ単結晶基板のオフ角は４°である。前処理及び成長の手順としては、実施例１と同様であるが、バッファ層の成長は、ＳｉＨ4流量を毎分５０cm3、Ｃ3Ｈ8流量を毎分１３cm3（C/Si比は0.8）、Ｎ2流量を毎分５cm3にして成長炉に導入し、１５μm成長した。その後、ＳｉＨ4流量を毎分２１０cm3、Ｃ3Ｈ8流量を毎分９１cm3（C/Si比は1.3）、Ｎ2流量を毎分６０cm3にしてドリフト層を２０μm成長した。このときのドリフト層の成長速度は毎時２０μmである。
このようにして成長して得られたエピタキシャルＳｉＣ単結晶ウエハについて、実施例１と同様にして確認したところ、ドリフト層におけるＳｉＣエピタキシャル膜のシャローピットの深さの平均値は５０nmであり、また、面内１００個のショットキーバリアダイオードのリーク電流は、逆方向印加電圧が４００Ｖの時１×１０-5〜３×１０-5（A/cm2）であった。これは、バッファ層の厚さが大きく、シャローピット深さの低減効果はある程度見られたものの、バッファ層の表面荒れが発生し、それがドリフト層にも影響してデバイス特性を劣化させたためと考えられる。
この発明によれば、ＳｉＣ単結晶基板上へのＳｉＣのエピタキシャル成長において、特にシャローピットの深さを低減した高品質エピタキシャル膜を有するエピタキシャルＳｉＣ単結晶ウエハを安定して作製することが可能になる。そのため、このようなウエハ上に電子デバイスを形成すれば、デバイスの特性及び歩留まりの向上が期待できる。

Claims (1)

  1. （０００１）面に対して＜１１−２０＞方向へ傾けた角度であるオフ角度が４°以下の炭化珪素単結晶基板と、
    前記炭化珪素単結晶基板上に形成され、ドーピング密度が１×１０18ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下であって、厚さ５μｍ以上１０μｍ以下の炭化珪素エピタキシャル膜からなるバッファ層と、
    前記バッファ層上に形成され、ドーピング密度が１×１０15ａｔｍｓ／ｃｍ3以上１×１０17ａｔｍｓ／ｃｍ3以下であって、厚さ１０μｍ以上３０μｍ以下の炭化珪素エピタキシャル膜からなるドリフト層とを備え、
    前記ドリフト層表面におけるシャローピットの深さが１９ｎｍ以下であるエピタキシャル炭化珪素単結晶ウェハ。
JP2019109828A 2015-02-18 2019-06-12 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ Active JP6742477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015029524 2015-02-18
JP2015029524 2015-02-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017500688A Division JP6542347B2 (ja) 2015-02-18 2016-02-16 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ

Publications (2)

Publication Number Publication Date
JP2019189522A JP2019189522A (ja) 2019-10-31
JP6742477B2 true JP6742477B2 (ja) 2020-08-19

Family

ID=56688865

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017500688A Active JP6542347B2 (ja) 2015-02-18 2016-02-16 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2019109828A Active JP6742477B2 (ja) 2015-02-18 2019-06-12 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017500688A Active JP6542347B2 (ja) 2015-02-18 2016-02-16 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ

Country Status (6)

Country Link
US (2) US10727047B2 (ja)
EP (1) EP3260581B1 (ja)
JP (2) JP6542347B2 (ja)
KR (1) KR102136000B1 (ja)
CN (1) CN107002282A (ja)
WO (1) WO2016133089A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107709635B (zh) * 2015-07-29 2021-02-26 昭和电工株式会社 外延碳化硅单晶晶片的制造方法
WO2019043927A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
EP4144894A1 (de) * 2021-09-07 2023-03-08 Siltronic AG Verfahren zum herstellen eines einkristalls aus silicium
CN116259534A (zh) * 2023-05-12 2023-06-13 比亚迪股份有限公司 碳化硅外延方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
TW200307064A (en) * 2002-03-19 2003-12-01 Central Res Inst Elect Method for preparing SiC crystal with reduced micro-pipes extended from substrate, SiC crystal, SiC monocrystalline film, SiC semiconductor component, SiC monocrystalline substrate and electronic device, and method for producing large SiC crystal
JP4954654B2 (ja) 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US8293623B2 (en) 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5865777B2 (ja) * 2012-05-16 2016-02-17 三菱電機株式会社 炭化珪素エピタキシャルウェハの製造方法
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
CN104919571B (zh) 2012-11-30 2018-01-23 Lg伊诺特有限公司 外延晶元，以及使用其的开关元件和发光元件
JP5958663B1 (ja) * 2014-11-12 2016-08-02 住友電気工業株式会社 炭化珪素エピタキシャル基板

Also Published As

Publication number Publication date
CN107002282A (zh) 2017-08-01
KR102136000B1 (ko) 2020-07-20
JP6542347B2 (ja) 2019-07-10
JP2019189522A (ja) 2019-10-31
US20170365463A1 (en) 2017-12-21
EP3260581A4 (en) 2018-08-29
US20200312656A1 (en) 2020-10-01
EP3260581B1 (en) 2024-04-03
US10727047B2 (en) 2020-07-28
JPWO2016133089A1 (ja) 2017-10-12
KR20170070104A (ko) 2017-06-21
EP3260581A1 (en) 2017-12-27
WO2016133089A1 (ja) 2016-08-25
US11114295B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP6524233B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
JP4719314B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4880052B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012144614A1 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200728

R150 Certificate of patent or registration of utility model

Ref document number: 6742477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350