CN107002282A - 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片 - Google Patents

外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片 Download PDF

Info

Publication number
CN107002282A
CN107002282A CN201680003678.2A CN201680003678A CN107002282A CN 107002282 A CN107002282 A CN 107002282A CN 201680003678 A CN201680003678 A CN 201680003678A CN 107002282 A CN107002282 A CN 107002282A
Authority
CN
China
Prior art keywords
growth
silicon carbide
drift layer
single crystal
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680003678.2A
Other languages
English (en)
Inventor
蓝乡崇
伊藤涉
藤本辰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Publication of CN107002282A publication Critical patent/CN107002282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Abstract

本发明提供浅坑的深度小并且具有高品质碳化硅单晶薄膜的外延碳化硅单晶晶片及其制造方法。本发明的外延碳化硅单晶晶片通过下述步骤来制造：使上述硅系以及碳系的材料气体中的碳与硅的原子数比(C/Si比)为0.5以上且1.0以下，形成由厚度为1μm以上且10μm以下的碳化硅外延膜制成的缓冲层，然后，以每小时15μm以上且100μm以下的生长速度形成由碳化硅外延膜制成的漂移层。根据本发明，可以使在上述漂移层的表面观察到的浅坑的深度为30nm以下。

Description

外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
技术领域
本发明涉及外延碳化硅单晶晶片的制造方法、以及由此得到的外延碳化硅单晶晶片。
背景技术
碳化硅(以下标记为SiC)的耐热性以及机械强度优良，物理、化学上稳定，因此作为耐环境性半导体材料受到瞩目。而且，近年来，作为高频高耐压电子器件等的基板，外延SiC单晶晶片的需求得以增高。
在使用SiC单晶基板(以下称为SiC基板)制作电力器件、高频器件等的情况下，通常在SiC基板上利用被称为热CVD法(热化学蒸镀法)的方法使SiC薄膜外延生长；或者，通过离子注入法直接注入掺杂物，但在后者的情况下，由于在注入后需要进行高温下的退火，因此多采用利用外延生长来进行薄膜形成。
在SiC的外延膜上存在三角形缺陷、胡萝卜型缺陷、彗星型缺陷等外延缺陷，包含这些缺陷的器件的特性将显著变差，因此被已知作为所谓的器件杀伤缺陷。因而开发了用于降低上述外延缺陷的技术，作为其中的一种，具有使外延膜形成为缓冲层与漂移层的2层结构的技术。该技术多数以如下形式使用：例如，漂移层成为对制作器件所需要的厚度和掺杂密度，作为缓冲层，生长具有SiC基板与漂移层的中间的掺杂密度的层，从而缓和两者的掺杂密度之差，由此降低应形，降低外延缺陷。
专利文献1中提出了：为了抑制基底面位错从SiC单晶晶片向SiC外延膜的传播，在SiC外延膜的生长过程中，进行控制以使得掺杂物浓度缓慢减少。另外，专利文献1中提出了：将原料气体中的C/Si摩尔比控制为约0.3～约3，将SiC外延膜的生长速度控制为5μm/小时以上，由此抑制从不吻合位错向贯通刃形位错的转换。已知贯通刃形位错会成为少数载体的寿命抑制因数，使器件特性变差，因此根据专利文献1中公开的发明，会改善所制作的器件的成品率。
通过这样的技术，虽然如上所述的器件杀伤缺陷和使器件特性变差的位错等降低，但近年来，指出了外延膜上的微小坑(浅坑)对器件特性产生不良影响(参考非专利文献1)。该非专利文献1中示出了浅坑特别使肖特基势垒二极管的逆向泄漏电流增加，作为原因，据认为是在坑部分的电场集中。因而，为了提高器件的特性以及成品率，该浅坑需要与器件杀伤缺陷同样地也减少。
浅坑为大致三角形形状，通常深度为约50～约80nm，在SiC外延膜中以约500～约1000个/cm2的密度包含。据认为，该浅坑的形状和深度与例如在生长前进行的SiC基板的预处理、生长时的材料气体中包含的碳与硅的原子数比(C/Si比)、生长速度、生长温度等有关。但是，在目前为止的研究中也启示了它们会彼此复合地进行影响。
如后所述，由于因SiC单晶晶片的螺旋位错而产生浅坑，因此浅坑的形状和深度也受SiC基板本身的品质左右。SiC单晶晶片的螺旋位错通常对于每个基板均大幅不同，因此现状是难以降低稳定的浅坑，就专利文献1中公开的涉及降低贯通刃形位错的制造方法而言，据认为难以降低与SiC基板的螺旋位错相关的上述浅坑。
专利文献2中公开了降低上述器件杀伤缺陷的方法。该方法的特征在于，使表面粗糙度的Ra值为0.5nm以上且1.0nm以下的至少一个抑制层以C/Si比为1.0以下的状态进行外延生长后，在上述抑制层上使碳化硅单晶薄膜的活性层以C/Si比大于1.0的状态进行外延生长。根据专利文献2，报道了通过在外延生长的初期将C/Si比控制为1.0以下，抑制以螺旋位错为起点的涡旋生长的发生，具有被周围的大量的台阶流动(step flow)覆盖的可能性得以提高的作用。但是，如后所述，根据本发明者们的见解，上述抑制层的厚度为1μm以下，因此在以该程度的厚度下即使减小C/Si比来形成，也难以将浅坑周围的螺旋台阶用向台阶流动方向的台阶进行充分地覆盖。
另外，专利文献3中公开了一种碳化硅半导体装置，其中，在SiC外延层的表面蒸镀高熔点金属，形成上述高熔点金属与该SiC外延层的合金层，由此具有设置在碳化硅半导体上的肖特基结。但是，专利文献3中根本没有公开从上述SiC外延层降低器件杀伤缺陷的内容。
因此，虽然是可以期待今后应用于器件中的外延SiC单晶晶片，但在不依赖于SiC基板的品质的情况下降低了浅坑的影响的外延膜无法生长时，难以以高成品率制作特性优良的电子器件。
现有技术文献
专利文献
专利文献1：日本再表WO2009/035095号
专利文献2：日本特开2008-74664号公报
专利文献3：日本特开2000-164528号公报
非专利文献
非专利文献1：藤原等：应用物理学会先进功率半导体分科会第1次研究会文本p31(2014)
发明内容
发明要解决的问题
因此，本发明提供具有在使用了SiC基板的SiC的外延生长中与以往相比进一步降低了浅坑的影响的高品质外延膜的外延SiC单晶晶片的制造方法。
用于解决问题的手段
本发明者们对SiC外延膜中的浅坑的发现进行了详细的研究，结果得到浅坑是因SiC基板的螺旋位错而产生的见解。但是，SiC基板的螺旋位错密度通常就每个基板而言均大幅不同，因此可以认为与减小浅坑的密度相比，减小其深度从不依赖于基板品质、而作为结果降低了浅坑的影响的方面来看是更有效的，进行了进一步的研究。
结果新发现：虽然目前为止使SiC外延膜形成为缓冲层和漂移层这样的2层结构是一直以来已知的，但通过使该缓冲层生长时的C/Si比、缓冲层的厚度以及漂移层生长时的生长速度最佳化，能够减小浅坑的深度。此外发现，试制肖特基势垒二极管，浅坑的深度如果变小，则在坑部分的电场集中得到缓和，得到与不包含坑的二极管的情况同等的逆向泄漏电流，从而完成了本发明。
即，本发明的主旨为：
(1)一种外延碳化硅单晶晶片的制造方法，其特征在于，其是在相对于(0001)面向<11-20>方向倾斜的角度即偏斜角度为4°以下的碳化硅单晶基板上流动硅系以及碳系的材料气体，通过热CVD法使碳化硅外延生长来制造外延碳化硅单晶晶片的方法，其中使所述硅系以及碳系的材料气体中的碳与硅的原子数比(C/Si比)为0.5以上且1.0以下，形成由厚度为1μm以上且10μm以下的碳化硅外延膜制成的缓冲层，以每小时15μm以上且100μm以下的生长速度形成由碳化硅外延膜制成的漂移层，使在该漂移层的表面观察到的浅坑的深度为30nm以下。
(2)根据(1)所述的外延碳化硅单晶晶片的制造方法，其中，以每小时1μm以上且10μm以下的生长速度使缓冲层生长，使所述原子数比(C/Si比)为1.0以上且2.0以下，使漂移层生长。
(3)一种外延碳化硅单晶晶片，其特征在于，具备：相对于(0001)面向<11-20>方向倾斜的角度即偏斜角度为4°以下的碳化硅单晶基板；形成在所述碳化硅单晶基板上、掺杂密度为1×1018个原子/cm3以上且1×1019个原子/cm3以下并且由厚度为1μm以上且10μm以下的碳化硅外延膜制成的缓冲层；和形成在所述缓冲层上、掺杂密度为1×1015个原子/cm3以上且1×1017个原子/cm3以下并且由厚度为10μm以上且30μm以下的碳化硅外延膜制成的漂移层，其中，所述漂移层表面中的浅坑的深度为30nm以下，在所述碳化硅单晶基板一侧设置由Ni制成的欧姆电极、在所述漂移层一侧设置由Ni制成的肖特基电极来形成肖特基势垒二极管的情况下，逆向施加电压为400V时的泄漏电流达到1×10-11A/cm2以上且1×10-8A/cm2以下。
发明效果
根据本发明，能够稳定地得到具有在偏斜角度为约4°及其以下的SiC基板上的外延膜中与以往相比进一步降低了浅坑的影响的高品质外延膜的外延SiC单晶晶片。
另外，本发明中，由于通过热CVD法得到高品质的外延膜，因此可以说是装置构成容易且控制性也优良、均匀性、重现性高的外延SiC单晶晶片的制造方法。
另外，如果是使用了通过本发明得到的外延SiC单晶晶片的器件，则其是在降低了浅坑的影响的高品质外延膜上形成，因此其特性以及成品率提高。
附图说明
图1是表示在SiC基板上进行SiC的外延生长时的典型生长次序的图。
图2A是表示了SiC外延膜中的典型浅坑的AFM像。
图2B是通过计算机图形将图2A的AFM像重现而得到的浅坑的立体图。
图2C是通过图2A的AFM像的图像分析而得到的浅坑的放大截面图。
具体实施方式
首先，作为使用了SiC外延膜的器件，例如，可以列举出：肖特基势垒二极管、PIN二极管、MOS二极管、MOS晶体管等特别用于电力控制用的器件；作为在这种情况下的SiC基板，通常使用相对于(0001)面向<11-20>方向倾斜的角度即偏斜角度为4°以下的基板。这是由于，其在提高由SiC锭得到的SiC基板的收率并且降低对器件的特性以及可靠性产生影响的基底面位错的密度的方面是优选的。
接着，对向SiC基板上的外延生长进行说明。本发明中使用的热CVD法由于装置构成简单，能够用气体的开/关控制外延生长的膜厚，因此是SiC外延膜的控制性、重现性优良的生长方法。其中，优选用于外延生长的装置为卧式的热CVD装置。
在此，图1中将进行SiC外延膜的生长时的利用以往的热CVD法得到的生长次序的一个例子与气体的导入时刻同时示出。首先，在生长炉内安装SiC基板，将生长炉内真空排气后，导入例如氢等载气，将生长炉内的压力调节至2×103～2×104Pa。然后，在将压力保持恒定的同时升高生长炉的温度，达到1600℃后，在氢等载气中开始预处理。此时的氢的载气流量为每分钟100～200L。
预处理结束后，使温度变化至作为生长温度的1600～1650℃，温度稳定后导入SiH4、C3H8以及作为掺杂气体的N2，开始缓冲层的生长。此时的SiH4流量为每分钟25～30cm3左右、C3H8流量为每分钟10～15cm3左右(C/Si比为1.0～1.5)，膜厚为约1μm。
使缓冲层生长后，生长漂移层，但此时的SiH4流量为每分钟130～140cm3左右，C3H8流量为每分钟45～70cm3左右(C/Si比为1.0～1.5)，膜厚根据所制作的器件的样式而不同，通常为10～30μm左右。另外，漂移层的生长速度为每小时8～10μm。另外，在得到期望的膜厚的时刻停止SiH4、C3H8以及N2的导入，在仅氢气流动的状态下降低温度。温度降低至常温后，停止氢气的导入，将生长室内真空排气，将不活泼气体导入生长室，并将生长室恢复至大气压，然后取出SiC基板。在这样生长的SiC外延膜中的浅坑的深度通常达到50～80nm左右。
图2A中示出了浅坑的AFM像的一个例子。图2B以及图2C是对图2A的AFM像进行图像分析而得到的图，图2B是通过计算机图形重现的图2A的浅坑的立体图，图2C是图2A的浅坑的放大截面图。据认为这样的浅坑是在SiC基板上开始外延生长时由于在基板表面出现的螺旋位错部分处的台阶流动生长被妨碍而产生的。
因此，本发明中，通过将生长缓冲层时的C/Si比缩小为0.5～1.0，促进台阶流动生长，从而可以使浅坑变浅。其中，C/Si比小于0.5时，由硅(Si)系的材料气体过量而引起的Si微滴的发生会成为问题；相反，C/Si比大于1.0时，台阶流动生长的促进效果降低。因此上述的值成为优选的范围。
另外，缓冲层的厚度也很重要。在使SiC外延膜形成为缓冲层和漂移层这样的2层结构的以往技术中，缓冲层的厚度多采用0.5～1.0μm左右。但是，在该程度的厚度下即使减小C/Si比后形成，也难以将浅坑周围的螺旋台阶用向台阶流动方向的台阶进行充分地覆盖。因此缓冲层的厚度设定为1μm以上且10μm以下。据认为这是由于小于1μm时，利用向台阶流动方向的台阶进行的表面覆盖不充分，相反，大于10μm时，表面粗糙度等成为问题。缓冲层的厚度优选为5μm以上且10μm以下。在该优选的范围内，随着增加缓冲层的厚度，减小浅坑深度的效果提高。
另外，关于缓冲层的生长速度，可以在上述C/Si比和厚度的范围内考虑生产率等进行适当选择，但优选为1μm/小时以上且10μm/小时以下左右。
另一方面，关于漂移层，膜厚、掺杂密度以及它们的晶片面内均匀性需要满足所制作的器件的规格，特别是要求对于掺杂密度的高精度和面内均匀性。因此，漂移层的生长时在某种程度高的C/Si比(优选为1.0～1.5)下必须缩小位点竞争(site-competition)的影响，其结果是，缓冲层中即使使浅坑变浅，也具有漂移层中也不会变浅至其以上或者反而再次加深的可能性。
为了解决该问题，可以认为在漂移层的生长时，通过加快台阶流动的速度、即增大生长速度，抑制浅坑周围的螺旋台阶的进展很重要。其结果是，在漂移层中也进行浅坑的深度降低的过程，结束了生长的外延膜上的浅坑与以往相比变浅。具体而言，漂移层的生长速度为每小时15μm以上且100μm以下。这是由于，小于每小时15μm时，由生长速度增加、即台阶流动促进而引起的坑深度降低效果变少，相反，大于每小时100μm时，产生表面粗糙度和台阶聚束增加的问题。漂移层的优选的生长速度为每小时50μm以上且100μm以下。在该优选的范围内，随着增加缓冲层的厚度，减小浅坑的深度的效果提高。
根据关于如上所述的浅坑的深度降低的考察，对本发明中进行SiC的外延膜生长时的生长次序进行说明如下。
预处理工序：首先，直至开始缓冲层的生长为止的预处理与图1中所说明的以往例同样。
缓冲层生长工序：生长缓冲层时的SiH4流量为每分钟80～100cm3，C3H8流量为每分钟15cm3以上且30cm3以下(C/Si比为0.5以上且1.0以下)，缓冲层的膜厚为1μm以上且10μm以下，例如，设定为约5μm。另外，缓冲层的掺杂密度优选为1×1018个原子/cm3以上且1×1019个原子/cm3以下。
漂移层生长工序：关于漂移层的生长，SiH4流量为每分钟200～220cm3，C3H8流量为每分钟70～110cm3(C/Si比为1.0以上且1.5以下)，生长速度为例如每小时20μm。其中，漂移层的膜厚以及N2的流量可以根据器件的规格适当调节，例如在得到肖特基势垒二极管的情况下，漂移层的厚度为10μm以上且30μm以下左右，N2的流量为每分钟40～50cm3左右。漂移层生长后的过程与以往的方法同样地进行。漂移层的掺杂密度优选为1×1015个原子/cm3以上且1×1017个原子/cm3以下。
这样一来，通过将至少缓冲层的膜厚、缓冲层生长时的C/Si比以及漂移层生长时的生长速度调节成与以往不同的值，可以将生长结束后的外延膜表面上的浅坑的深度稳定地缩小为30nm以下。
另外，关于缓冲层和漂移层的生长温度，可以与利用以往的热CVD法实施的SiC外延膜的生长同样地设定为1600～1700℃来进行，关于生长压力也可以与以往同样地设定为1kPa～10kPa来进行。另外，关于材料气体，也可以使用与以往方法同样的材料气体；具体而言，作为硅系的材料气体，例如可以列举出硅烷、二硅烷、三氯硅烷、二氯硅烷、四氯化硅等；作为碳系的材料气体，例如可以列举出甲烷、乙烷、丙烷、丁烷、乙烯、乙炔等。这些硅系、碳系的材料气体可以使用各自中的1种，也可以混合使用2种以上。另外，这些材料气体可以与例如氢等载气一起向热CVD装置中供给。
通过本发明，关于具有约4°及其以下的偏斜角的SiC基板上的外延膜，能够得到浅坑为30nm以下的浅的外延膜，但缓冲层生长时的C/Si比和缓冲层整体膜厚如果在上述范围内，则缓冲层可以分2种以上的生长条件来形成；另外，关于漂移层，其生长时的生长速度如果在上述范围内，则可以分成2种以上的生长条件来形成。
如上所述，本发明者们发现：通过使在SiC基板上形成的SiC外延膜形成为缓冲层和漂移层这样的2层结构的同时，使缓冲层生长时的C/Si比、缓冲层的厚度以及漂移层生长时的生长速度组合，浅坑的深度可以缩小为30nm以下。
另外，如果是具备这样地生长而成的SiC外延膜的外延SiC单晶晶片，则在SiC基板一侧设置由Ni制成的欧姆电极、在漂移层一侧设置由Ni制成的肖特基电极来形成肖特基势垒二极管时，逆向施加电压为400V时的泄漏电流达到1×10-11A/cm2以上且1×10-8A/cm2以下。即，确认了：如果是具有由本发明能够实现的程度的较浅的浅坑的外延膜，则在坑部分处的电场集中得到缓和，达到与不包含坑的二极管的情况同等的逆向泄漏电流。
在此，使用由Ni制成的欧姆电极的理由在于，通过热处理形成硅化镍合金，与SiC的接触电阻降低，因此与其他金属相比多被采用。虽然也存在Ni合金适用的可能性，但从形成硅化镍的观点出发，认为单独使用Ni是有利的。另外，作为肖特基金属，除了Ni以外可以使用Au和Ti，但从所形成的肖特基势垒的特性出发最优选为Ni。虽然也存在Ni合金适用的可能性，但从可靠性的观点出发认为单独使用Ni是有利的。
另外，上述欧姆电极以及上述肖特基电极的形成方法没有特别限定。例如，上述欧姆电极可以通过如下步骤得到，即：在SiC基板的表面上蒸镀Ni，将通过蒸镀形成的Ni蒸镀膜进行蚀刻或剥离，由此布图，然后，进行约1000℃的热处理。另外，上述肖特基电极可以通过如下步骤得到：在SiC基板上蒸镀Ni，将通过蒸镀形成的Ni蒸镀膜进行蚀刻或剥离，由此布图而得到。
因此，通过本发明得到的外延SiC单晶晶片适合于以肖特基势垒二极管为主、PIN二极管、MOS二极管、MOS晶体管等各种电子器件的制作，其中，极其适合作为电力控制用的器件。
实施例
以下，基于实施例对本发明进行说明，但本发明不限于这些内容。
(实施例1)
从4英寸(100mm)晶片用SiC单晶锭以约400μm的厚度进行切割，实施粗加工和利用金刚石磨粒进行的通常研磨以及利用CMP(化学机械研磨)进行的精研磨，对由此得到的SiC单晶基板的Si面实施SiC的外延生长。该SiC单晶基板的多型为4H型，相对于(0001)面向<11-20>方向倾斜的角度即基板的偏斜角为4°。
作为生长的顺序，在卧式热CVD装置的生长炉内安装上述SiC单晶基板，将生长炉内真空排气后，以每分钟150L导入氢载气的同时，将压力调节至7×103Pa。然后，将压力保持恒定的同时升高生长炉的温度至1630℃，在温度稳定了的时刻在氢气中实施10分钟的预处理。预处理后，温度不变化，使SiH4流量为每分钟110cm3、C3H8流量为每分钟18cm3(C/Si比为0.5)、N2流量为每分钟5cm3来导入生长炉中，开始缓冲层的生长。此时的缓冲层的生长速度为每小时5μm，缓冲层的掺杂密度为1×1018个原子/cm3。
使缓冲层生长5μm后，使SiH4流量为每分钟180cm3、C3H8流量为每分钟78cm3(C/Si比为1.3)、N2流量为每分钟60cm3，使漂移层生长20μm。此时的漂移层的生长速度为每小时15μm，漂移层的掺杂密度为1×1016个原子/cm3。生长后，停止SiH4、C3H8以及N2的导入，在仅氢气流动的状态下降低温度。降低至常温后，停止氢气的导入，将生长室内真空排气，将不活泼气体导入生长室，并将生长室恢复至大气压，然后取出基板。
关于这样地进行外延生长而得到的外延SiC单晶晶片，对漂移层中的SiC外延膜的浅坑的深度进行了评价。评价方法使用AFM，对晶片面内10点的浅坑求出深度的平均，结果平均值为21nm。将该结果示于表1。
另外，在该膜上试制肖特基势垒二极管。背面(SiC单晶基板一侧)蒸镀0.1μm的Ni，在1000℃下进行热处理，形成欧姆接触。表面(漂移层一侧)使用Ni，通过平版印刷法形成直径为1mm的肖特基电极。在肖特基电极的形成中没有进行热处理。另外，对于在晶片面内100个肖特基势垒二极管，测定逆向施加电压为400V时的泄漏电流值，结果全部为5×10-9(A/cm2)以下。不存在浅坑时的肖特基势垒二极管的泄漏电流值的平均值为1×10-8(A/cm2)，因此可知如果是本实施例中得到的程度的深度的浅坑，则对泄漏电流值不产生影响，能够得到良好的器件特性。
(实施例2～81)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，如下操作地实施了SiC的外延生长。作为预处理以及生长的顺序，与实施例1同样，但如以下的表1～3所示改变SiC单晶基板的偏斜角(偏斜方向与实施例1相同。对于以下的实施例、比较例也同样)、缓冲层生长时的C/Si比、缓冲层的厚度、漂移层的生长速度来进行了生长。
漂移层的膜厚均为20μm。另外，以缓冲层的生长速度为每小时1～10μm、缓冲层的掺杂密度为1×1018个原子/cm3～5×1018个原子/cm3的方式进行了调节。漂移层的C/Si比为1.0～2.0，以漂移层的掺杂密度为5×1015个原子/cm3～5×1016个原子/cm3的方式进行了调节。缓冲层、漂移层各自的生长温度、生长压力在1630～1680℃、1.5kPa～7.5kPa的范围内进行了适当选择。
此外，漂移层的生长速度通常用SiH4流量进行控制，但也可以用生长温度、生长压力或它们的组合进行控制。与实施例1同样地测定了生长后的浅坑的深度、在生长的外延膜上制作的肖特基势垒二极管的泄漏电流。将该结果示于表1～3。由下述表可知，在所有情况下浅坑的深度为30nm以下，泄漏电流值也小于1×10-8(A/cm2)，得到了良好的器件特性。
表1
表2
表3
(实施例82)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，使SiH4流量为每分钟110cm3、C3H8流量为每分钟18cm3(C/Si比为0.5)、N2流量为每分钟5cm3来导入生长炉中，开始缓冲层的生长。使缓冲层生长5μm后，使SiH4流量为每分钟110cm3、C3H8流量为每分钟30cm3(C/Si比为0.8)、N2流量为每分钟5cm3，将第2层缓冲层生长5μm。各自的缓冲层的生长速度为每小时4～8μm，掺杂密度为1×1018atm/cm3～5×1018atm/cm3。
然后，使SiH4流量为每分钟180cm3、C3H8流量为每分钟78cm3(C/Si比为1.3)、N2流量为每分钟60cm3，将漂移层生长20μm。此时的漂移层的生长速度为每小时15μm，漂移层的掺杂密度为1×1016atm/cm3。生长后，停止SiH4、C3H8以及N2的导入，在仅氢气流动的状态下降低温度。降低至常温后，停止氢气的导入，将生长室内真空排气，将不活泼气体导入生长室中，并使生长室恢复至大气压之后，取出基板。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为25nm。另外，与实施例1同样操作，考察了面内100个肖特基势垒二极管的泄漏电流，结果在逆向施加电压为400V时为5×10-9～8×10-9(A/cm2)，得到了良好的器件特性。
(实施例83)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，使SiH4流量为每分钟110cm3、C3H8流量为每分钟18cm3(C/Si比为0.5)、N2流量为每分钟5cm3，导入生长炉中，开始缓冲层的生长。将缓冲层生长5μm后，使SiH4流量为每分钟180cm3、C3H8流量为每分钟78cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将第1层漂移层生长5μm，然后使SiH4流量为每分钟200cm3、C3H8流量为每分钟100cm3(C/Si比为1.5)、N2流量为每分钟60cm3来将第2层漂移层生长15μm。漂移层的生长速度分别第1层为每小时15μm，第2层为每小时20μm。另外，缓冲层的掺杂密度为1×1018atm/cm3，漂移层的掺杂密度为5×1015atm/cm3～1×1016atm/cm3。
生长后，停止SiH4、C3H8以及N2的导入，在仅氢气流动的状态下降低温度。降低至常温后，停止氢气的导入，将生长室内真空排气，将不活泼气体导入生长室中，并使生长室恢复至大气压之后，取出基板。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为28nm，另外，面内100个肖特基势垒二极管的泄漏电流在逆向施加电压为400V时为4×10-9～9×10-9(A/cm2)，得到了良好的器件特性。
(比较例1)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟20cm3(C/Si比为1.2)、N2流量为每分钟5cm3来导入生长炉中，生长5μm。然后，使SiH4流量为每分钟210cm3、C3H8流量为每分钟91cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时20μm。
关于这样进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为70nm，并且，面内100个肖特基势垒二极管的泄漏电流在逆向施加电压为400V时为5×10-5～8×10-5(A/cm2)。据认为这是由于缓冲层生长时的C/Si比高，因此浅坑深，使器件特性变差。
(比较例2)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟7cm3(C/Si比为0.4)、N2流量为每分钟5cm3来导入生长炉中，生长5μm。然后，使SiH4流量为每分钟210cm3、C3H8流量为每分钟91cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时20μm。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为45nm，并且，面内100个肖特基势垒二极管的泄漏电流，在逆向施加电压为400V时为1×10-5～8×10-5(A/cm2)。据认为这是由于缓冲层生长时的C/Si比低，对于浅坑的深度降低具有一定程度的效果，但在缓冲层产生Si微滴，由此产生的凹凸也在漂移层出现，从而使器件特性变差。
(比较例3)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟13cm3(C/Si比为0.8)、N2流量为每分钟5cm3来导入生长炉中，生长5μm。然后，使SiH4流量为每分钟100cm3、C3H8流量为每分钟43cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时10μm。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为60nm，另外，面内100个肖特基势垒二极管的泄漏电流，在逆向施加电压为400V时为5×10-7～5×10-6(A/cm2)。据认为这是由于漂移层的生长速度小，因此不具有浅坑深度的降低效果，从而使器件特性变差。
(比较例4)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟13cm3(C/Si比为0.8)、N2流量为每分钟5cm3来导入生长炉中，生长5μm。然后，使SiH4流量为每分钟1500cm3、C3H8流量为每分钟650cm3(C/Si比为1.3)、N2流量为每分钟600cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时150μm。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为48nm，并且，面内100个肖特基势垒二极管的泄漏电流在逆向施加电压为400V时为1×10-5～5×10-5(A/cm2)。据认为这是由于漂移层的生长速度过大，因此虽然一定程度地观察到浅坑深度的降低效果，但产生台阶聚束，使器件特性变差。
(比较例5)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟13cm3(C/Si比为0.8)、N2流量为每分钟5cm3来导入生长炉中，生长0.5μm。然后，使SiH4流量为每分钟210cm3、C3H8流量为每分钟91cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时20μm。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为55nm，并且，面内100个肖特基势垒二极管的泄漏电流在逆向施加电压为400V时为5×10-6～8×10-6(A/cm2)。据认为这是由于缓冲层的厚度小，因此不具有浅坑深度的降低效果，从而使器件特性变差。
(比较例6)
在与实施例1同样地进行了切割、粗加工、通常研磨以及精研磨后的具有4H型的多型的4英寸(100mm)的SiC单晶基板的Si面上，实施了SiC的外延生长。SiC单晶基板的偏斜角为4°。作为预处理以及生长的顺序，与实施例1同样，但关于缓冲层的生长，使SiH4流量为每分钟50cm3、C3H8流量为每分钟13cm3(C/Si比为0.8)、N2流量为每分钟5cm3来导入生长炉中，生长15μm。然后，使SiH4流量为每分钟210cm3、C3H8流量为每分钟91cm3(C/Si比为1.3)、N2流量为每分钟60cm3来将漂移层生长20μm。此时的漂移层的生长速度为每小时20μm。
关于这样地进行生长而得到的外延SiC单晶晶片，与实施例1同样地进行了确认，结果漂移层中的SiC外延膜的浅坑的深度的平均值为50nm，并且，面内100个肖特基势垒二极管的泄漏电流在逆向施加电压为400V时为1×10-5～3×10-5(A/cm2)。据认为这是由于缓冲层的厚度大，虽然一定程度地观察到浅坑深度的降低效果，但产生缓冲层的表面粗糙，其对漂移层也产生影响，从而使器件特性变差。
产业上的可利用性
根据本发明，能够稳定地制作具有在向SiC单晶基板上的SiC的外延生长中特别是降低了浅坑深度的高品质外延膜的外延SiC单晶晶片。因此，如果在这样的晶片上形成电子器件，则可以期待器件的特性以及成品率的提高。

Claims (3)

1.一种外延碳化硅单晶晶片的制造方法，其特征在于，其是在相对于(0001)面向<11-20>方向倾斜的角度即偏斜角度为4°以下的碳化硅单晶基板上流动硅系以及碳系的材料气体，通过热CVD法使碳化硅外延生长来制造外延碳化硅单晶晶片的方法，其中，
使所述硅系以及碳系的材料气体中的碳与硅的原子数比即C/Si比为0.5以上且1.0以下，形成由厚度为1μm以上且10μm以下的碳化硅外延膜制成的缓冲层，
以每小时15μm以上且100μm以下的生长速度形成由碳化硅外延膜制成的漂移层，使在该漂移层的表面观察到的浅坑的深度为30nm以下。
2.根据权利要求1所述的外延碳化硅单晶晶片的制造方法，其中，以每小时1μm以上且10μm以下的生长速度使缓冲层生长，使所述原子数比即C/Si比为1.0以上且2.0以下，使漂移层生长。
3.一种外延碳化硅单晶晶片，其特征在于，其具备：
相对于(0001)面向<11-20>方向倾斜的角度即偏斜角度为4°以下的碳化硅单晶基板；
形成在所述碳化硅单晶基板上、掺杂密度为1×1018个原子/cm3以上且1×1019个原子/cm3以下并且由厚度为1μm以上且10μm以下的碳化硅外延膜制成的缓冲层；和
形成在所述缓冲层上、掺杂密度为1×1015个原子/cm3以上且1×1017个原子/cm3以下并且由厚度为10μm以上且30μm以下的碳化硅外延膜制成的漂移层，其中，
所述漂移层表面中的浅坑的深度为30nm以下，
在所述碳化硅单晶基板一侧设置由Ni制成的欧姆电极、在所述漂移层一侧设置由Ni制成的肖特基电极来形成肖特基势垒二极管的情况下，逆向施加电压为400V时的泄漏电流达到1×10-11A/cm2以上且1×10-8A/cm2以下。
CN201680003678.2A 2015-02-18 2016-02-16 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片 Pending CN107002282A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015029524 2015-02-18
JP2015-029524 2015-02-18
PCT/JP2016/054443 WO2016133089A1 (ja) 2015-02-18 2016-02-16 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ

Publications (1)

Publication Number Publication Date
CN107002282A true CN107002282A (zh) 2017-08-01

Family

ID=56688865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680003678.2A Pending CN107002282A (zh) 2015-02-18 2016-02-16 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片

Country Status (6)

Country Link
US (2) US10727047B2 (zh)
EP (1) EP3260581B1 (zh)
JP (2) JP6542347B2 (zh)
KR (1) KR102136000B1 (zh)
CN (1) CN107002282A (zh)
WO (1) WO2016133089A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111051581A (zh) * 2017-09-01 2020-04-21 住友电气工业株式会社 碳化硅外延晶片
CN116259534A (zh) * 2023-05-12 2023-06-13 比亚迪股份有限公司 碳化硅外延方法
TWI819744B (zh) * 2021-09-07 2023-10-21 德商世創電子材料公司 單晶矽的生產方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524233B2 (ja) * 2015-07-29 2019-06-05 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003078702A1 (fr) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry Procede de preparation de cristal sic et cristal sic ainsi prepare
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
EP2728609A1 (en) * 2012-10-31 2014-05-07 LG Innotek Co., Ltd. Epitaxial wafer and semiconductor device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP4954654B2 (ja) 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
WO2014084549A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
DE112015005134T5 (de) * 2014-11-12 2017-08-03 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats und Siliziumkarbid-Epitaxiesubstrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003078702A1 (fr) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry Procede de preparation de cristal sic et cristal sic ainsi prepare
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
EP2728609A1 (en) * 2012-10-31 2014-05-07 LG Innotek Co., Ltd. Epitaxial wafer and semiconductor device including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111051581A (zh) * 2017-09-01 2020-04-21 住友电气工业株式会社 碳化硅外延晶片
CN111051581B (zh) * 2017-09-01 2021-09-21 住友电气工业株式会社 碳化硅外延晶片
TWI819744B (zh) * 2021-09-07 2023-10-21 德商世創電子材料公司 單晶矽的生產方法
CN116259534A (zh) * 2023-05-12 2023-06-13 比亚迪股份有限公司 碳化硅外延方法

Also Published As

Publication number Publication date
US20170365463A1 (en) 2017-12-21
US11114295B2 (en) 2021-09-07
US10727047B2 (en) 2020-07-28
KR102136000B1 (ko) 2020-07-20
EP3260581A4 (en) 2018-08-29
EP3260581B1 (en) 2024-04-03
EP3260581A1 (en) 2017-12-27
JPWO2016133089A1 (ja) 2017-10-12
JP2019189522A (ja) 2019-10-31
WO2016133089A1 (ja) 2016-08-25
KR20170070104A (ko) 2017-06-21
JP6742477B2 (ja) 2020-08-19
US20200312656A1 (en) 2020-10-01
JP6542347B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
KR102106722B1 (ko) 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
TWI313892B (en) Low 1c screw dislocation 3 inch silicon carbide wafer
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
CN107002282A (zh) 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
TW201724179A (zh) ＳｉＣ複合基板之製造方法
JP2011233932A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
CN112309832B (zh) 可转移氧化镓单晶薄膜的制备方法
JPWO2016010126A1 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN111218643A (zh) 自支撑氮化镓层及其制作方法
JP2009277757A (ja) 半導体装置の製造方法
CN108369901A (zh) SiC外延晶片的制造方法
CN105658847A (zh) 外延碳化硅晶片的制造方法
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
CN112602171A (zh) 外延基板
JP2019014628A (ja) 炭化ケイ素膜付き基板の製造方法、炭化ケイ素膜付き基板および炭化ケイ素単結晶基板
JP2013183149A (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180625

Address after: Tokyo, Japan

Applicant after: Showa Denko K. K.

Address before: Tokyo, Japan

Applicant before: Nippon Steel Corporation

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20170801

RJ01 Rejection of invention patent application after publication