CN111051581B - 碳化硅外延晶片 - Google Patents

碳化硅外延晶片 Download PDF

Info

Publication number
CN111051581B
CN111051581B CN201880055130.1A CN201880055130A CN111051581B CN 111051581 B CN111051581 B CN 111051581B CN 201880055130 A CN201880055130 A CN 201880055130A CN 111051581 B CN111051581 B CN 111051581B
Authority
CN
China
Prior art keywords
silicon carbide
carbide epitaxial
diagonal
crystal silicon
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880055130.1A
Other languages
English (en)
Other versions
CN111051581A (zh
Inventor
堀勉
宫濑贵也
本家翼
山本裕史
冲田恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN111051581A publication Critical patent/CN111051581A/zh
Application granted granted Critical
Publication of CN111051581B publication Critical patent/CN111051581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种碳化硅外延晶片，所述碳化硅外延晶片包含：4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11‑20>方向倾斜的主面；和形成在所述主面上的厚度为t的碳化硅外延层，其中所述单晶碳化硅衬底的直径大于或等于150mm，其中所述角度θ大于0°且小于或等于6°，其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。

Description

碳化硅外延晶片
技术领域
本发明涉及碳化硅外延晶片。
本申请要求于2017年9月1日根据专利合作条约提交的国际申请PCT/JP2017/031668的优先权，并要求于2017年12月28日根据专利合作条约提交的国际申请PCT/JP2017/047289的优先权。通过参考将所述国际申请的全部内容都并入本文中。
背景技术
作为碳化硅外延晶片的实例，公开了一种碳化硅外延晶片，所述碳化硅外延晶片具有在以凸形布置的单晶碳化硅衬底上生长的碳化硅外延层并且具有较少的晶体缺陷(例如参见专利文献1)。
相关技术文献
[专利文献]
[专利文献1]日本特开2009-292705号公报
发明内容
根据本实施方案的一个方面，碳化硅外延晶片包含：4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11-20>方向倾斜的主面；和形成在所述主面上的厚度为t的碳化硅外延层。所述单晶碳化硅衬底的直径大于或等于150mm，且角度θ大于0°且小于或等于6°。在碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。
附图说明
[图1]图1是示意性显示根据本发明一个方面的碳化硅外延晶片的局部横断面视图。
[图2]图2是显示碳化硅外延晶片的表面中的螺旋位错坑和对角线缺陷的示意性俯视图。
[图3]图3是显示螺旋位错坑与对角线缺陷之间的关系的示意性斜视图。
[图4]图4是示意性显示碳化硅外延晶片的横断面的图。
[图5]图5是图4的主要部分的放大图。
[图6]图6是碳化硅外延晶片的表面中的对角线缺陷的示意性放大图。
[图7]图7是示意性显示根据本发明一个方面的碳化硅外延晶片的俯视图。
[图8]图8是碳化硅外延晶片的制造工艺的示意性工艺图(1)。
[图9]图9是碳化硅外延晶片的制造工艺的示意性工艺图(2)。
[图10]图10是碳化硅外延晶片的制造工艺的示意性工艺图(3)。
[图11]图11是碳化硅外延晶片的制造工艺的示意性工艺图(4)。
[图12]图12是显示研磨装置的构造的实例的示意性侧视图。
[图13]图13是显示沉积装置的构造的实例的示意性横断面视图。
[图14]图14是显示沉积装置的腔室内部的示意性俯视图。
[图15]图15是示意性显示根据本发明一个方面的制造碳化硅外延晶片的方法的流程图。
[图16]图16是显示沉积装置内部的温度和气体流量的控制的实例的时序图。
[图17]图17是显示细长的堆垛层错的发生的说明图(1)。
[图18]图18是显示细长的堆垛层错的发生的说明图(2)。
具体实施方式
在碳化硅外延晶片中存在各种类型的位错。在这些位错中，在碳化硅外延层的表面产生对角线缺陷。在具有这种对角线缺陷的区域处制造半导体器件的情况下，由于该区域中电阻的升高而易于产生热量，从而导致可靠性降低。
本发明旨在提供一种碳化硅外延晶片，其中减少了在碳化硅外延层的表面中对角线缺陷的出现。
下面将对实施方案进行描述。相同的构件等用相同的数字表示，并且将省略其描述。
本发明的实施方案的描述
首先将列出本发明的实施方案并进行描述。在下面的描述中，相同或相应的元件用相同的参考数字表示，并且将省略其重复描述。对于本说明书中的晶体学描述，特定方向、方向族、特定平面和平面族的符号分别为[]、<>、()和{}。晶体学指数为负的事实通常由置于数字顶上的“-”(横杠)表示。尽管如此，本说明书使用置于数字前面的负号表示负结晶学指数。在本发明中，外延生长是同质外延生长。
[1]根据本发明一个实施方案的碳化硅外延晶片包含：4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11-20>方向倾斜的主面；和形成在所述主面上的厚度为t的碳化硅外延层，其中所述单晶碳化硅衬底的直径大于或等于150mm，其中所述角度θ大于0°且小于或等于6°，其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。
本申请的发明人已经进行了研究并发现，在通过在单晶碳化硅衬底上形成碳化硅外延层而制备的碳化硅外延晶片中存在螺旋位错坑和对角线缺陷的对。已经发现，螺旋位错坑和对角线缺陷的对源于单晶碳化硅衬底中的细长的堆垛层错，并且构成对的螺旋位错坑和对角线缺陷使得对角线缺陷位于距坑t/tanθ的距离处。
当在直径为150mm以上且其主面相对于{0001}面以角度θ向<11-20>方向倾斜的4H多型单晶碳化硅衬底上形成碳化硅外延层时，容易产生螺旋位错坑和对角线缺陷的对。在这种碳化硅外延晶片中在具有对角线缺陷的区域处制造半导体器件的情况下，存在制造的半导体器件的可靠性降低的风险。因此，当存在于碳化硅外延晶片中的螺旋位错坑和对角线缺陷的对的密度被设置成小于或等于2对/cm2时，可以防止通过使用所述碳化硅外延晶片制造的半导体器件的可靠性的降低。
[2]所述对角线缺陷的线宽大于或等于1μm且小于或等于5μm。
[3]所述对角线缺陷位于与所述对角线缺陷形成对的坑的一侧，所述一侧在其中所述碳化硅外延层的表面和所述碳化硅外延层的{0001}面相互更靠近的方向上。
[4]相对于所述单晶碳化硅衬底中螺旋位错的密度，坑和对角线缺陷的对的密度小于或等于0.11％。
[5]提供一种4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11-20>方向倾斜的主面，并提供形成在所述主面上的厚度为t的碳化硅外延层，其中所述单晶碳化硅衬底的直径大于或等于150mm，其中所述角度θ大于0°且小于或等于6°，其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，其中坑和对角线缺陷的对的密度小于或等于2对/cm2，其中所述对角线缺陷的线宽大于或等于1μm且小于或等于5μm，其中所述对角线缺陷位于与所述对角线缺陷形成对的坑的一侧，所述一侧在其中所述碳化硅外延层的表面和所述碳化硅外延层的{0001}面相互更靠近的方向上，并且其中相对于所述单晶碳化硅衬底中螺旋位错的密度，坑和对角线缺陷的对的密度小于或等于0.11％。
本发明的实施方案的细节
接下来，将详细描述本发明的实施方案(下文中称为本实施方案)，但要注意的是，本实施方案不限于所描述的实施方案。
已知的是，使用具有大量称为位错的晶格缺陷的碳化硅外延晶片来制造半导体器件会导致半导体器件的可靠性降低。由此，需要无位错的碳化硅外延晶片。然而，制造无位错的碳化硅外延晶片极其困难。
存在多种类型的位错。当制造半导体器件时，一些位错不影响特性，而其他位错显著影响特性。从制造半导体器件的观点来看，不影响半导体器件的特性的位错的存在不会造成问题。然而，对于影响半导体器件的特性的位错，它们的数量越少，越是优选的。
因此，在开发碳化硅外延晶片中提出的重要挑战是，在存在于碳化硅外延晶片中的各种类型的位错中识别出影响制造的半导体器件的特性的位错，并将这种位错的数量减少到最小。本实施方案是以发现一种影响制造半导体器件的结果的新位错为基础的，并且本实施方案减少这种位错以提供有助于制造可靠的半导体器件的碳化硅外延晶片。
[碳化硅外延晶片]
接下来，将对本实施方案的碳化硅外延晶片100进行描述。
图1是显示根据本实施方案的碳化硅外延晶片100的结构的实例的横断面视图。本实施方案的碳化硅外延晶片100包含：单晶碳化硅衬底10，所述单晶碳化硅衬底10具有相对于预定晶面以偏离角θ倾斜的主面10A；和形成在单晶碳化硅衬底10的主面10A上的碳化硅外延层11。所述预定晶面优选为(0001)面或(000-1)面。
可以注意到，单晶碳化硅衬底10中的碳化硅的多型为4H。使用4H多型碳化硅，因为其在电子迁移率、介电击穿电场强度等方面优于其他多型。单晶碳化硅衬底10的直径大于或等于150mm(例如大于或等于6英寸)。这是因为直径越大，在降低制造成本方面越有利。单晶碳化硅衬底10的主面10A相对于{0001}面以4°的偏离角θ向<11-20>方向倾斜。可以注意到，本实施方案中的偏离角θ超过0°，并且小于或等于6°。
在本实施方案的碳化硅外延晶片100中，存在对角线缺陷和螺旋位错坑的对，其源于在单晶碳化硅衬底10中形成的细长的堆垛层错，并在形成碳化硅外延层11时发展。对角线缺陷和螺旋位错坑的对的数量小于或等于2对/cm2。
在这种碳化硅外延晶片中在具有对角线缺陷的区域处制造半导体器件的情况下，存在制造的半导体器件的可靠性降低的风险。从通过使用碳化硅外延晶片制造的半导体器件的可靠性的观点来看，对角线缺陷和螺旋位错坑的对的密度越低，结果越好。理想情况下，密度为零。然而，将对角线缺陷和螺旋位错坑的对的数量减少到零是极其困难的。因此，优选的是，对角线缺陷和螺旋位错坑的对的数量小于或等于2对/cm2。使用本实施方案的碳化硅外延晶片100，可以制造高度可靠的半导体器件。
[斜线缺陷]
将参考图2～图5对上述对角线缺陷和螺旋位错坑的对进行描述。图2是碳化硅外延晶片100的俯视图。图3是斜视图。图4是横断面视图。图5是图4所示的横断面的放大图。上述对的对角线缺陷111和螺旋位错坑112在碳化硅外延晶片100的表面中的位置相互分开，并且如图3和图4所示，上述对的对角线缺陷111和螺旋位错坑112源自形成在单晶碳化硅衬底10中的细长的堆垛层错101的末端。所述细长的堆垛层错101是具有约0.5μm的宽度Ws的窄宽度堆垛层错。
具体地，碳化硅外延晶片100使得通过碳化硅的外延生长在单晶碳化硅衬底10的主面10A上形成碳化硅外延层11。在单晶碳化硅衬底10中存在细长的堆垛层错101的情况下，细长的堆垛层错101在单晶碳化硅衬底10的主面10A中露出。
当在上述单晶碳化硅衬底10的主面10A上形成碳化硅外延层11时，在单晶碳化硅衬底10的主面10A中露出的细长的堆垛层错101分支为螺旋位错112a和堆垛层错111a，然后各自生长。堆垛层错111a具有随着碳化硅外延层11的晶体生长的持续而逐渐变宽的宽度，导致在碳化硅外延层11的表面11A中形成对角线缺陷111。此外，螺旋位错112a使坑112形成在碳化硅外延层11的表面11A中。
碳化硅外延层11的表面11A是碳化硅外延晶片100的表面100A。尽管碳化硅外延晶片100的表面100A具有在间隔开的位置处形成的螺旋位错112a的坑112和对角线缺陷111，但是坑112与对角线缺陷111之间的距离基本恒定，因为原因是相同的细长的堆垛层错101。具体地，对角线缺陷111是在碳化硅外延晶片100的表面100A中露出的堆垛层错111a。由此，在碳化硅外延层11的厚度为t的情况下，对角线缺陷111位于距坑112的距离为L＝t/tanθ处。在t为10μm且θ为4°的情况下，例如，距坑112的距离为L＝142μm处的对角线缺陷111是由于细长的堆垛层错101而产生的，所述堆垛层错101是一个堆垛层错并与坑112相同。此处，坑112与对角线缺陷111之间的距离是指坑112与从坑112在平行于偏离方向上延伸的直线即在平行于[11-20]方向上延伸的直线与从对角线缺陷111的在偏离方向上最下游的端部在垂直于偏离方向上延伸的直线即在平行于[1-100]方向上延伸的直线之间的交点之间的距离La。
具有这种位置关系的对角线缺陷111和螺旋位错112a的坑112是由相同的细长的堆垛层错101引起的，并由此在本申请中有时被称为对角线缺陷111和螺旋位错112a的坑112的对。在本实施方案的碳化硅外延晶片100中，对角线缺陷111和螺旋位错112a的坑112的对以小于或等于2对/cm2的密度存在。
如图6所示，对角线缺陷111的线宽W即在垂直于其长度方向的方向上测量的对角线缺陷111的宽度大于或等于1μm且小于或等于5μm。此外，因为对角线缺陷111是在碳化硅外延晶片100的表面100A中露出的堆垛层错111a，所以对角线缺陷111呈现在坑112的其中碳化硅外延晶片100的表面100A和{0001}面相互更靠近的方向上的一侧。
例如，如图7所示，沿着碳化硅外延晶片100的取向平面(OF)从左向右延伸的方向是[11-20]方向，并且垂直于所述[11-20]方向的方向是[1-100]方向。在这种情况下，在碳化硅外延晶片100中的对角线缺陷111出现在螺旋位错112a的坑112的右手侧。
[斜线缺陷的原因]
接下来，将描述对角线缺陷111发生的原因。如前所述，因为在形成碳化硅外延层11之前在单晶碳化硅衬底10中产生了细长的堆垛层错101，所以在碳化硅外延晶片100的表面100A中出现了对角线缺陷111。细长的堆垛层错101是其宽度Ws为约0.5μm的堆垛层错，并且认为是由于在形成单晶碳化硅衬底10时发展的螺旋位错而发生的。
考虑到上述情况，首先将参考图8～图11对制造单晶碳化硅衬底10的方法进行描述。通过升华工艺来制造单晶碳化硅衬底10。具体地，如图8所示，预先准备用作籽晶的单晶碳化硅衬底210。如图9所示，然后，通过在单晶碳化硅衬底210的表面上的晶体生长来生长单晶碳化硅220。
对于用作籽晶的单晶碳化硅衬底210，因为其用作晶体生长的籽晶，所以通过严格的选择工艺来制备具有尽可能少的位错的衬底。然而，用作籽晶的单晶碳化硅衬底210仍然具有螺型位错211等，因为很难得到无位错的衬底。当使用这种单晶碳化硅衬底210以通过基于升华工艺的晶体生长来形成单晶碳化硅220时，存在于单晶碳化硅衬底210中的充当籽晶的螺旋位错211继续作为螺旋位错221在单晶碳化硅220中发展。此外，由于存在于充当籽晶的单晶碳化硅衬底210表面上的异物、不规则表面等，在单晶碳化硅220中可能发展新的螺旋位错222。
随着单晶碳化硅220的晶体生长，单晶碳化硅220中的螺旋位错221和222连续延伸至一定长度，并且在某些情况下，可能在中间点处转向以发展成细长的堆垛层错223和224，如图10所示。更具体地，螺旋位错221在中间转折点221a处发展成细长的堆垛层错223，然后相对于螺旋位错221的延伸方向以侧向角度生长。此外，螺旋位错222在中间转折点222a处发展成细长的堆垛层错224，然后相对于螺旋位错222的延伸方向以侧向角度生长。以此方式，在单晶碳化硅220的晶体生长期间，随着晶体生长的进行，螺旋位错221和222变成细长的堆垛层错223和224，使得随着单晶碳化硅220的晶体生长接近尾声，螺旋位错的数量减少。作为基于升华工艺的单晶碳化硅220的晶体生长的结果，制成如图10所示的碳化硅锭。
通过使用线锯在预定厚度下对图10所示的单晶碳化硅220的锭进行切片，制造单晶碳化硅衬底10。在以此方式制造的单晶碳化硅衬底10中，在单晶碳化硅220的锭中形成的细长的堆垛层错223等的一部分可能表现为如图11中所示的单晶碳化硅衬底10中的细长的堆垛层错101，这取决于所切的片的位置。可以注意到，根据在单晶碳化硅220的锭中切片的位置，导致形成细长的堆垛层错101的螺旋位错221等可能是可检测的，也可能是不可检测的。
[碳化硅外延晶片的制造]
如上所述，当通过使用升华工艺来制造单晶碳化硅衬底10时，在某些情况下，单晶碳化硅衬底10可以包含细长的堆垛层错101。本实施方案涉及一种通过使用单晶碳化硅衬底10制造的碳化硅外延晶片，其中在碳化硅外延层11中出现的螺旋位错112a和对角线缺陷111的对的密度小于或等于2对/cm2。
通过对切片的单晶碳化硅衬底10进行研磨并在研磨的单晶碳化硅衬底10上沉积碳化硅外延层11，制造本实施方案的碳化硅外延晶片。鉴于此，首先对在单晶碳化硅衬底10的研磨中使用的研磨装置和在碳化硅外延层11的沉积中使用的沉积装置进行说明。
[研磨装置]
如图12所示，通过使用研磨装置300来实施单晶碳化硅衬底10的研磨。研磨装置300包含：台板310、保持器320和研磨液进料器330。台板310具有盘形主体311和用于使主体311绕主体311的轴向中心311a旋转的旋转轴312。研磨布313设置在主体311的用作研磨面的一个表面上。旋转轴312设置在主体311的另一个表面上。旋转轴312通过诸如电动机(未示出)的旋转机制沿虚线箭头12A所示的方向旋转，以使台板310旋转。
保持器320具有盘形主体321和用于使主体321绕主体321的轴向中心321a旋转的旋转轴322。主体321的一个表面用作用于保持单晶碳化硅衬底的保持面323。将单晶碳化硅衬底10的与在其上形成有碳化硅外延层11的表面相对的表面保持在保持器320的保持面323上。因此，单晶碳化硅衬底10的要研磨的并且在其上形成碳化硅外延层11的表面面对台板310的在其上设置有研磨布313的研磨面。保持器320的旋转轴322位于主体321的另一个表面上。旋转轴322通过诸如电动机(未示出)的旋转机制沿虚线箭头12B所示的方向旋转以使保持器320旋转。
设置在具有研磨布313的台板310的研磨面上方的研磨液进料器330将研磨液供应到台板310的研磨布313。为了对单晶碳化硅衬底10进行研磨，在研磨液进料器330将研磨液供应到台板310的研磨布313的同时，旋转台板310和保持器320。
[沉积装置]
接下来，将参考图13和图14对用于制造本实施方案的碳化硅外延晶片的沉积装置进行描述。图13是显示用于本实施方案中的沉积装置的构造的实例的示意性横断面视图。图14是从上方观察的沉积装置的腔室内部的俯视图。图13和图14所示的沉积装置400是水平热壁CVD(化学气相沉积)装置。如图13所示，沉积装置400包含感应加热线圈403、石英管404、隔热材料405和加热元件406。加热元件406例如可以由碳制成。加热元件406是形成为矩形管的一体的无缝试件。在矩形管加热元件406的内部形成两个相互面对的平坦表面。由两个平坦表面包围的空间构成腔室401。腔室401也称为“气体流动通道”。如图14所示，将能够在其上放置多个(例如三个)单晶碳化硅衬底10的衬底保持器407安装在腔室401内的旋转基座408上。
隔热材料405以包围加热元件406的外周的方式布置。腔室401通过隔热材料405与沉积装置400的外部隔热。石英管404以包围隔热材料405的外周的方式布置。感应加热线圈403卷绕在石英管404的外周上。沉积装置400以使得向感应加热线圈403供应交流电以引起加热元件406的感应加热而对腔室401内的温度进行控制的方式来构造。因为隔热材料405提供隔热，所以石英管404几乎不被加热。
在图13所示的沉积装置400中，沿虚线箭头A所示的方向抽空腔室401。在沉积碳化硅外延层11的情况下，在虚线箭头B所示的方向上按需要供应充当原料气体的含碳气体和含硅气体、充当载气的氢(H2)气体以及含氮气体。在本实施方案中，将丙烷(C3H8)气体等用作含碳气体，并将硅烷(SiH4)气体等用作含硅气体。
在沉积碳化硅外延层11时，使旋转基座408旋转以绕衬底保持器407的旋转轴407A沿虚线箭头C所示的方向提供旋转。通过这种布置，使放置在衬底保持器407上的单晶碳化硅衬底10旋转。在本实施方案中，通过使旋转基座408绕与单晶碳化硅衬底10的主面10A垂直的轴旋转来旋转衬底保持器407。旋转基座408的旋转速率例如大于或等于10rpm且小于或等于100rpm。在沉积装置400中，例如碳化硅外延层11能够同时沉积在多个(例如三个)单晶碳化硅衬底10上。可以注意到，例如，可通过气流法旋转衬底保持器407。
[制造碳化硅外延晶片的方法]
将参考图15对制造本实施方案的碳化硅外延晶片的方法进行描述。
首先实施切片步骤(S102)。具体地，将如图10所示的通过升华工艺制成的单晶碳化硅220的锭切片成单晶碳化硅衬底。
然后实施第一研磨步骤(S104)。具体地，在单晶碳化硅衬底10的要成为主面10A的表面上实施第一研磨。在第一研磨中，使用含胶体二氧化硅的研磨液对单晶碳化硅衬底10的要成为主面10A的表面进行研磨。从图12所示的研磨装置300的研磨液进料器330供应研磨液。研磨液中所含的SiO2的粒径例如优选大于或等于10nm且小于或等于100nm。研磨液的pH值在3.0～6.5的范围内，并且胶体二氧化硅的浓度在5％～40％的范围内。在完成胶体二氧化硅基研磨之后，将单晶碳化硅衬底10浸入碱性化学溶液中。碱性化学溶液的实例包括：TMAH(四甲基氢氧化铵)；有机碱；以及氨、过氧化氢和水的混合物。在本实施方案中，将已经进行了胶体二氧化硅基研磨的单晶碳化硅衬底10浸入用作碱性化学溶液的TMAH水溶液中。TMAH水溶液的pH值大于或等于11。化学溶液中TMAH的浓度大于或等于10％。化学溶液的温度优选在15℃～30℃的范围内。
在胶体二氧化硅基研磨之后，立即使单晶碳化硅衬底10的要成为主面10A的表面在酸性区域带正电，而使胶体二氧化硅的ζ电位带负电。因此，胶体二氧化硅被吸引到单晶碳化硅衬底10的要成为主面10A的表面。在本实施方案中，将已经通过使用胶体二氧化硅研磨的单晶碳化硅衬底10浸入碱性化学溶液中，使得单晶碳化硅衬底10的要成为主面10A的表面的ζ电位变为负数。结果，单晶碳化硅衬底10的要成为主面10A的表面与胶体二氧化硅相互排斥，这降低了胶体二氧化硅粘附到单晶碳化硅衬底10的要成为主面10A的表面上的可能性。随后，将单晶碳化硅衬底10用水洗涤，然后干燥。
然后实施第二研磨步骤(S106)。具体地，在单晶碳化硅衬底10的要成为主面10A的表面上实施第二研磨。在第二研磨中，使用包含作为研磨剂的金刚石研磨粉和氧化剂如高锰酸根离子两者的研磨液作为研磨剂，以对单晶碳化硅衬底10的要成为主面10A的表面进行研磨。从图12所示的研磨装置300的研磨液进料器330供应研磨液。使用无纺布作为研磨布，并且使用氧化剂和金刚石研磨粉的混合物作为研磨液。以使一次粒子直径为4nm～6nm的粉末以20重量％的比例分散在纯水中的方式布置用作研磨剂的金刚石研磨粉，也称为纳米金刚石。氧化剂的实例包括溶解在纯水中的高锰酸钾，其中混合比是每升纯水1g高锰酸钾。通过将台板310的旋转速度设置为60rpm并且将保持器320的旋转速度设置为80rpm来进行机械加工。在完成第二研磨之后，用水洗涤单晶碳化硅衬底10，然后干燥。其后，将单晶碳化硅衬底10浸入碱性化学溶液中，用水洗涤并干燥。
然后实施沉积步骤(S108)。具体地，在单晶碳化硅衬底10的主面10A上沉积碳化硅外延层11。
更具体地，将单晶碳化硅衬底10设置在图13和图14所示的沉积装置400的腔室401内的衬底保持器407上的预定位置处。然后启动安装在沉积装置400上的真空泵(未示出)以对腔室401内部进行减压。继续减压直到腔室401内部的压力达到约1×10-6Pa。图16是显示在对腔室401进行减压之后的步骤中对腔室401中的温度和气体流量进行控制的时序图。在完成腔室401的减压之后，将氢气(H2)气体以10slm的流量进料到腔室401中，并对腔室401的内部进行加热。快速实施腔室401内部的加热，使得温度在约10分钟内升高到1600℃。加热时间的增加导致由单晶碳化硅衬底10的细长的堆垛层错101引起的凹凸越来越有可能出现在单晶碳化硅衬底10的主面10A上。因此，优选地，加热时间越短越好。当腔室401中的温度达到1600℃时，在供给氢气气体的同时供给60sccm的丙烷(C3H8)气体和150sccm的硅烷(SiH4)气体，这导致在单晶碳化硅衬底10的主面10A上沉积碳化硅外延层11。在碳化硅外延层11的沉积厚度达到预定膜厚度之后，停止丙烷气体和硅烷气体的供应，并停止加热沉积装置400的腔室401的内部。在充分降低腔室401内的温度之后，腔室401内的压力返回到大气压。然后将具有沉积的碳化硅外延层11的碳化硅外延晶片100从腔室401卸载。
以这种方式制造的本实施方案的碳化硅外延晶片100使得碳化硅外延晶片100的表面100A中的对角线缺陷和螺旋位错坑的对的数量小于或等于2对/cm2。
可以注意到，因为螺旋位错的位错线的方向改变而产生了细长的堆垛层错101。即，在单晶碳化硅衬底10中存在如图17所示的螺旋位错的情况下，螺旋位错的位错线的方向可能改变，导致如图18中所示的细长的堆垛层错的产生。因此，在单晶碳化硅衬底10中，螺旋位错的密度和细长的堆垛层错101的密度相互相关。
实施例
接下来，将对作为本实施方案的碳化硅外延晶片的实例的碳化硅外延晶片样品1～4进行描述。下面给出的表1显示了单晶碳化硅衬底10中的螺旋位错的密度(A)以及碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)。此外，在旁边显示了在碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中的螺旋位错的密度(A)之间的比例(B/A)。
表1
Figure BDA0002391237800000151
通过用KOH腐蚀单晶碳化硅衬底10的充当主面10A的Si表面，然后用光学显微镜对表面进行检查以对数量进行计数，测量了单晶碳化硅衬底10中的螺旋位错的密度(A)。可以注意到，测量了螺旋位错的密度(A)的单晶碳化硅衬底10不是在其上实际沉积了碳化硅外延层11的衬底，而是通过对与在其上沉积了碳化硅外延层11的衬底相同的锭进行切片而得到的衬底。这是因为通过对相同的锭进行切片而得到的衬底具有与单晶碳化硅衬底中的螺旋位错大致相同的密度。
使用SICA6X(由Lasertec Corporation制造)作为测量装置来测量坑112和对角线缺陷111的对的密度(B)。将测量模式设置为DIC模式，并将物镜的放大倍率设置为10倍以进行测量。碳化硅外延晶片100为6英寸，并且在除了距碳化硅外延晶片100的边缘3mm以内的区域以外的区域中，测量了坑112和对角线缺陷111的对。更具体地，在上述区域中的碳化硅外延层11的表面11A上，针对每个1.78mm×1.78mm的正方形拍摄了微分干涉显微镜图像。将拍摄的微分干涉显微图像由计算机自动缝合在一起，然后，对坑112和对角线缺陷111的对的数量进行计数以进行测量。
对于碳化硅外延晶片样品1，单晶碳化硅衬底10中的螺旋位错的密度(A)为1447(位错/cm2)，并且碳化硅外延层11的表面11A中坑112和对角线缺陷111的对的密度(B)为1.3(对/cm2)。因此，在碳化硅外延层11的表面11A中坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中螺旋位错的密度(A)之间的比例(B/A)为0.09％。
对于碳化硅外延晶片样品2，单晶碳化硅衬底10中的螺旋位错的密度(A)为1933(位错/cm2)，并且碳化硅外延层11的表面11A中坑112和对角线缺陷111的对的密度(B)为1.1(对/cm2)。因此，在碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中的螺旋位错的密度(A)之间的比例(B/A)为0.06％。
对于碳化硅外延晶片样品3，单晶碳化硅衬底10中的螺旋位错的密度(A)为1635(位错/cm2)，并且碳化硅外延层11的表面11A中坑112和对角线缺陷111的对的密度(B)为0.9(对/cm2)。因此，在碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中的螺旋位错的密度(A)之间的比例(B/A)为0.06％。
对于碳化硅外延晶片样品4，单晶碳化硅衬底10中的螺旋位错的密度(A)为1500(位错/cm2)，并且碳化硅外延层11的表面11A中坑112和对角线缺陷111的对的密度(B)为1.7(对/cm2)。因此，在碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中的螺旋位错的密度(A)之间的比例(B/A)为0.11％。
在作为实例的上述样品中，在碳化硅外延层11的表面11A中的坑112和对角线缺陷111的对的密度(B)与单晶碳化硅衬底10中的螺旋位错的密度(A)之间的比例(B/A)大于或等于0.06％且小于或等于0.11％。
尽管迄今为止已经描述了一个或多个实施方案，但是任何特定的实施方案都是非限制性的，并且可以在不背离权利要求书所限定的范围的条件下完成多种变化和变体。本发明的范围不是由迄今提供的内容规定的，而是由权利要求书规定的。代表权利要求书的等同范围并且在权利要求书的等同范围内的任何变体都意图在本发明的范围内。
[附图标记说明]
10 单晶碳化硅衬底
10A 主面
10B 背面
11 碳化硅外延层
11A 表面
100 碳化硅外延晶片
100A 表面
101 细长的堆垛层错
111 对角线缺陷
111a 堆垛层错
112 坑
112a 螺旋位错
210 充当籽晶的单晶碳化硅衬底
211 螺旋位错
220 单晶碳化硅
221、222 螺旋位错
221a、222a 转折点
223、224 细长的堆垛层错
300 研磨装置
310 台板
311 主体
312 旋转轴
313 研磨布
320 保持器
321 主体
322 旋转轴
323 保持面
330 研磨液进料器
400 沉积装置
401 腔室
403 感应加热线圈
404 石英管
405 隔热材料
406 加热元件
407 衬底保持器
408 旋转基座

Claims (6)

1.一种碳化硅外延晶片，其包含：
4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11-20>方向倾斜的主面；和
形成在所述主面上的厚度为t的碳化硅外延层，
其中所述单晶碳化硅衬底的直径大于或等于150mm，
其中所述角度θ大于0°且小于或等于6°，
其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，并且
其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2。
2.根据权利要求1所述的碳化硅外延晶片，其中所述对角线缺陷的线宽大于或等于1μm且小于或等于5μm。
3.根据权利要求1所述的碳化硅外延晶片，其中所述对角线缺陷位于与所述对角线缺陷形成对的所述坑的一侧，所述一侧处于所述碳化硅外延层的表面和所述碳化硅外延层的{0001}面相互更靠近的方向上。
4.根据权利要求2所述的碳化硅外延晶片，其中所述对角线缺陷位于与所述对角线缺陷形成对的所述坑的一侧，所述一侧处于所述碳化硅外延层的表面和所述碳化硅外延层的{0001}面相互更靠近的方向上。
5.根据权利要求1～4中任一项所述的碳化硅外延晶片，其中相对于所述单晶碳化硅衬底中螺旋位错的密度，所述坑和所述对角线缺陷的对的密度小于或等于0.11％。
6.一种碳化硅外延晶片，其包含：
4H多型的单晶碳化硅衬底，所述单晶碳化硅衬底具有相对于{0001}面以角度θ向<11-20>方向倾斜的主面；和
形成在所述主面上的厚度为t的碳化硅外延层，
其中所述单晶碳化硅衬底的直径大于或等于150mm，
其中所述角度θ大于0°且小于或等于6°，
其中在所述碳化硅外延层的表面中存在螺旋位错坑和距所述坑的距离为t/tanθ的对角线缺陷的一个以上的对，
其中所述坑和所述对角线缺陷的对的密度小于或等于2对/cm2，
其中所述对角线缺陷的线宽大于或等于1μm且小于或等于5μm，
其中所述对角线缺陷位于与所述对角线缺陷形成对的坑的一侧，所述一侧处于所述碳化硅外延层的表面和所述碳化硅外延层的{0001}面相互更靠近的方向上，并且
其中相对于所述单晶碳化硅衬底中螺旋位错的密度，所述坑和所述对角线缺陷的对的密度小于或等于0.11％。
CN201880055130.1A 2017-09-01 2018-08-28 碳化硅外延晶片 Active CN111051581B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPPCT/JP2017/031668 2017-09-01
PCT/JP2017/031668 WO2019043927A1 (ja) 2017-09-01 2017-09-01 炭化珪素エピタキシャル基板
PCT/JP2017/047289 WO2019043973A1 (ja) 2017-09-01 2017-12-28 炭化珪素エピタキシャル基板
JPPCT/JP2017/047289 2017-12-28
PCT/JP2018/031786 WO2019044841A1 (ja) 2017-09-01 2018-08-28 炭化珪素エピタキシャル基板

Publications (2)

Publication Number Publication Date
CN111051581A CN111051581A (zh) 2020-04-21
CN111051581B true CN111051581B (zh) 2021-09-21

Family

ID=65525172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880055130.1A Active CN111051581B (zh) 2017-09-01 2018-08-28 碳化硅外延晶片

Country Status (4)

Country Link
US (1) US11459670B2 (zh)
JP (2) JPWO2019043973A1 (zh)
CN (1) CN111051581B (zh)
WO (3) WO2019043927A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022190458A1 (zh) * 2021-03-12 2022-09-15

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN107002282A (zh) * 2015-02-18 2017-08-01 新日铁住金株式会社 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
JP2017145150A (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937967B2 (ja) 2008-06-09 2012-05-23 新日本製鐵株式会社 炭化珪素エピタキシャルウェハの製造方法
WO2013150587A1 (ja) * 2012-04-02 2013-10-10 株式会社エコトロン 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板
JP6183010B2 (ja) 2013-07-03 2017-08-23 住友電気工業株式会社 炭化珪素単結晶基板およびその製造方法
JPWO2015137439A1 (ja) 2014-03-13 2017-04-06 新日鐵住金株式会社 ＳｉＣ単結晶の製造方法
WO2018043171A1 (ja) * 2016-08-31 2018-03-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN105658846A (zh) * 2014-09-30 2016-06-08 新日铁住金高新材料株式会社 碳化硅单晶晶片、和碳化硅单晶锭的制造方法
CN107002282A (zh) * 2015-02-18 2017-08-01 新日铁住金株式会社 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
JP2017145150A (ja) * 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN111051581A (zh) 2020-04-21
US20200362470A1 (en) 2020-11-19
WO2019043927A1 (ja) 2019-03-07
WO2019043973A1 (ja) 2019-03-07
JPWO2019044841A1 (ja) 2020-10-01
JPWO2019043973A1 (ja) 2019-11-07
US11459670B2 (en) 2022-10-04
WO2019044841A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
KR20170041223A (ko) 승화에 의한 대직경 탄화규소 결정을 제조하는 방법 및 관련 반도체 sic 웨이퍼
TWI725910B (zh) 晶圓、磊晶晶圓以及其製造方法
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP2009218575A (ja) 半導体基板の製造方法
TW201005135A (en) Epitaxially coated silicon wafer with&lt;110&gt;orientation and method for producing it
WO2017164233A1 (ja) 窒化アルミニウム単結晶基板の製造方法
US20200176570A1 (en) Laminate substrate, freestanding substrate, method for manufacturing laminate substrate, and method for manufacturing freestanding substrate
CN111051581B (zh) 碳化硅外延晶片
JP2008098412A (ja) 炭化珪素単結晶ウェハ及びその製造方法
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
TWI840829B (zh) 碳化矽晶圓、磊晶晶圓以及半導體元件
TWI776220B (zh) 磊晶晶圓、晶圓及其製造方法
JP7398829B2 (ja) 炭化珪素ウエハ及び半導体素子
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
CN113322519B (zh) 晶片的制造方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
WO2019163083A9 (ja) 窒化ガリウム結晶基板
JP2008169109A (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant