JP2009218575A - 半導体基板の製造方法 - Google Patents

Abstract

【課題】本発明は、基底面転位などの欠陥が著しく低減された炭化珪素結晶からなる半導体基板を製造することが可能な、半導体基板の製造方法を提供することを目的とする。
【解決手段】本発明は、炭化珪素単結晶基板を用い、上記炭化珪素単結晶基板の表面を水素エッチング処理する第１水素エッチング工程と、上記炭化珪素単結晶基板の上記第１水素エッチング工程において水素エッチング処理された表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層の表面を水素エッチング処理する第２水素エッチング工程と、上記水素エッチング処理されたバッファ層の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなる仕上層を形成する仕上層形成工程と、を有することを特徴とする半導体基板の製造方法を提供することにより、上記課題を解決する。
【選択図】図１

Description

本発明は、炭化珪素（ＳｉＣ）からなる半導体基板の製造方法に関するものである。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍であり、この他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する半導体であることから、従来のＳｉ系パワー半導体素子に比べて飛躍的な性能向上を実現することができる半導体材料として期待されている。

このような炭化珪素を用いて電力デバイス、高周波デバイスなどを作製するには、通常、炭化珪素単結晶基板（ＳｉＣウェハ）上にＳｉＣ薄膜をＣＶＤ法（熱化学気相堆積法）でエピタキシャル成長させたものが用いられるのが一般的になっている。これは、ＳｉＣのインゴットをスライスして得られるＳｉＣウェハは、これ自身ＳｉＣ単結晶からなるものであるが、インゴットのスライス技術や研磨技術が未だ十分ではないため、ＳｉＣ基板には研磨によるダメージ層やスクラッチと呼ばれる傷が全面に発生してしまい、デバイス用途に直接用いることはできない。また、パワー用半導体素子では、その用途等に応じて必要とされる素子の耐圧に合わせた電気特性（キャリア濃度）を有する、半導体結晶層を形成する必要がある。このため、表面上にＳｉＣ薄膜をエピタキシャル成長させて、半導体デバイスに適した欠陥の少ないＳｉＣ結晶を表面に形成する必要があるからである。

このようなことから、ＳｉＣが用いられた半導体デバイス性能の多くはＳｉＣウェハ上に成長させたエピタキシャル膜の膜質に左右されることになる。ところが、ＳｉＣウェハ上にエピタキシャル膜を形成する際に、ＳｉＣウェハ表面にダメージ層があったり、基底面転位などの欠陥が存在したりすると、これらの影響により、ＳｉＣウェハ上に形成されるエピタキシャル膜に、例えば、基底面転位が伝播することに起因する欠陥が生じるといった問題点がある。このため、ＳｉＣウェハ上に半導体デバイス用途に適した欠陥の少ない高品質のエピタキシャル膜を形成するには、エピタキシャル膜を成膜する前にＳｉＣウェハ表面のダメージ層やスクラッチを除去して平坦かつ清浄な表面を得ることが必要されている。

欠陥の少ないエピタキシャル膜を得るために、ＳｉＣウェハを処理する方法としては、ＳｉＣのエピタキシャル膜を形成する前に、ＳｉＣウェハの表面を水素エッチング処理し、当該水素エッチング処理が行われたＳｉＣウェハの表面上にエピタキシャル膜を成長させる方法が知られている（例えば、特許文献１、２）。また、上記水素エッチング処理は、減圧雰囲気下で行うことが効率的であることが知られており（例えば、特許文献３）、さらには、上記水素エッチング処理を高温条件で行うことが効率的であることについても知られている（例えば、特許文献４）。

しかしながら、このような方法で作製されたエピタキシャル膜であっても、なお基底面転位を中心とする欠陥を十分に低減することはできず、半導体デバイス用途に適した高品質のエピタキシャル膜を形成することはできないという問題点があった。

特開２００５−３１１３４８号公報 特開平９−５２７９６号公報 特開２００１−７７０３０号公報 特開２００２−２５５６９２号公報

本発明は、このような問題点に鑑みてなされたものであり、基底面転位などの欠陥が著しく低減された炭化珪素結晶からなる半導体基板を製造することが可能な、半導体基板の製造方法を提供することを目的とするものである。

上記課題を解決するために本発明は、炭化珪素単結晶基板を用い、上記炭化珪素単結晶基板の表面を水素エッチング処理する第１水素エッチング工程と、上記炭化珪素単結晶基板の上記第１水素エッチング工程において水素エッチング処理された表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層の表面を水素エッチング処理する第２水素エッチング工程と、上記水素エッチング処理されたバッファ層の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなる仕上層を形成する仕上層形成工程と、を有することを特徴とする半導体基板の製造方法を提供する。

本発明によれば、上記第１水素エッチング工程により表面を水素エッチング処理することにより、炭化珪素単結晶基板表面に存在する物理的損傷や、結晶欠陥等のダメージ層を除去した後、上記バッファ層形成工程により、その表面上に炭化珪素結晶をエピタキシャル成長させてバッファ層を形成することにより、炭化珪素単結晶基板からの基底面欠陥の伝播が抑制され、欠陥が低減された炭化珪素結晶からなるバッファ層を形成することができる。この上、本発明においては、上記第２水素エッチング工程により、さらに上記バッファ層の表面を水素エッチング処理した後、上記仕上層形成工程において、当該表面上に炭化珪素結晶をエピタキシャル成長させて仕上層を形成することにより、上記炭化珪素単結晶基板に起因する基底面転位の伝播がさらに低減され、かつ、上記バッファ層に起因する欠陥も低減された仕上層を形成することができる。
このようなことから、本発明の半導体基板の製造方法によれば、基底面転位などの欠陥が著しく低減された炭化珪素結晶からなる半導体基板を製造することができる。

本発明においては、上記第１水素エッチング工程および上記第２水素エッチング工程が、減圧雰囲気下において水素エッチング処理を行うものであってもよい。これにより、上記第１水素エッチング工程および上記第２水素エッチング工程においてより効率的にエッチング処理を行うことができるからである。

本発明の半導体基板の製造方法は、基底面転位などの欠陥が著しく低減された炭化珪素結晶からなる半導体基板を製造することができるという効果を奏する。

本発明の半導体基板の製造方法の一例を示す概略図である。 本発明の半導体基板の製造方法の他の例を示す概略図である。

以下、本発明の半導体基板の製造方法について、詳細に説明する。

上述したように本発明の半導体基板の製造方法は、炭化珪素単結晶基板を用い、上記炭化珪素単結晶基板の表面を水素エッチング処理する第１水素エッチング工程と、上記炭化珪素単結晶基板の上記第１水素エッチング工程において水素エッチング処理された表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層を形成するバッファ層形成工程と、上記バッファ層の表面を、水素エッチング処理する第２水素エッチング工程と、上記水素エッチング処理されたバッファ層の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素単結晶からなる仕上層を形成する仕上層形成工程と、を有することを特徴とするものである。

このような本発明の半導体基板の製造方法について図を参照しながら説明する。図１は本発明の半導体基板の製造方法の一例を示す概略図である。図１に例示するように、本発明の半導体基板の製造方法は、炭化珪素単結晶基板１を用い（図１（ａ））、上記炭化珪素単結晶基板１の表面を水素エッチング処理する、第１水素エッチング工程と（図１（ｂ））、上記炭化珪素単結晶基板の水素エッチング処理された表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層２を形成するバッファ層形成工程（図１（ｃ））と、上記バッファ層２表面を、水素エッチング処理する第２水素エッチング工程（図１（ｄ）と、上記水素エッチング処理されたバッファ層２の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなる仕上層３を形成する仕上層形成工程と（図１（ｅ））と、を有し、最表面に基底面転位などの欠陥が著しく低減された仕上層３を有する半導体基板１０を製造するものである（図１（ｆ））。

本発明によれば、上記第１水素エッチング工程により表面を水素エッチング処理することにより、炭化珪素単結晶基板表面に存在する物理的損傷や、結晶欠陥等のダメージ層を除去した後、上記バッファ層形成工程により、その表面上に炭化珪素結晶をエピタキシャル成長させてバッファ層を形成することにより、炭化珪素単結晶基板からの基底面欠陥の伝播が抑制され、欠陥が低減された炭化珪素結晶からなるバッファ層を形成することができる。この上、本発明においては、上記第２水素エッチング工程により、さらに上記バッファ層の表面を水素エッチング処理した後、上記仕上層形成工程において、当該表面上に炭化珪素結晶をエピタキシャル成長させて仕上層を形成することにより、上記炭化珪素単結晶基板に起因する基底面転位の伝播がさらに低減され、かつ、上記バッファ層に起因する欠陥も低減された仕上層を形成することができる。
このようなことから、本発明の半導体基板の製造方法によれば、基底面転位などの欠陥が著しく低減された炭化珪素結晶からなる半導体基板を製造することができる。

ここで、本発明においては第１水素エッチング工程を実施した後にバッファ層形成工程を実施することにより欠陥の少ないバッファ層を形成することができ、かつ第２エッチング工程を実施した後に仕上層形成工程を実施することにより欠陥の少ない仕上層を形成することができるものであるところ、上記バッファ層形成工程において欠陥の少ないバッファ層を形成することができる機構と、上記仕上層形成工程において欠陥の少ない仕上層を形成することができる機構とは、技術的に異なるものである。
すなわち、上記バッファ層形成工程において欠陥の少ないバッファ層を形成することができるのは、主として第１水素エッチング工程によって上記炭化珪素単結晶基板の表面を水素エッチング処理することにより、ＢＰＤ（basal plane dislocation)が鏡像効果によってＴＥＤ（threading edge dislocation)に変換されることに起因するものであると考えられる。したがって、バッファ層においてＢＰＤは激減するが、一方でバッファ層におけるＥＤ（edge dislocation)はＢＰＤがＴＥＤに変換された分、増加することになる。このため、総欠陥密度（ＥＰＤ)は減少しないことになる。
一方、上記仕上層形成工程において欠陥の少ない仕上層を形成することができるのは、第２水素エッチング工程により、上記バッファ層表面の再構成を促すことにより、バッファ層中のＥＤを、炭化珪素単結晶基板に存在していた当初のＢＰＤとは異なるＢＰＤ（ＳＤ（screw dislocation)）に変換されることに起因するものである。
たとえば、炭化珪素単結晶基板にＢＰＤ（バーガースベクトルが＋／−１／３［１１−２０］で、転位線の延びる方向が［１１−２０］の螺旋転位）が存在していたとすると、当該螺旋転位には上記第１水素エッチング工程が実施されることにより、バッファ層においてはＴＥＤ（バーガースベクトルが＋／−１／３［１１−２０］で転位線の延びる方向が［０００４］の膜を貫通する刃状転位）に変換され、さらに当該ＴＥＤは、上記第２水素エッチング工程が実施されることにより、上記とは異なるＢＰＤ(バーガースベクトルが＋／−１／３［１１−２０］で、転位線の延びる方向が［１−１００］の刃状転位）に変換されることになる。そうすると、当該波状転位はバッファ層と仕上層の界面に留まるため、仕上層の表面には伝搬されず、仕上層表面の欠陥は激減されることになる。
このように、本発明は、上記第１水素エッチング工程、および上記第２水素エッチング工程において、それぞれ異なる機構に基づく欠陥低減作用が働くことにより、欠陥を低減させることができるものである。

本発明の半導体基板の製造方法は、少なくとも上記第１水素エッチング工程、バッファ層形成工程、第２水素エッチング工程、および仕上層形成工程を有するものであり、必要に応じて他の工程を有してもよいものである。
以下、本発明に用いられる各工程について順に説明する。

１．第１水素エッチング工程
まず、上記第１水素エッチング工程について説明する。本工程は炭化珪素単結晶基板を用い、上記炭化珪素単結晶基板の表面を水素エッチング処理する工程であり、上記炭化珪素単結晶基板の表面に存在する物理的損傷や、結晶欠陥等のダメージ層を、水素エッチングにより削減することを目的として行うものである。
以下、このような第１エッチング工程について詳細に説明する。

（１）炭化珪素単結晶基板
本工程に用いられる炭化珪素単結晶基板としては、所望の結晶型を有し、表面に所望の結晶面が表出しているものであれば特に限定されるものではなく、本発明によって製造される半導体基板の用途等に応じて、適宜選択して用いることができる。本工程に用いられる炭化珪素単結晶基板としては、例えば、昇華法あるいはＣＶＤ法によって得られたバルク結晶をスライスすることにより製造されたものを挙げることができる。
ここで、昇華法（改良レーリー法）による場合、例えば、坩堝にＳｉＣ粉末を入れて２２００〜２４００℃で加熱して気化し、種結晶の表面に典型的には０．８〜１ｍｍ／ｈの速度で堆積させてバルク成長させることによりインゴットを得た後、得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスし、その表面を、例えばＳｉＣと同等かこれよりも硬い研磨砥粒を用い、研磨の進行とともに荒い研磨砥粒から微細な砥粒へと変えながら研磨処理して鏡面状に平滑化することにより、炭化珪素単結晶基板が得られることになる。

本工程に用いられる炭化珪素単結晶基板を構成する炭化珪素単結晶の結晶型としては、特に限定されるものではなく、本発明によって製造される半導体基板の用途等に応じて、適宜、所望の結晶型を選択することができる。このような結晶型としては、例えば、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、８Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ等を挙げることができる。本工程においては、これらのいずれの結晶型の炭化珪素単結晶からなる炭化珪素単結晶基板であっても好適に用いることができるが、なかでも４Ｈ−ＳｉＣからなる炭化珪素単結晶基板は、絶縁破壊強度および移動度が高く、異方性が比較的小さいことから、多くの半導体デバイスに好適に用いることができる。

また、本工程に用いられる炭化珪素単結晶基板の表面に表出している結晶面については、後述するバッファ層形成工程において、炭化珪素結晶からなるバッファ層をエピタキシャル成長により形成できる面であれば特に限定されるものではない。このような結晶面としては、例えば、（０００１）Ｓｉ面、（０００−１）Ｃ面、（１１−２０）面、（０１−１０）面、（０３−３８）面等を挙げることができる。

さらに、本工程に用いられる炭化珪素単結晶基板は表面にオフ角を有するものであってもよい。このとき、具体的な傾斜角は特に限定されるものではないが、通常１５°以下とされる。

（２）水素エッチング処理
本工程において、炭化珪素単結晶基板の表面を水素エッチング処理する方法としては、上記炭化珪素単結晶基板が有するダメージ層の態様に応じて、当該ダメージ層を所望の程度まで削除できる方法であれば特に限定されるものではない。このような方法としては、通常、水素ガス、あるいは塩化水素を添加した水素ガスなどの水素含有ガスを上記炭化珪素単結晶基板の表面に連続的に接触させる方法が用いられる。

上記炭化珪素単結晶基板に対する上記水素含有ガスの接触量としては、所望の時間内に、上記炭化珪素単結晶基板が有するダメージ層を、所望の程度に除去できる範囲内であれば特に限定されるものではない。具体的な接触量は、後述する基板温度および処理圧力等との関係により適宜調整されるものであるが、通常は、１０ｃｃ／ｍｉｎ〜１００Ｌ／ｍｉｎの範囲内であることが好ましく、なかでも１００ｃｃ／ｍｉｎ〜２０Ｌ／ｍｉｎの範囲内であることが好ましい。

また、本工程において上記炭化珪素単結晶基板を水素エッチング処理する際の基板温度は、１０００℃〜１９００℃の範囲内であることが好ましく、１３００℃〜１８００℃の範囲内であることがより好ましく、１４００℃〜１７５０℃の範囲内であることがさらに好ましい。基板温度が上記範囲よりも高いと、水素エッチング処理された炭化珪素単結晶基板の表面粗さが増大しすぎてしまい、後述するバッファ層形成工程において欠陥の少ない炭化珪素結晶のエピタキシャル膜を形成することが困難になる場合があるからである。また、基板温度が上記範囲よりも低いと、上記炭化珪素単結晶基板が有するダメージ層を、所望の程度に除去するのに長時間を要してしまい、生産性に欠ける場合があるからである。

さらに、本工程において上記炭化珪素単結晶基板を水素エッチング処理する際の処理圧力は、０．１ｔｏｒｒ〜１ａｔｍの範囲内であることが好ましく、１ｔｏｒｒ〜０．５ａｔｍの範囲内であることがより好ましく、２ｔｏｒｒ〜１００ｔｏｒｒの範囲内であることがさらに好ましい。上述した基板温度の場合と同様に、処理圧力が上記範囲よりも高いと、水素エッチング処理された炭化珪素単結晶基板の表面粗さが増大しすぎてしまい、後述するバッファ層形成工程において欠陥の少ないエピタキシャル膜を形成することが困難になる場合があるからである。また、処理圧力が上記範囲よりも低いと、上記炭化珪素単結晶基板が有するダメージ層を、所望の程度に除去するのに長時間を要してしまい、生産性に欠ける場合があるからである。

本工程において水素エッチング処理によりエッチングされる炭化珪素単結晶基板の厚みは、通常、０．１μｍ〜２０μｍの程度とされる。

なお、上述したように本工程は、水素エッチング処理により上記炭化珪素単結晶基板が有するダメージ層を所望の程度に除去する工程であるが、上記ダメージ層の状況によっては、上記炭化珪素単結晶基板の表面を物理的に研磨した後に、水素エッチング処理を施してもよい。例えば、上記炭化珪素単結晶基板表面の物理的損傷が大きい場合には、このような方法が有用である。
ここで、上記炭化珪素単結晶基板の表面を物理的に研磨する方法としては、表面粗さを所望の程度にできる方法であれば特に限定されるものではない。このような方法については、一般的にＳｉＣウェハの表面を研磨する方法と同様の方法を用いることができるため、ここでの詳しい説明は省略する。

２．バッファ層形成工程
次に、本発明に用いられるバッファ層形成工程について説明する。本工程は上記第１水素エッチング工程において水素エッチング処理された炭化珪素単結晶基板の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層を形成する工程である。本工程においては、水素エッチング処理された炭化珪素単結晶基板の表面上にバッファ層を形成することにより、炭化珪素単結晶基板からの基底面転位の伝播が抑制され、欠陥の少ないバッファ層を形成することができる。

本工程においては、エピタキシャル成長によりバッファ層を形成するが、炭化珪素結晶をエピタキシャル成長させる方法としては、通常、ＣＶＤ法が用いられる。ＣＶＤに用いられる原料ガスとしては、一般的に炭化珪素をエピタキシャル成長させる際に用いられるものを用いることができる。このような原料ガスとしては、例えば、Ｃの原料ガスとしてプロパンが用いられ、Ｓｉの原料ガスとしてシランが用いられる。

また、本発明においては上記原料ガス以外に、ドーパントガスとしてＣおよびＳｉ以外の金属元素を含有するガスを用いてもよい。本工程に用いられるドーパントガスは、形成されるバッファ層に付与する機能に応じて、適宜選択されるものであり特に限定されるものではない。このようなドーパントガスとしては、例えば、Ｎ_２、ＴＭＡおよびＴＥＡ等を挙げることができる。

本工程において、炭化珪素結晶をエピタキシャル成長させる際の基板温度、圧力については、成長速度との関係で適宜決定することができるものであり、特に限定されないが、通常、基板温度は１２００℃〜１９００℃の範囲内であることが好ましく、１４００℃〜１８００℃の範囲内であることがより好ましく、１４５０℃〜１７５０℃の範囲内であることがさらに好ましい。また圧力は０．１ｔｏｒｒ〜１ａｔｍの範囲内であることが好ましく、１ｔｏｒｒ〜０．５ａｔｍの範囲内であることがより好ましく、２ｔｏｒｒ〜１００ｔｏｒｒの範囲内であることがさらに好ましい。

本工程において上記炭化珪素単結晶基板上に形成されるバッファ層の厚みとしては、後述する第２水素エッチング工程において、完全にエッチング除去されない範囲内であれば特に限定されるものではない。なかでも本工程においては、形成されるバッファ層の厚みが、０．５μｍ〜１００μｍの範囲内であることが好ましく、１μｍ〜２０μｍの範囲内であることがより好ましく、１μｍ〜５μｍの範囲内であることがさらに好ましい。

３．第２水素エッチング工程
次に、本発明に用いられる第２水素エッチング工程について説明する。本工程は、上記バッファ層形成工程において形成されたバッファ層の表面を、水素エッチング処理する工程である。

本工程において、上記バッファ層の表面を水素エッチング処理する方法としては、特に限定されるものではない。本工程において水素エッチング処理する方法としては、上記「１．第１水素エッチング工程」において説明した炭化結晶単結晶基板を水素エッチング処理する方法と同様の方法を用いることができる。

また、本工程において上記バッファ層を水素エッチング処理する際の基板温度は、１０００℃〜１９００℃の範囲内であることが好ましく、１３００℃〜１８００℃の範囲内であることがより好ましく、１４００℃〜１７５０℃の範囲内であることがさらに好ましい。基板温度が上記範囲よりも高いと、水素エッチング処理されたバッファ層の表面粗さが増大しすぎてしまい、後述する仕上層形成工程において欠陥の少ない炭化珪素結晶のエピタキシャル膜を形成することが困難になる場合があるからである。また、基板温度が上記範囲よりも低いと、上記バッファ層の表面を所望の程度エッチングするのに長時間を要してしまい、生産性に欠ける場合があるからである。
なお、本工程において水素エッチング処理行う際の基板温度は、上述した第１水素エッチング工程において、炭化珪素単結晶基板の表面を水素エッチング処理する際の基板温度と同一であってもよく、あるいは異なっていてもよい。

さらに、本工程において上記バッファ層を水素エッチング処理する際の処理圧力は、０．１ｔｏｒｒ〜１ａｔｍの範囲内であることが好ましく、１ｔｏｒｒ〜０．５ａｔｍの範囲内であることがより好ましく、２ｔｏｒｒ〜１００ｔｏｒｒの範囲内であることがさらに好ましい。上述した基板温度の場合と同様に、処理圧力が上記範囲よりも高いと、水素エッチング処理されたバッファ層の表面粗さが増大しすぎてしまい、後述するバッファ層形成工程において欠陥の少ないエピタキシャル膜を形成することが困難になる場合があるからである。また、処理圧力が上記範囲よりも低いと、上記バッファ層の表面を所望の程度エッチングするのに長時間を要してしまい、生産性に欠ける場合があるからである。
なお、本工程において水素エッチング処理を行う際の処理圧力は、上述した第１水素エッチング工程において、炭化珪素単結晶基板の表面を水素エッチング処理する際の処理圧力と同一であってもよく、あるいは異なっていてもよい。

本工程において水素エッチング処理によりエッチングされるバッファ層の厚みは、上記バッファ層に残存する欠陥等の状況に応じて、後述する仕上層形成工程において所望の程度まで欠陥が低減された仕上層を形成できる方法であれば特に限定されるものではない。本工程におけるバッファ層のエッチング量は、通常、０．０５μｍ〜２０μｍの程度とされる。

４．仕上層形成工程
次に、本発明に用いられる仕上層形成工程について説明する。本工程は、上記第２水素エッチング工程において水素エッチング処理されたバッファ層の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなる仕上層を形成する工程である。

本工程においては、エピタキシャル成長により仕上層を形成するが、炭化珪素結晶をエピタキシャル成長させる方法としては、通常、ＣＶＤ法が用いられる。ＣＶＤに用いられる原料ガスとしては、一般的に炭化珪素をエピタキシャル成長させる際に用いられるものを用いることができる。このような原料ガスとしては、例えば、Ｃの原料ガスとしてプロパンが用いられ、Ｓｉの原料ガスとしてシランが用いられる。

また、本発明においては上記原料ガス以外に、ドーパントガスとしてＣおよびＳｉ以外の金属元素を含有するガスを用いてもよい。本工程に用いられるドーパントガスは、形成される仕上層に付与する機能に応じて、適宜選択されるものであり特に限定されるものではない。このようなドーパントガスとしては、例えば、Ｎ_２、ＴＭＡおよびＴＥＡ等を挙げることができる。なお、本工程において上記ドーパントガスを用いる場合、上記ドーパントガスの種類は、上述したバッファ層形成工程において用いされるドーパントガスと同一であってもよく、あるいは異なっていてもよい。

本工程において、炭化珪素結晶をエピタキシャル成長させる際の基板温度、圧力については、成長速度との関係で適宜決定することができるものであり、特に限定されないが、通常、基板温度は１２００℃〜１９００℃の範囲内であることが好ましく、１４００℃〜１８００℃の範囲内であることがより好ましく、１４５０℃〜１７５０℃の範囲内であることがさらに好ましい。また圧力は０．１ｔｏｒｒ〜１ａｔｍの範囲内であることが好ましく、１ｔｏｒｒ〜０．５ａｔｍの範囲内であることがより好ましく、２ｔｏｒｒ〜１００ｔｏｒｒの範囲内であることがさらに好ましい。なお、本工程において炭化珪素結晶をエピタキシャル成長させる際に基板温度および圧力は、上述したバッファ層形成工程においてバッファ層を形成する際の基板温度および圧力と同一であってもよく、あるいは異なっていてもよい。

本工程において上記バッファ層上に形成される仕上層の厚みとしては、本発明により製造される半導体基板の用途や、仕上層に付与する機能等に応じて適宜決定することができるものである。具体的な厚みは、目的（素子耐圧等の電気特性など）に応じて決定されるものであり特に好ましい範囲はないが、通常０．１μｍ〜２００μｍの程度とされる。

５．その他の工程
本発明の半導体基板の製造方法は、少なくとも上記第１水素エッチング工程、バッファ層形成工程、第２水素エッチング工程、および仕上層形成工程を有するものであるが、必要に応じてこれら以外の他の工程を有してもよい。上記他の工程としては、本発明により製造される半導体基板の用途等に応じて、製造される半導体基板に所望の機能を付与することができる工程を適宜選択して用いることができる。このような他の工程としては、例えば、上記仕上層形成工程後に実施され、上記仕上層の表面を水素エッチング処理する水素エッチング工程、および、水素エッチング処理された仕上層の表面に炭化珪素をエピタキシャル成長させることにより、炭化珪素結晶からなる新たな仕上層を形成する炭化珪素膜形成工程と、からなる仕上層積層工程を挙げることができる。このような仕上層積層工程を有することにより、本発明によって製造される半導体基板をさらに欠陥の少ないものにできる場合がある。

本発明の半導体基板の製造方法が、このような仕上層積層工程を有する場合について、図を参照しながら説明する。図２は、本発明の半導体基板の製造方法が、上記仕上層積層工程を有する場合の一例を示す概略図である。図２に例示するように、本発明の半導体基板の製造方法は、上述した上記第１水素エッチング工程、バッファ層形成工程、第２水素エッチング工程、および仕上層形成工程により半導体基板１０を作製した後（図２（ａ））、上記仕上層３の表面を水素エッチング処理する水素エッチング工程（図２（ｂ）−１）、および、水素エッチング処理された仕上層３の表面に炭化珪素をエピタキシャル成長させることにより、炭化珪素結晶からなる新たな仕上層３’を形成する炭化珪素膜形成工程（図２（ｂ）−２）と、からなる仕上層積層工程（図２（ｂ））を有し、上記仕上層３上に、新たな仕上層３’が形成された半導体基板１０’を製造するものであってもよい（図２（ｃ））。

なお、本発明の半導体基板の製造方法に上記仕上層積層工程が用いられる態様としては、図２に例示したように、仕上層形成工程後に１回の仕上層積層工程を実施する態様であってもよく、あるいは、仕上層形成工程後に複数回の仕上層積層工程を繰り返し実施する態様であってもよい。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

以下に実施例を示して本発明をさらに具体的に説明する。

［実施例１］
（１）第１水素エッチング工程
炭化珪素単結晶基板として、有機溶媒洗浄および酸洗浄を施した（０００１面）Ｓｉ面８°オフ４Ｈ−ＳｉＣ基板を用い、当該炭化珪素単結晶基板を低圧水素雰囲気処理が可能なＣＶＤ装置に投入し、水素雰囲気圧力を０．０１Ｔｏｒｒ〜４０Ｔｏｒｒとして水素エッチング処理を行った。ここで、使用した炭化珪素単結晶基板の欠陥はＥＰＤ＝７×１０^４ｃｍ^−２、ＴＥＤ＝４×１０^４ｃｍ^−２、およびＢＰＤ＝３×１０^４ｃｍ^−２であった。

（２）バッファ層形成工程
次に、上記第１水素エッチング工程において水素エッチング処理がされた炭化珪素単結晶基板の表面上に、炭化珪素結晶をホモエピタキシャル成長させ、厚み４μｍの炭化珪素結晶からなるバッファ層を形成した。このとき、形成条件は基板温度１６５０℃、圧力２ｔｏｒｒ、および成長速度１μｍ／ｈｒとした。

（３）第２水素エッチング工程
次に、上記バッファ層の表面の水素エッチング処理を行った。このとき、処理条件は基板温度１６００℃、圧力２ｔｏｒｒとした。また処理時間は１５分とした。

（４）仕上層形成工程
次に、上記第２水素エッチング工程において水素エッチング処理がされたバッファ層の表面上に、炭化珪素結晶をホモエピタキシャル成長させ、厚み４μｍの炭化珪素結晶からなるバッファ層を形成した。このとき、形成条件は基板温度１６５０℃、圧力２ｔｏｒｒ、および成長速度１μｍ／ｈｒとした。

［実施例２］
第２水素エッチング工程における処理時間を６０分としたこと以外は、実施例１と同様の方法により、半導体基板を作製した。

［実施例３］
第２水素エッチング工程における処理時間を１２０分としたこと以外は、実施例１と同様の方法により、半導体基板を作製した。

［比較例］
第２エッチング工程および仕上層形成工程を実施しなかったこと以外は、実施例１と同様の方法により、半導体基板を作製した。

［評価］
上記各実施例において作製した半導体基板の仕上層、および上記比較例において作製した半導体基板のバッファ層について、炭化珪素結晶の欠陥の状況を評価した。評価は、溶融したＫＯＨ液中に炭化珪素結晶を浸漬することにより表面を選択エッチングした後、光学顕微鏡にて欠陥のエッチピットを観察することにより行った。その結果を表１に示す。

なお、表１中の記号の意味は次の通りである。
ＥＰＤ：エッチピット密度（etch pit density)
ＥＤ ：刃状転位（edge dislocation)
ＳＤ ：らせん転位（screw dislocation)
ＢＰＤ：べーサルプレーン転位（basal plane dislocation)

１ … 炭化珪素単結晶基板
２ … バッファ層
３、３’ … 仕上層
１０、１０’ … 半導体基板

Claims (2)

1. 炭化珪素単結晶基板を用い、前記炭化珪素単結晶基板の表面を水素エッチング処理する第１水素エッチング工程と、前記炭化珪素単結晶基板の前記第１水素エッチング工程において水素エッチング処理された表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなるバッファ層を形成するバッファ層形成工程と、前記バッファ層の表面を水素エッチング処理する第２水素エッチング工程と、前記水素エッチング処理されたバッファ層の表面上に、炭化珪素結晶をエピタキシャル成長させることにより、炭化珪素結晶からなる仕上層を形成する仕上層形成工程と、を有することを特徴とする、半導体基板の製造方法。
2. 前記第１水素エッチング工程および前記第２水素エッチング工程が、減圧雰囲気下において水素エッチング処理を行うものであることを特徴とする、請求項１に記載の半導体基板の製造方法。

Images