WO2015151412A1 - ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法 - Google Patents

ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法 Download PDF

Info

Publication number
WO2015151412A1
WO2015151412A1 PCT/JP2015/001302 JP2015001302W WO2015151412A1 WO 2015151412 A1 WO2015151412 A1 WO 2015151412A1 JP 2015001302 W JP2015001302 W JP 2015001302W WO 2015151412 A1 WO2015151412 A1 WO 2015151412A1
Authority
WO
WIPO (PCT)
Prior art keywords
seed crystal
sic
sic seed
work
affected layer
Prior art date
Application number
PCT/JP2015/001302
Other languages
English (en)
French (fr)
Inventor
紀人 矢吹
聡 鳥見
暁 野上
Original Assignee
東洋炭素株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東洋炭素株式会社 filed Critical 東洋炭素株式会社
Priority to KR1020167022410A priority Critical patent/KR101893278B1/ko
Priority to EP15773120.9A priority patent/EP3128047B1/en
Priority to CN201580009773.9A priority patent/CN106029960B/zh
Priority to US15/300,597 priority patent/US20170114475A1/en
Publication of WO2015151412A1 publication Critical patent/WO2015151412A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention mainly relates to a method for removing a work-affected layer of a SiC seed crystal produced by cutting.
  • SiC is attracting attention as a new semiconductor material because it is superior in heat resistance and electrical characteristics as compared to Si and the like.
  • an SiC substrate SiC bulk substrate
  • an epitaxial layer is grown on the SiC substrate to produce an epitaxial wafer.
  • a semiconductor element is manufactured from this epitaxial wafer.
  • an MSE method is known as a method for growing a SiC single crystal using a seed crystal.
  • Patent Document 1 discloses a method of growing a SiC single crystal using the MSE method.
  • the MSE method uses a SiC seed crystal composed of a SiC single crystal, a feed substrate having a higher free energy than the SiC seed crystal, and a Si melt.
  • An SiC single crystal can be grown on the surface of the SiC seed crystal by disposing the SiC seed crystal and the feed substrate so as to face each other, positioning the Si melt therebetween, and heating under vacuum.
  • Non-Patent Document 1 discloses that the growth of an SiC single crystal by the MSE method is inhibited by crystal defects.
  • the screw dislocation (TSD) has the largest growth inhibition degree
  • the basal plane dislocation (BPD) has the small growth inhibition degree
  • the edge dislocation (TED) hardly inhibits the growth.
  • Patent Document 2 discloses a processing method for removing a surface alteration layer generated on a SiC substrate.
  • the surface-affected layer is described as a damaged layer having a crystal structure generated in a step of producing a SiC substrate (mechanical processing such as mechanical polishing).
  • Patent Document 2 describes hydrogen etching as a method for removing the surface-modified layer.
  • the applicant of the present application has found that when the MSE method is performed using an SiC single crystal cut by a diamond saw or the like as the SiC seed crystal, the growth rate is extremely slow.
  • the MSE method is expected because it can produce a SiC substrate having higher quality than the sublimation recrystallization method, and it is required to eliminate this point.
  • Patent Document 2 only discloses that there is a work-affected layer on the SiC substrate grown from the SiC seed crystal and that it is removed, and does not mention the work-affected layer of the SiC seed crystal.
  • the present invention has been made in view of the above circumstances, and its main object is to provide a method in which the growth rate does not decrease even when the MSE method is performed using a cut SiC seed crystal. It is in.
  • a method for removing a work-affected layer generated by cutting a SiC single crystal used as a seed crystal in a metastable solvent epitaxy method the surface of the SiC seed crystal being
  • a method for removing a work-affected layer of a SiC seed crystal comprising an etching step of etching by heating in a Si atmosphere.
  • the SiC seed crystal is plate-shaped, and in the etching step, at least a plane parallel to the thickness direction of the SiC seed crystal is etched.
  • the etching amount in the etching step is preferably 10 ⁇ m or more.
  • a SiC seed crystal from which the work-affected layer has been removed by the process of removing the work-affected layer of the SiC seed crystal.
  • a method for manufacturing a SiC substrate including the step of removing the work-affected layer of the SiC seed crystal and a growth step.
  • a SiC single crystal is grown by a metastable solvent epitaxy method using the SiC seed crystal from which the work-affected layer has been removed in the removal step.
  • the SiC substrate can be efficiently manufactured.
  • the schematic diagram which shows the structural example when growing a SiC single crystal by MSE method.
  • the perspective view and sectional drawing which show a mode when etching a SiC seed crystal.
  • the graph which shows the etching time and etching amount of a SiC seed crystal.
  • FIG. 1 is a diagram for explaining the outline of a high-temperature vacuum furnace used in the surface treatment method of the present invention.
  • the high-temperature vacuum furnace 10 includes a main heating chamber 21 and a preheating chamber 22.
  • the main heating chamber 21 can heat an object whose surface is composed of at least a SiC single crystal to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
  • the preheating chamber 22 is a space for performing preheating before the object to be processed is heated in the main heating chamber 21.
  • a vacuum forming valve 23 and a vacuum gauge 25 are connected to the main heating chamber 21.
  • the degree of vacuum in the main heating chamber 21 can be adjusted by the vacuum forming valve 23.
  • With the vacuum gauge 25, the degree of vacuum in the main heating chamber 21 can be measured.
  • a heater 26 is provided inside the heating chamber 21. Further, a heat reflecting metal plate (not shown) is fixed to the side wall and ceiling of the main heating chamber 21, and the heat reflecting metal plate reflects the heat of the heater 26 toward the central portion of the main heating chamber 21. It is configured. Thereby, a to-be-processed object can be heated powerfully and uniformly, and it can be heated up to the temperature of 1000 to 2300 degreeC.
  • a resistance heating type heater or a high frequency induction heating type heater can be used as the heater 26, for example.
  • the object to be processed is heated while being accommodated in the crucible (accommodating container) 30.
  • the crucible 30 is placed on an appropriate support base or the like, and is configured to be movable at least from the preheating chamber to the main heating chamber by moving the support base.
  • the crucible 30 includes an upper container 31 and a lower container 32 that can be fitted to each other.
  • the crucible 30 is made of tantalum metal and is configured to expose the tantalum carbide layer to the internal space.
  • Si serving as a Si supply source is arranged in an appropriate form.
  • the crucible 30 When heat-treating the workpiece, first, as shown by a chain line in FIG. 1, the crucible 30 is placed in the preheating chamber 22 of the high-temperature vacuum furnace 10 and preliminarily maintained at an appropriate temperature (for example, about 800 ° C.). Heat. Next, the crucible 30 is moved to the main heating chamber 21 that has been heated to a preset temperature (for example, about 1800 ° C.) in advance, and the object to be processed is heated. Note that preheating may be omitted.
  • a preset temperature for example, about 1800 ° C.
  • FIG. 2 is a schematic diagram showing a configuration example when a SiC single crystal is grown by the MSE method.
  • an SiC seed crystal 40, two Si plates 41, and two carbon feed substrates 42 are arranged inside the crucible 30. These are supported by a support base 33.
  • the SiC seed crystal 40 is used as a substrate (seed side) for liquid phase epitaxial growth.
  • the SiC seed crystal 40 is produced, for example, by dicing (cutting) a 4H—SiC single crystal having a predetermined size.
  • the SiC seed crystal 40 of this embodiment is a hexagonal plate-shaped member as shown in FIG. 3, the shape is arbitrary. Further, 6H—SiC can be used instead of 4H—SiC.
  • Si plates 41 are arranged above and below the SiC seed crystal 40.
  • the Si plate 41 is a Si plate-like member. Since the melting point of Si is about 1400 ° C., the Si plate 41 is melted by heating in the high-temperature vacuum furnace 10 described above. Carbon feed substrates 42 are arranged above and below the Si plate 41.
  • the carbon feed substrate 42 is used as a raw material for supplying carbon, that is, a feed side.
  • the carbon feed substrate 42 is made of polycrystalline 3C—SiC and has a higher free energy than the SiC seed crystal 40.
  • the SiC seed crystal 40, the Si plate 41, and the carbon feed substrate 42 are disposed as described above and heated at, for example, 1800 ° C., the Si plate 41 disposed between the SiC seed crystal 40 and the carbon feed substrate 42 is melted.
  • the silicon melt acts as a solvent for moving carbon.
  • a SiC single crystal can be grown on the surface of the SiC seed crystal 40 by the MSE method. Thereby, it is possible to manufacture a SiC substrate flat at an atomic level with few micropipes and crystal defects.
  • an epitaxial layer is grown by CVD (chemical vapor deposition) or LPE (liquid phase epitaxy), an ion implantation process, an annealing process (heating process) for activating ions. Etc. are performed, and a semiconductor element is manufactured.
  • the present applicant has discovered that even if the MSE method is performed using the SiC seed crystal 40, the growth rate of the SiC single crystal may be extremely slow. Furthermore, the present applicant has also discovered that this phenomenon occurs when the SiC seed crystal 40 produced by cutting such as dicing is used. Based on these findings, the applicant of the present application considers that a stress is applied to the SiC seed crystal 40 during the cutting process to generate a work-affected layer, and this work-affected layer inhibits growth, and the work-affected layer is removed. A method was proposed.
  • FIG. 3 is a perspective view and a cross-sectional view showing a state when the SiC seed crystal 40 is etched.
  • the etching of the SiC seed crystal 40 is performed by accommodating the SiC seed crystal 40 in the crucible 30 and heating the crucible 30 in the high temperature vacuum furnace 10. As shown in FIG. 3, the SiC seed crystal 40 is disposed inside the crucible 30 described above. In this embodiment, the SiC seed crystal 40 is supported by the support base 34, but the support base 34 may be omitted. However, it is considered that the work-affected layer of SiC seed crystal 40 is formed on the side surface (surface parallel to the thickness direction) and its vicinity, so it is preferable to expose this portion.
  • a Si supply source is arranged in the crucible 30 in order to place the crucible 30 in a Si atmosphere during heating.
  • the Si supply source include solid Si pellets, Si fixed to the inner wall of the crucible 30, or an inner wall made of tantalum silicide. This etching is performed by heating the crucible 30 (SiC seed crystal 40) in an environment of 1500 ° C. to 2200 ° C., preferably 1800 ° C. to 2000 ° C. By heating, the inside of the crucible 30 becomes a Si atmosphere by the Si supply source.
  • SiC seed crystal 40 When SiC seed crystal 40 is heated under Si vapor pressure, SiC in SiC seed crystal 40 becomes Si 2 C or SiC 2 and sublimates, and Si in the Si atmosphere becomes C and C on the surface of SiC seed crystal 40. Combine and self-organize. Thereby, the work-affected layer considered to be generated on the side surface of SiC seed crystal 40 and in the vicinity thereof can be removed. Thereby, even if it is the SiC seed crystal 40 produced by cutting processes, such as a dicing process, it can prevent that a growth rate falls at the time of implementation of MSE method.
  • FIGS. 4 and 5 are diagrams showing results when the SiC seed crystal 40 is etched.
  • four SiC seed crystals 40 having the same configuration were prepared, and three of the SiC seed crystals 40 were subjected to heat treatment at 1800 ° C. and 10 ⁇ 5 Pa for 3 minutes, 7 minutes, and 11 minutes, respectively. .
  • the SiC seed crystal 40 having a heating time of 3 minutes has an etching amount of 11 ⁇ m
  • the SiC seed crystal 40 having a heating time of 7 minutes has an etching amount of 25 ⁇ m.
  • the etching amount of the SiC seed crystal 40 having a time of 11 minutes was 32 ⁇ m. Note that the etching amount increased as the etching time was increased, and the etching time and the etching amount were in a proportional relationship.
  • the SiC seed crystal 40 can be etched by a desired amount by measuring the etching time.
  • FIG. 5 is a view showing a micrograph when the etched SiC seed crystal 40 is viewed from above (from one side in the thickness direction).
  • the measurement point 1 is a hexagonal side portion
  • the measurement point 2 is a hexagonal apex portion.
  • the number at the top of FIG. 5B is the etching amount.
  • a part of the end portion of the SiC seed crystal 40 is missing and uneven.
  • the SiC seed crystal 40 having a larger etching amount the chipping at the end portion is removed, and a considerable improvement is observed when the etching amount is 10 ⁇ m.
  • the etching amount is 25 ⁇ m and 32 ⁇ m, the chipping at the end portion is almost completely completed. It can be seen that the end face is flattened.
  • the Si plate 41 and the carbon feed substrate 42 were disposed as described with reference to FIG. 2, and heating was performed at 1800 ° C. with an inert gas pressure of 10 torr for a predetermined time. Thereafter, the SiC seed crystal 40 was taken out, and the length in the a-axis direction (epitaxial growth direction) was measured.
  • the SiC seed crystal 40 having an etching amount of 10 ⁇ m clearly has a higher growth rate than the SiC seed crystal 40 that has not been etched. Further, the SiC seed crystal 40 having an etching amount of 25 ⁇ m has a higher growth rate. Note that the growth rates of the SiC seed crystals 40 having an etching amount of 25 ⁇ m and 32 ⁇ m were almost the same.
  • the etching amount is preferably 10 ⁇ m or more, and more preferably 25 ⁇ m or more. As described above, by etching the SiC seed crystal 40, a situation in which the growth rate of the MSE method is slow can be avoided.
  • a method for removing the work-affected layer of the SiC substrate is generally chemical mechanical polishing or hydrogen etching.
  • chemical mechanical polishing it is easy to polish the upper surface or the lower surface of the SiC seed crystal 40, but it is difficult to polish the side surface of the SiC seed crystal 40.
  • the polishing rate of chemical mechanical polishing is 1 ⁇ m / h or less.
  • the etching rate of hydrogen etching is several tens nm to several hundreds nm / h. Therefore, it takes a long time to remove a general work-affected layer.
  • the altered layer can be removed.
  • the SiC seed crystal 40 manufactured by dicing and used as a seed crystal for the MSE method is heated in an Si atmosphere to etch the surface, and the SiC seed crystal 40 The process-affected layer generated in the step is removed.
  • the SiC seed crystal 40 is plate-shaped, and at least a surface parallel to the thickness direction of the SiC seed crystal 40 is etched.
  • etching amount not only etching time but also temperature, inert gas pressure, Si pressure, etc. may be used.
  • the temperature conditions and pressure conditions described above are examples and can be changed as appropriate. Further, a heating device other than the high-temperature vacuum furnace 10 described above may be used, or a container having a shape or material different from that of the crucible 30 may be used.
  • the cutting process may be a cutting process by an appropriate method such as a mechanical process such as a dicing process or a process using an energy wave such as a laser process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　切断加工されたＳｉＣ種結晶を用いてＭＳＥ法を行う場合であっても成長速度が低下しない方法を提供する。準安定溶媒エピタキシー法（ＭＳＥ法）の種結晶として用いられるＳｉＣ種結晶を、Ｓｉ雰囲気下で加熱して表面をエッチングすることで、切断加工により生じた加工変質層を除去する。ＳｉＣ種結晶に生じている加工変質層はＭＳＥ法での成長を阻害することが知られているため、この加工変質層を除去することで成長速度の低下を防止できる。

Description

ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
　本発明は、主要には、切断加工により作製されたＳｉＣ種結晶の加工変質層を除去する方法に関する。
　ＳｉＣは、Ｓｉ等と比較して耐熱性及び電気的特性等に優れるため、新たな半導体材料として注目されている。半導体素子を製造する際には、初めにＳｉＣ単結晶からなる種結晶を用いてＳｉＣ基板（ＳｉＣバルク基板）を作製し、次にこのＳｉＣ基板にエピタキシャル層を成長させてエピタキシャルウエハを作製する。半導体素子は、このエピタキシャルウエハから製造される。また、種結晶を用いてＳｉＣ単結晶を成長させる方法として、ＭＳＥ法が知られている。
　特許文献１には、ＭＳＥ法を用いてＳｉＣ単結晶を成長させる方法が開示されている。ＭＳＥ法は、ＳｉＣ単結晶からなるＳｉＣ種結晶と、ＳｉＣ種結晶より自由エネルギーの高いフィード基板と、Ｓｉ融液と、を用いる。ＳｉＣ種結晶とフィード基板を対向するように配置し、その間にＳｉ融液を位置させ、真空下で加熱することにより、ＳｉＣ種結晶の表面にＳｉＣ単結晶を成長させることができる。
　また、非特許文献１には、ＭＳＥ法によるＳｉＣ単結晶の成長が、結晶欠陥により阻害されることが開示されている。非特許文献１によれば、螺旋転位（ＴＳＤ）は成長阻害度合が一番大きく、基底面転位（ＢＰＤ）は成長阻害度合が小さく、刃状転位（ＴＥＤ）は成長を殆ど阻害しない。
　特許文献２は、ＳｉＣ基板に生じた表面変質層を除去する処理方法を開示する。表面変質層とは、ＳｉＣ基板を作製する工程（機械研磨等の機械加工）で生じた結晶構造のダメージ層と記載されている。特許文献２には、この表面変質層の除去方法として水素エッチングが記載されている。
特開２００８－２３０９４６号公報 国際公開第２０１１／０２４９３１号公報
浜田信吉、他５名、「ＭＳＥにおける転位変換メカニズム」、応用物理学会春季学術講演会講演予稿集、公益社団法人応用物理学会、２０１３年３月１１日、第６０巻
　ところで、本願出願人は、ダイヤモンドソー等で切断加工されたＳｉＣ単結晶をＳｉＣ種結晶として用いてＭＳＥ法を行うと、成長速度が極めて遅くなることを発見した。ＭＳＥ法は、昇華再結晶化法よりも品質が高いＳｉＣ基板を作製できるため期待されており、この点を解消することが求められる。
　なお、特許文献２では、ＳｉＣ種結晶から成長させたＳｉＣ基板に加工変質層があること、及びそれを除去することを開示するに留まり、ＳｉＣ種結晶の加工変質層については言及されていない。
　本発明は以上の事情に鑑みてされたものであり、その主要な目的は、切断加工されたＳｉＣ種結晶を用いてＭＳＥ法を行う場合であっても成長速度が低下しない方法を提供することにある。
課題を解決するための手段及び効果
　本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
　本発明の第１の観点によれば、準安定溶媒エピタキシー法の種結晶として用いられるＳｉＣ単結晶について、切断加工により生じた加工変質層を除去するための方法であって、ＳｉＣ種結晶の表面をＳｉ雰囲気下で加熱することでエッチングするエッチング工程を含むことを特徴とするＳｉＣ種結晶の加工変質層の除去方法が提供される。
　これにより、ＭＳＥ法による成長の阻害となる加工変質層を除去することができるので、成長速度が低下することを防止できる。
　前記のＳｉＣ種結晶の加工変質層の除去方法においては、前記ＳｉＣ種結晶は板状であり、前記エッチング工程では、少なくとも前記ＳｉＣ種結晶の厚み方向に平行な面がエッチングされることが好ましい。
　これにより、加工変質層が発生していると考えられる部分を確実に除去できるので、ＭＳＥ法の成長速度が低下することをより確実に防止できる。
　前記のＳｉＣ種結晶の加工変質層の除去方法においては、前記エッチング工程のエッチング量が１０μｍ以上であることが好ましい。
　これにより、ＭＳＥ法の成長速度を改善することができる。
　本発明の第２の観点によれば、上記のＳｉＣ種結晶の加工変質層の除去工程により加工変質層が除去されたＳｉＣ種結晶が提供される。
　これにより、ＭＳＥ法を用いて安定した速度でＳｉＣ単結晶を成長させることができるＳｉＣ種結晶を実現できる。
　本発明の第３の観点によれば、上記のＳｉＣ種結晶の加工変質層の除去工程と、成長工程と、を含むＳｉＣ基板の製造方法が提供される。前記成長工程では、前記除去工程で前記加工変質層が除去された前記ＳｉＣ種結晶を用いて、準安定溶媒エピタキシー法によりＳｉＣ単結晶を成長させる。
　これにより、ＭＳＥ法の成長速度が低下することがないので、効率的にＳｉＣ基板を作製することができる。
本発明のＳｉＣ種結晶のエッチングに用いる高温真空炉の概要を説明する図。 ＭＳＥ法によりＳｉＣ単結晶を成長させるときの構成例を示す模式図。 ＳｉＣ種結晶をエッチングするときの様子を示す斜視図及び断面図。 ＳｉＣ種結晶のエッチング時間とエッチング量を示すグラフ。 エッチング時間に応じたＳｉＣ種結晶の表面の形状の変化を説明する図。 ＳｉＣ種結晶のエッチング量と、ＭＳＥ法の成長速度と、の関係を示すグラフ。
　次に、図面を参照して本発明の実施形態を説明する。
　初めに、図１を参照して、本実施形態の加熱処理（エッチング）で用いる高温真空炉１０について説明する。図１は、本発明の表面処理方法に用いる高温真空炉の概要を説明する図である。
　図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面がＳｉＣ単結晶で構成される被処理物を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、被処理物を本加熱室２１で加熱する前に予備加熱を行うための空間である。
　本加熱室２１には、真空形成用バルブ２３と、真空計２５と、が接続されている。真空形成用バルブ２３により、本加熱室２１の真空度を調整することができる。真空計２５により、本加熱室２１内の真空度を測定することができる。
　本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁や天井には図略の熱反射金属板が固定されており、この熱反射金属板によって、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
　また、被処理物は、坩堝（収容容器）３０に収容された状態で加熱される。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。
　坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。また、坩堝３０は、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして構成されている。坩堝３０の内部には、Ｓｉの供給源となるＳｉが適宜の形態で配置されている。
　被処理物を加熱処理する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させ、被処理物を加熱する。なお、予備加熱を省略しても良い。
　次に、ＭＳＥ法を用いてＳｉＣ種結晶からＳｉＣ単結晶を成長させてＳｉＣ基板を作製する方法について説明する。図２は、ＭＳＥ法によりＳｉＣ単結晶を成長させるときの構成例を示す模式図である。
　図２に示すように、坩堝３０の内部には、ＳｉＣ種結晶４０と、２枚のＳｉプレート４１と、２枚の炭素フィード基板４２と、が配置されている。これらは、支持台３３によって支持されている。
　ＳｉＣ種結晶４０は、液相エピタキシャル成長の基板（シード側）として使用される。ＳｉＣ種結晶４０は、例えば所定の大きさの４Ｈ－ＳｉＣ単結晶をダイシング加工（切断加工）することで作製される。本実施形態のＳｉＣ種結晶４０は、図３に示すように六角形の板状の部材であるが、その形状は任意である。また、４Ｈ－ＳｉＣに代えて６Ｈ－ＳｉＣを用いることもできる。ＳｉＣ種結晶４０の上下には、Ｓｉプレート４１が配置されている。
　Ｓｉプレート４１は、Ｓｉ製の板状の部材である。Ｓｉの融点は約１４００℃であるので、上記の高温真空炉１０で加熱を行うことでＳｉプレート４１は溶融する。Ｓｉプレート４１の上下には、炭素フィード基板４２が配置されている。
　炭素フィード基板４２は、炭素を供給する原料つまりフィード側として使用される。炭素フィード基板４２は、多結晶３Ｃ－ＳｉＣ製であり、ＳｉＣ種結晶４０より自由エネルギーの高い基板である。
　ＳｉＣ種結晶４０、Ｓｉプレート４１、及び炭素フィード基板４２を上記のように配置し、例えば１８００℃で加熱すると、ＳｉＣ種結晶４０と炭素フィード基板４２の間に配置されていたＳｉプレート４１は溶融し、シリコン融液が炭素を移動させるための溶媒として働く。
　以上により、ＳｉＣ種結晶４０の表面に、ＭＳＥ法によるＳｉＣ単結晶を成長させることができる。これにより、マイクロパイプや結晶欠陥が少ない原子レベルに平坦なＳｉＣ基板を作製することができる。このＳｉＣ基板には、ＣＶＤ法（化学気相成長法）又はＬＰＥ法（液相エピタキシャル法）等によりエピタキシャル層を成長させる工程、イオンを注入する工程、イオンを活性化させるアニール工程（加熱工程）等が行われ、半導体素子が製造される。
　本願出願人は、ＳｉＣ種結晶４０を用いてＭＳＥ法を行ってもＳｉＣ単結晶の成長速度が極めて遅くなる場合があることを発見した。更に、本願出願人は、この現象が、ダイシング加工等の切断加工により作製されたＳｉＣ種結晶４０を用いる場合に発生することについても発見した。これらの発見に基づき、本願出願人は、切断加工時にＳｉＣ種結晶４０に応力が加わって加工変質層が生じ、この加工変質層が成長を阻害していると考え、この加工変質層を除去する方法を提案した。
　具体的には、ＭＳＥ法を行う前にＳｉＣ種結晶４０の表面をＳｉ雰囲気下で加熱してエッチングし、加工変質層を除去する方法である。以下、この方法について図３を参照して説明する。図３は、ＳｉＣ種結晶４０をエッチングするときの様子を示す斜視図及び断面図である。
　ＳｉＣ種結晶４０のエッチングは、坩堝３０内にＳｉＣ種結晶４０を収容して、この坩堝３０を高温真空炉１０で加熱することで行う。図３に示すように、ＳｉＣ種結晶４０は、上記で説明した坩堝３０の内部に配置される。なお、本実施形態ではＳｉＣ種結晶４０は支持台３４に支持されているが、支持台３４を省略しても良い。ただし、ＳｉＣ種結晶４０の加工変質層は、側面（厚み方向に平行な面）及びその近傍に生じていると考えられるので、この部分を露出させておくことが好ましい。
　上述のように、加熱時に坩堝３０内をＳｉ雰囲気にするために、坩堝３０内にはＳｉ供給源が配置されている。Ｓｉ供給源としては、固形のＳｉペレット、坩堝３０の内壁に固着されたＳｉ、又はタンタルシリサイド製の内壁を挙げることができる。このエッチングは、１５００℃以上２２００℃以下、望ましくは１８００℃以上２０００℃以下の環境で坩堝３０（ＳｉＣ種結晶４０）を加熱することで行われる。加熱を行うことで、Ｓｉ供給源により坩堝３０内がＳｉ雰囲気となる。
　Ｓｉ蒸気圧下でＳｉＣ種結晶４０が加熱されることで、ＳｉＣ種結晶４０のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがＳｉＣ種結晶４０の表面でＣと結合し、自己組織化が起こる。これにより、ＳｉＣ種結晶４０の側面及びその近傍に生じていると考えられる加工変質層を除去することができる。これにより、ダイシング加工等の切断加工により作製されたＳｉＣ種結晶４０であってもＭＳＥ法の実施時に成長速度が低下することを防止できる。
　次に、図４から図６までを参照して、上記の方法の効果を確かめるために本願出願人が行った実験について説明する。
　図４及び図５は、ＳｉＣ種結晶４０をエッチングしたときの結果を示す図である。本実験では、同等の構成のＳｉＣ種結晶４０を４つ用意し、そのうち３つのＳｉＣ種結晶４０について、１８００℃、１０-5Ｐａでそれぞれ３分、７分、１１分の加熱処理を行った。
　図４に示すように、この加熱処理の結果、加熱時間が３分のＳｉＣ種結晶４０はエッチング量が１１μｍであり、加熱時間が７分のＳｉＣ種結晶４０はエッチング量が２５μｍであり、加熱時間が１１分のＳｉＣ種結晶４０はエッチング量が３２μｍとなった。なお、エッチング時間を長くするに連れてエッチング量は増加しており、エッチング時間とエッチング量は比例関係であった。これにより、エッチング時間を計測することでＳｉＣ種結晶４０を所望の量だけエッチングすることができる。
　図５は、エッチングを行ったＳｉＣ種結晶４０を上から（厚み方向の一側から）見たときの顕微鏡写真を示す図である。図５（ａ）に示すように、測定点１は六角形の辺部分であり、測定点２は六角形の頂点部分である。また、図５（ｂ）の上部の数字はエッチング量である。この顕微鏡写真、特に測定点２の顕微鏡写真に示すように、ＳｉＣ種結晶４０の端部には、一部が欠けて凹凸が生じている。また、エッチング量が多いＳｉＣ種結晶４０ほど、端部の欠けが除去されており、エッチング量が１０μｍでかなりの改善がみられ、エッチング量が２５μｍ及び３２μｍでは、端部の欠けは略完全に除去され、端面が平坦になっていることが分かる。
　次に、図６を参照して、エッチング量と成長速度の関係について行った実験を説明する。この実験では、図２で説明したようにＳｉプレート４１及び炭素フィード基板４２を配置し、１８００℃で、不活性ガス圧を１０ｔｏｒｒとして所定時間加熱を行った。その後、ＳｉＣ種結晶４０を取り出し、ａ軸方向（エピタキシャル成長方向）の長さを計測した。
　図６からは、エッチング量が多いほど、ＳｉＣ種結晶４０のａ軸方向の長さが長い（換言すれば成長速度が速い）ことが分かる。具体的には、エッチング量が１０μｍのＳｉＣ種結晶４０は、エッチングを行っていないＳｉＣ種結晶４０よりも明らかに成長速度が速い。また、エッチング量が２５μｍのＳｉＣ種結晶４０は、更に成長速度が速い。なお、エッチング量が２５μｍと３２μｍのＳｉＣ種結晶４０は、成長速度が殆ど同じであった。
　この実験から、エッチング量を１０μｍ以上とすることが好ましく、エッチング量を２５μｍ又はそれ以上とすることが更に好ましい。以上により、ＳｉＣ種結晶４０にエッチングを行うことで、ＭＳＥ法の成長速度が遅くなる事態を回避できる。
　なお、種結晶の加工変質層を除去することは従来行われていないが、ＳｉＣ基板（ＳｉＣバルク基板）の加工変質層を除去する方法としては、一般的には、化学機械研磨又は水素エッチング等が行われている。しかし、化学機械研磨はＳｉＣ種結晶４０の上面又は下面を研磨することは容易だが、ＳｉＣ種結晶４０の側面を研磨することは困難である。更に、化学機械研磨の研磨速度は、１μｍ／ｈ以下である。また、水素エッチングのエッチング速度は、数十ｎｍ～数百ｎｍ／ｈである。従って、一般的な加工変質層の除去方法では、多大な時間が掛かってしまう。
　この点、Ｓｉ蒸気圧下（Ｓｉ雰囲気下）の加熱によるエッチングは、図４に示す結果から分かるようにエッチング速度が、３μｍ／ｍｉｎ～４μｍ／ｍｉｎであるので、短時間でＳｉＣ種結晶４０の加工変質層を除去することができる。
　以上に説明したように、本実施形態では、ダイシング加工により作製され、ＭＳＥ法の種結晶として用いられるＳｉＣ種結晶４０を、Ｓｉ雰囲気下で加熱することで表面をエッチングして、ＳｉＣ種結晶４０に生じている加工変質層を除去する。
　これにより、ＭＳＥ法による成長の阻害となる加工変質層を除去することができるので、成長速度が低下することを防止することができる。
　また、本実施形態では、ＳｉＣ種結晶４０は板状であり、少なくともＳｉＣ種結晶４０の厚み方向に平行な面がエッチングされる。
　これにより、加工変質層が発生していると考えられる部分を確実に除去できるので、成長速度が低下することをより確実に防止できる。
　以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
　エッチング量の制御には、エッチング時間だけでなく、温度、不活性ガス圧、Ｓｉの圧力等を用いても良い。
　上記で説明した温度条件及び圧力条件等は一例であり、適宜変更することができる。また、上述した高温真空炉１０以外の加熱装置を用いたり、坩堝３０と異なる形状又は素材の容器を用いても良い。
　切断加工としては、ダイシング加工等の機械的加工や、レーザー加工等のエネルギー波による加工等、適宜の方法による切断加工であってよい。
　１０　高温真空炉
　３０　坩堝
　４０　ＳｉＣ種結晶
　４１　Ｓｉプレート
　４２　炭素フィード基板

Claims (5)

  1. 　準安定溶媒エピタキシー法の種結晶として用いられるＳｉＣ単結晶について、切断加工により生じた加工変質層を除去するための方法であって、
    　ＳｉＣ種結晶の表面をＳｉ雰囲気下で加熱することでエッチングするエッチング工程を含むことを特徴とするＳｉＣ種結晶の加工変質層の除去方法。
  2. 　請求項１に記載のＳｉＣ種結晶の加工変質層の除去方法であって、
    　前記ＳｉＣ種結晶は板状であり、
    　前記エッチング工程では、少なくとも前記ＳｉＣ種結晶の厚み方向に平行な面がエッチングされることを特徴とするＳｉＣ種結晶の加工変質層の除去方法。
  3. 　請求項１に記載のＳｉＣ種結晶の加工変質層の除去方法であって、
    　前記エッチング工程のエッチング量が１０μｍ以上であることを特徴とするＳｉＣ種結晶の加工変質層の除去方法。
  4. 　請求項１に記載のＳｉＣ種結晶の加工変質層の除去方法により加工変質層が除去されたＳｉＣ種結晶。
  5. 　請求項１に記載のＳｉＣ種結晶の加工変質層の除去方法で前記ＳｉＣ種結晶の加工変質層を除去する除去工程と、
    　前記除去工程で前記加工変質層が除去された前記ＳｉＣ種結晶を用いて、準安定溶媒エピタキシー法によりＳｉＣ単結晶を成長させる成長工程と、
    を含むことを特徴とするＳｉＣ基板の製造方法。
PCT/JP2015/001302 2014-03-31 2015-03-10 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法 WO2015151412A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020167022410A KR101893278B1 (ko) 2014-03-31 2015-03-10 SiC 종결정의 가공 변질층의 제거 방법, SiC 종결정, 및 SiC 기판의 제조 방법
EP15773120.9A EP3128047B1 (en) 2014-03-31 2015-03-10 Method for removing work-affected layer of sic seed crystal, and sic substrate manufacturing method
CN201580009773.9A CN106029960B (zh) 2014-03-31 2015-03-10 SiC籽晶的加工变质层的除去方法、SiC籽晶和SiC基板的制造方法
US15/300,597 US20170114475A1 (en) 2014-03-31 2015-03-10 METHOD FOR REMOVING WORK-AFFECTED LAYER ON SiC SEED CRYSTAL, SiC SEED CRYSTAL, AND SiC SUBSTRATE MANUFACTURING METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-074742 2014-03-31
JP2014074742A JP6232329B2 (ja) 2014-03-31 2014-03-31 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法

Publications (1)

Publication Number Publication Date
WO2015151412A1 true WO2015151412A1 (ja) 2015-10-08

Family

ID=54239765

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001302 WO2015151412A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法

Country Status (7)

Country Link
US (1) US20170114475A1 (ja)
EP (1) EP3128047B1 (ja)
JP (1) JP6232329B2 (ja)
KR (1) KR101893278B1 (ja)
CN (1) CN106029960B (ja)
TW (1) TWI671438B (ja)
WO (1) WO2015151412A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022054A1 (ja) * 2017-07-28 2019-01-31 東洋炭素株式会社 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
WO2020241541A1 (ja) * 2019-05-27 2020-12-03 昭和電工株式会社 ＳｉＣ単結晶インゴットの製造方法及びＳｉＣ改質シードの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3223303B1 (en) * 2014-11-18 2023-03-15 Toyo Tanso Co., Ltd. Etching method for sic substrate and use of holding container
JP6621304B2 (ja) * 2015-11-10 2019-12-18 学校法人関西学院 半導体ウエハの製造方法
JP7008063B2 (ja) * 2017-03-22 2022-01-25 東洋炭素株式会社 改質ＳｉＣウエハの製造方法及びエピタキシャル層付きＳｉＣウエハの製造方法
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
JP7300248B2 (ja) * 2018-07-25 2023-06-29 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
CN112513348B (zh) * 2018-07-25 2023-11-14 株式会社电装 SiC晶片和SiC晶片的制造方法
WO2020059810A1 (ja) * 2018-09-21 2020-03-26 東洋炭素株式会社 デバイス作製用ウエハの製造方法
CN114174566A (zh) * 2019-03-05 2022-03-11 学校法人关西学院 SiC衬底的制造方法及其制造装置和减少SiC衬底的加工变质层的方法
CN114424322A (zh) * 2019-09-27 2022-04-29 学校法人关西学院 SiC衬底的制造方法
JPWO2021060368A1 (ja) * 2019-09-27 2021-04-01

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2007176718A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 炭化珪素単結晶の製造方法及び製造装置
JP5213096B2 (ja) 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5339239B2 (ja) * 2009-04-30 2013-11-13 株式会社エコトロン ＳｉＣ基板の作製方法
JP5464544B2 (ja) 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP5875143B2 (ja) * 2011-08-26 2016-03-02 学校法人関西学院 半導体ウエハの製造方法
EP2778649B1 (en) * 2011-11-11 2022-01-05 Kwansei Gakuin Educational Foundation Method for manufacturing a nanometer standard prototype
JP5982971B2 (ja) * 2012-04-10 2016-08-31 住友電気工業株式会社 炭化珪素単結晶基板
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019022054A1 (ja) * 2017-07-28 2019-01-31 東洋炭素株式会社 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
JP2019026500A (ja) * 2017-07-28 2019-02-21 東洋炭素株式会社 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
WO2020241541A1 (ja) * 2019-05-27 2020-12-03 昭和電工株式会社 ＳｉＣ単結晶インゴットの製造方法及びＳｉＣ改質シードの製造方法
JP7476890B2 (ja) 2019-05-27 2024-05-01 株式会社レゾナック ＳｉＣ単結晶インゴットの製造方法

Also Published As

Publication number Publication date
EP3128047B1 (en) 2018-09-26
KR101893278B1 (ko) 2018-08-29
EP3128047A4 (en) 2017-04-26
JP2015196616A (ja) 2015-11-09
KR20160111437A (ko) 2016-09-26
CN106029960B (zh) 2019-07-09
CN106029960A (zh) 2016-10-12
JP6232329B2 (ja) 2017-11-15
EP3128047A1 (en) 2017-02-08
TW201606145A (zh) 2016-02-16
TWI671438B (zh) 2019-09-11
US20170114475A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6232329B2 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
TWI708873B (zh) 碳化矽基板之表面處理方法
JP5678721B2 (ja) 炭化珪素単結晶育成用種結晶及び炭化珪素単結晶の製造方法
WO2019022054A1 (ja) 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、ＳｉＣウエハの製造方法、及び単結晶ＳｉＣ
TW201542895A (zh) ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法
JP2011222750A (ja) 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ
JP5418385B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP2024038313A (ja) ＳｉＣウエハの製造方法
JP3741283B2 (ja) 熱処理装置及びそれを用いた熱処理方法
JP4840841B2 (ja) 単結晶炭化ケイ素基板の製造方法、及びこの方法で製造された単結晶炭化ケイ素基板
TW201426864A (zh) 容納容器、容納容器之製造方法、半導體之製造方法、及半導體製造裝置
JP6621304B2 (ja) 半導体ウエハの製造方法
WO2018216657A1 (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP2005314167A (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
WO2015012190A1 (ja) ＳｉＣ基板の製造方法
JP7194407B2 (ja) 単結晶の製造方法
JP4418879B2 (ja) 熱処理装置及び熱処理方法
JP2020059648A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2006041544A5 (ja)
WO2017104133A1 (ja) 溶液成長法、台座、及び単結晶ＳｉＣの製造方法
JP6628673B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15773120

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167022410

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15300597

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015773120

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015773120

Country of ref document: EP