JP2017105697A - 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ - Google Patents

薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ Download PDF

Info

Publication number
JP2017105697A
JP2017105697A JP2016201928A JP2016201928A JP2017105697A JP 2017105697 A JP2017105697 A JP 2017105697A JP 2016201928 A JP2016201928 A JP 2016201928A JP 2016201928 A JP2016201928 A JP 2016201928A JP 2017105697 A JP2017105697 A JP 2017105697A
Authority
JP
Japan
Prior art keywords
sic wafer
vapor pressure
etching
thin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016201928A
Other languages
English (en)
Inventor
聡 鳥見
Satoshi Torimi
聡 鳥見
篠原　正人
Masato Shinohara
正人 篠原
陽次 寺元
Yoji Teramoto
陽次 寺元
紀人 矢吹
Norito Yabuki
紀人 矢吹
暁 野上
Akira Nogami
暁 野上
北畠　真
Makoto Kitahata
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Original Assignee
Toyo Tanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd filed Critical Toyo Tanso Co Ltd
Publication of JP2017105697A publication Critical patent/JP2017105697A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Abstract

【課題】クラック等が生じない方法でＳｉＣウエハを薄くするとともに、ＳｉＣウエハの厚みの調整後の研磨を省略可能な薄型ＳｉＣウエハの製造方法の提供。
【解決手段】インゴット４を所定の間隔で切断して複数のＳｉＣウエハ４０を切り出すウエハ切出工程、ＳｉＣウエハ４０の外周面に対して、機械加工等により面取りを行う外周面加工工程、ＳｉＣウエハ４０を識別するための情報としての刻印を形成する刻印形成工程、続いて、Ｓｉ蒸気圧下で加熱するＳｉ蒸気圧エッチングにより、表面をエッチング速度５００ｎｍ／ｍｉｎ以上でエッチングし、１００μｍ以下まで厚みを小さくする薄化工程、を含む薄型ＳｉＣウエハの製造方法。
【選択図】図３

Description

本発明は、主として、ＳｉＣウエハに薄化工程を行って薄型のＳｉＣウエハを製造する方法及び薄型のＳｉＣウエハに関する。
近年では、半導体デバイスの小型化及びオン抵抗の低減等を目的として、薄型のＳｉＣウエハが求められている。特許文献１、２、及び、非特許文献１は、ＳｉＣウエハを薄くするための処理について記載されている。例えば非特許文献１には、ダイヤモンドホイール等を用いてＳｉＣウエハを機械的に研削して、ＳｉＣウエハを薄くすることが記載されている。
特許文献３には、ＳｉＣウエハをＳｉ蒸気圧下で加熱することでエッチングを行うＳｉ蒸気圧エッチングが記載されている。特許文献３では、機械的に研削及び研磨されたＳｉＣウエハにＳｉ蒸気圧エッチングを行うことで、機械研磨等による表面の荒れを平坦化する処理が記載されている。
非特許文献２及び非特許文献３には、プラズマＣＶＭ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒｉｚａｔｉｏｎ Ｍａｃｈｉｎｉｎｇ）によりＳｉＣウエハの表面を除去する処理が記載されている。非特許文献２では、機械的に研削及び研磨されたＳｉＣウエハにプラズマＣＶＭを行うことで、ＳｉＣウエハを約６０μｍまで薄くする処理が記載されている。
特許文献４には、予め、種結晶にレーザ加工、ダイヤモンド刃具による切削加工、ドライエッチング、又はイオン注入等によって刻印を形成しておき、種結晶からＳｉＣウエハを形成する際に当該刻印が維持される構成が記載されている。
特開２０１４−２２９８４３号公報 特許第５５５０７３８号公報 特開２０１１−２４７８０７号公報 特開２０１４−７５３８０号公報
Ｒｏｌａｎｄ Ｒｕｐｐ ｅｔ ａｌ、"Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ６５０Ｖ ＳｉＣ ｄｉｏｄｅ ｗｉｔｈ ｒｅｄｕｃｅｄ ｃｈｉｐ ｔｈｉｃｋｎｅｓｓ"、Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、 ｖｏｌ ７１７−７２０、２０１２年、ｐｐ．９２１−９２４ Ｙｕ Ｏｋａｄａ ｅｔ ａｌ、"Ｔｈｉｎｎｉｎｇ ｏｆ ａ ｔｗｏ−ｉｎｃｈ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｗａｆｅｒ ｂｙ ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒｉｚａｔｉｏｎ ｍａｃｈｉｎｉｎｇ ｕｓｉｎｇ ａ ｓｌｉｔ ｅｌｅｃｔｒｏｄｅ"、Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、 ｖｏｌ ７７８−７２０、２０１４年、ｐｐ．７５０−７５３ Ｙａｓｕｈｉｓａ Ｓａｎｏ ｅｔ ａｌ、"Ｐｏｌｉｓｈｉｎｇ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ４Ｈ−ＳｉＣ Ｓｉ−ｆａｃｅ ａｎｄ Ｃ−ｆａｃｅ ｂｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒｉｚａｔｉｏｎ Ｍａｃｈｉｎｉｎｇ"、Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、 ｖｏｌ ５５６−５５７、２００７年、ｐｐ．７５７−７６０
しかし、特許文献１、２、及び、非特許文献１のように機械的に研削を行う場合、研削を行う際にＳｉＣウエハへの加圧により、研削速度を速くするが、それによりＳｉＣウエハに加工ダメージ及び応力が掛かり、結晶に歪等が生じる原因となる。その結果、ＳｉＣウエハに変質層が形成されたり、ＳｉＣウエハが割れたりする可能性がある。また、非特許文献１には、機械的に研削を行って厚さが１１０μｍ以下になった場合、ヘアラインクラックが形成されるため、機械的に研削を行う場合は１１０μｍが加工限界であることが記載されている。また、機械的に研削を行う場合、表面粗さが大きくなるため、その後に、機械研磨、化学機械研磨等の工程が必要となる。
特許文献３では、ＳｉＣウエハの厚みについて全く記載されていない。また、特許文献３では、ＳｉＣウエハを薄くするためではなく、ＳｉＣウエハの表面粗さを除去するためにＳｉ蒸気圧エッチングが行われている。別の言い方をすれば、機械的に研削することで既に厚みが調整されたＳｉＣウエハに対して、Ｓｉ蒸気圧エッチングが行われている。
非特許文献２では、特許文献３と同様、機械的に研削された後のＳｉＣウエハに対して、プラズマＣＶＭを行う方法が開示されている。一般的にプラズマＣＶＭは、Ｓｉ蒸気圧エッチングと比較して、エッチング速度が遅いため、ＳｉＣウエハを薄くする際に時間が掛かってしまう。
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、クラック等が生じない方法でＳｉＣウエハを薄くするとともに、ＳｉＣウエハの厚みの調整後の研磨を省略可能な薄型のＳｉＣウエハの製造方法を提供することにある。
課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の第１の観点によれば、インゴットから切り出された後のＳｉＣウエハに対して、Ｓｉ蒸気圧下で加熱することで表面をエッチングするＳｉ蒸気圧エッチングを行うことで、厚みを１００μｍ以下まで小さくする薄化工程を含む薄型のＳｉＣウエハの製造方法が提供される。
これにより、Ｓｉ蒸気圧エッチングではエッチング時にＳｉＣウエハに加工ダメージ及び応力が掛からないため、１００μｍ以下までＳｉＣウエハを薄くしてもヘアラインクラック等が生じない。また、Ｓｉ蒸気圧エッチングを行うことで、表面が分子レベルで平坦化されるので、研磨工程が不要となる。更には、Ｓｉ蒸気圧エッチングは高速で行うことも可能であるため、ＳｉＣウエハを大幅に薄くする場合であっても短時間で薄化工程を行うことができる。
更に、Ｓｉ蒸気圧エッチングを用いて厚みを小さくしたＳｉＣウエハは、機械研磨を用いて厚みを小さくしたＳｉＣウエハよりも強度が高い。そのため、ＳｉＣウエハの薄化による強度の低下を補うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記インゴットから切り出された後であって、前記ＳｉＣウエハの厚さを調整するための機械的な研削が行われていない前記ＳｉＣウエハに対して、前記Ｓｉ蒸気圧エッチングを行うことが好ましい。
これにより、厚さを調整するための機械的な研削を行う代わりに、Ｓｉ蒸気圧エッチングを行うことができるので、工程数を減らすことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記インゴットからの切出し時に形成された前記ＳｉＣウエハの表面荒れを除去しつつ、当該ＳｉＣウエハの厚みを小さくすることが好ましい。
これにより、インゴットからの切出し後、研削及び研磨等の処理があまり行われていないＳｉＣウエハに対して、Ｓｉ蒸気圧エッチングを行って薄化及び表面の平坦化を行うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記ＳｉＣウエハの厚みを１００μｍ以上除去することが好ましい。
これにより、Ｓｉ蒸気圧エッチングは高速で行うことも可能であるため、ＳｉＣウエハを１００μｍ以上除去する場合であっても、上記までの工程の加工ダメージを完全に除去しつつ、短時間で薄化工程を行うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程で行う前記Ｓｉ蒸気圧エッチングは、被処理面のエッチング速度が５００ｎｍ／ｍｉｎ以上であることが好ましい。
これにより、Ｓｉ蒸気圧エッチングは、適切な条件下で行うと５００ｎｍ／ｍｉｎ以上の速度が可能となるため、ＳｉＣウエハを大幅に薄くする場合であっても短時間で薄化工程を行うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記ＳｉＣウエハの面のうち、エピタキシャル層を形成するための面を主面としたときに、前記薄化工程では、前記ＳｉＣウエハの主面、及び、当該主面の裏面の両方がエッチングされる。
これにより、主面及び裏面の両方の表面荒れを同時に除去することができる。また、両面を同時にエッチングすることで、高速でエッチングを行うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、表面が所定の形状に除去されることで情報を示す刻印が形成された前記ＳｉＣウエハに対して、前記Ｓｉ蒸気圧エッチングを行うことが好ましい。
これにより、Ｓｉ蒸気圧エッチングでは、機械的な研磨及び研削と異なり、ＳｉＣウエハの表面から凹んでいる部分もエッチングできるので、薄化工程を行っても刻印を残すことができる。従って、薄型のＳｉＣウエハに刻印を形成しなくて良いため、薄型のＳｉＣウエハの割れを防止できる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程の前に、前記ＳｉＣウエハに前記刻印を形成する刻印形成工程が行われることが好ましい。
これにより、上述のようにＳｉ蒸気圧エッチングでは薄化工程後も刻印が残るため、刻印形成工程を薄化工程の前に行うことができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記ＳｉＣウエハの位置に応じてエッチング量を異ならせるように、前記Ｓｉ蒸気圧エッチングを行うことが好ましい。
これにより、Ｓｉ蒸気圧エッチングでは、条件に応じてＳｉＣウエハの各部のエッチング量を制御できるので、所望の形状のＳｉＣウエハを製造することができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記ＳｉＣウエハの中央部の厚みよりも外縁部の厚みが厚くなるように前記Ｓｉ蒸気圧エッチングを行うことが好ましい。
これにより、ＳｉＣウエハの機械的強度を向上させることができる。
前記の薄型のＳｉＣウエハの製造方法においては、前記薄化工程では、前記ＳｉＣウエハの厚みを小さくするとともに、前記ＳｉＣウエハの面取りを行うことが好ましい。
これにより、薄化工程だけでなく外周面の処理もＳｉ蒸気圧エッチングで行うことができる。
本発明の第２の観点によれば、インゴットから切り出された後のＳｉＣウエハに対して、機械的な研削により厚みを小さくした後に、Ｓｉ蒸気圧下で加熱することで表面をエッチングするＳｉ蒸気圧エッチングを行って更に厚みを小さくすることで、厚みを１００μｍ以下まで小さくする薄化工程を含む薄型のＳｉＣウエハの製造方法が提供される。
これにより、切出し及び機械的な研削の後にＳｉ蒸気圧エッチングを行った場合であっても、表面が分子レベルで平坦化されるので、研磨工程が不要で強度が高いＳｉＣウエハを製造することができる。
本発明の第３の観点によれば、表面が所定の形状に除去されることで情報を示す刻印が形成されており厚さが１００μｍ以下の薄型のＳｉＣウエハが提供される。
従来では、機械的な研削により薄化工程を行っていたため、薄化工程前に刻印を形成していた場合、薄化工程時に刻印も除去される。一方で、薄化工程後の薄型のＳｉＣウエハに刻印を形成する場合、ＳｉＣウエハが割れてしまう。この点、Ｓｉ蒸気圧エッチングを行うことで、刻印が形成された薄型のＳｉＣウエハが実現できる。
前記のＳｉＣウエハにおいては、以下の構成とすることが好ましい。即ち、エピタキシャル層を形成する前のウエハである。ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件で表面を計測した硬さが２７ＧＰａ以上の部分が含まれている。
前記のＳｉＣウエハにおいては、以下の構成とすることが好ましい。即ち、表面にエピタキシャル層が形成されている。ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件でエピタキシャル層の表面を計測した硬さが２９．５ＧＰａ以上の部分が含まれている。
前記のＳｉＣウエハにおいては、以下の構成とすることが好ましい。即ち、エピタキシャル層を形成する前のウエハである。ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件で表面を計測した硬さが、化学機械研磨を行った後のＳｉＣウエハよりも高い。
以上のようなＳｉ蒸気圧エッチングを用いたＳｉＣウエハは、従来の化学機械研磨を用いたＳｉＣウエハと比較して強度が高いため、ＳｉＣウエハの薄化による強度の低下を補うことができる。
本発明のＳｉ蒸気圧エッチングで用いる高温真空炉の概要を説明する図。 従来のエピタキシャル形成用のＳｉＣウエハの製造工程を模式的に示す図。 本実施形態のエピタキシャル形成用のＳｉＣウエハの製造工程を模式的に示す図。 Ｓｉ面及びＣ面におけるＳｉ蒸気圧エッチング前後の様子を示す顕微鏡写真。 Ｓｉ面及びＣ面におけるエッチング速度と温度の関係を示すグラフ。 不活性ガスの圧力とエッチング速度の関係を示すグラフ。 Ｓｉ蒸気圧エッチング前における、刻印の顕微鏡写真と、刻印の幅及び深さの測定結果を示すグラフ。 Ｓｉ蒸気圧エッチング後における、刻印の顕微鏡写真と、刻印の幅及び深さの測定結果を示すグラフ。 第１変形例のエピタキシャル形成用のＳｉＣウエハの製造工程を模式的に示す図。 Ｓｉ蒸気圧エッチング前におけるＳｉＣウエハの厚さの分布を示すグラフ。 Ｓｉ蒸気圧エッチング後におけるＳｉＣウエハの厚さの分布を示すグラフ。 第２変形例のエピタキシャル形成用のＳｉＣウエハの製造工程を模式的に示す図。 Ｓｉ蒸気圧エッチング後におけるエッチング量の分布を示すグラフ。 化学機械研磨後のＳｉＣウエハと、Ｓｉ蒸気圧エッチング後のＳｉＣウエハと、にナノインデンテーション法による硬さ計測を行った結果のワイブル分布を示す図。 化学機械研磨後にエピタキシャル層を形成したＳｉＣウエハと、Ｓｉ蒸気圧エッチング後にエピタキシャル層を形成したＳｉＣウエハと、にナノインデンテーション法による硬さ計測を行った結果のワイブル分布を示す図。
次に、図面を参照して本発明の実施形態を説明する。初めに、図１を参照して、本実施形態の加熱処理で用いる高温真空炉１０について説明する。
図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面が単結晶４Ｈ−ＳｉＣ等で構成されるＳｉＣウエハ４０（単結晶ＳｉＣ基板）を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、ＳｉＣウエハ４０を本加熱室２１で加熱する前に予備加熱を行うための空間である。
本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３は、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４は、本加熱室２１内の不活性ガス（例えばＡｒガス）の圧力を調整することができる。真空計２５は、本加熱室２１内の真空度を測定することができる。
本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁及び天井には図略の熱反射金属板が固定されており、この熱反射金属板は、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣウエハ４０を強力かつ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータ又は高周波誘導加熱式のヒータを用いることができる。
高温真空炉１０は、坩堝（収容容器）３０に収容されたＳｉＣウエハ４０に対して加熱を行う。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。坩堝３０の下容器３２は、ＳｉＣウエハ４０の主面及び裏面（結晶面で表現すると、（０００１）面及び（０００−１）面（Ｓｉ面及びＣ面））の両方を露出させるように、当該ＳｉＣウエハ４０を支持可能である。ここで、主面とは、ＳｉＣウエハ４０の面のうち面積が最も大きい２面（図１の上面及び下面）のうちの一方であり、後工程でエピタキシャル層が形成される面のことである。裏面とは、主面の裏側の面である。
坩堝３０は、ＳｉＣウエハ４０が収容される内部空間の壁面（上面、側面、底面）を構成する部分において、外部側から内部空間側の順に、タンタル層（Ｔａ）、タンタルカーバイド層（ＴａＣ及びＴａ2Ｃ）、及びタンタルシリサイド層（ＴａＳｉ2又はＴａ5Ｓｉ3等）から構成されている。
このタンタルシリサイド層は、加熱を行うことで、内部空間にＳｉを供給する。また、坩堝３０にはタンタル層及びタンタルカーバイド層が含まれるため、周囲のＣ蒸気を取り込むことができる。これにより、加熱時に内部空間内を高純度のＳｉ雰囲気とすることができる。なお、タンタルシリサイド層を設けることに代えて、固体のＳｉ等を内部空間に配置しても良い。この場合、加熱時に固体のＳｉが昇華することで、内部空間内を高純度のＳｉ雰囲気とすることができる。
ＳｉＣウエハ４０を加熱する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させる。その後、圧力等を調整しつつＳｉＣウエハ４０を加熱する。なお、予備加熱を省略しても良い。
次に、本実施形態で行うＳｉ蒸気圧エッチングについて説明する。本実施形態では、オフ角を有するＳｉＣウエハ４０を坩堝３０に収容し、高純度のＳｉ蒸気圧下で１５００℃以上２２００℃以下、望ましくは１６００℃以上２０００℃以下の温度範囲で高温真空炉１０を用いて加熱を行う。この条件でＳｉＣウエハ４０が加熱されることで、表面がエッチングされるとともに当該表面が平坦化されていく。このＳｉ蒸気圧エッチングの際には、以下に示す反応が行われる。簡単に説明すると、ＳｉＣウエハ４０がＳｉ蒸気圧下で加熱されることで、ＳｉＣウエハ４０のＳｉＣが熱分解ならびにＳｉとの化学反応によってＳｉ2Ｃ又はＳｉＣ2等になって昇華するとともに、Ｓｉ雰囲気下のＳｉがＳｉＣウエハ４０の表面でＣと結合して自己組織化が起こり平坦化される。
（１） ＳｉＣ（ｓ） → Ｓｉ（ｖ）I ＋ Ｃ（ｓ）I
（２） ２ＳｉＣ（ｓ） → Ｓｉ（ｖ）II ＋ ＳｉＣ2（ｖ）
（３） ＳｉＣ（ｓ） ＋ Ｓｉ（ｖ）I+II → Ｓｉ2Ｃ（ｖ）
次に、インゴット４から、エピタキシャル形成用のＳｉＣウエハ４０を製造する工程について説明する。初めに、従来の製造工程について図２を参照して説明する。
図２に示すように、初めにダイヤモンドワイヤ等の切断手段によってインゴット４を所定の間隔で切断することで、インゴット４から複数のＳｉＣウエハ４０を切り出す（ウエハ切出し工程）。このようにして切り出されたＳｉＣウエハ４０（アズスライスウエハ）の主面及び裏面には、切断時に形成された大きな表面荒れが存在している。図２では、このＳｉＣウエハ４０の斜視図と断面図が模式的に示されている。
次に、ＳｉＣウエハ４０の外周面（厚さ方向に平行な面、主面と垂直又は略垂直な面）に対して、機械加工等により面取りを行う（外周面加工工程）。この面取りは、図２に示すように外周面に所定の円弧を形成する丸み面取りであっても良いし、所定の角度で斜めに切り取る面取りであっても良い。
次に、ＳｉＣウエハ４０の主面又は裏面に対して、ダイヤモンドホイール等により機械的な研削が行われる（薄化工程）。薄化工程は、ＳｉＣウエハ４０を所望の厚みにするために行う工程である。機械的な研削により薄化工程を行う場合、依然としてＳｉＣウエハ４０の表面は荒れたままである。従って、機械研磨工程及び化学機械研磨工程を行って、ＳｉＣウエハ４０の表面を平坦化する。
その後、ＳｉＣウエハ４０の表面（主面又は裏面）に例えば、レーザを照射して当該表面を選択的に除去する（選択的に溝を形成する）ことで、刻印４１を形成する。刻印４１は、ＳｉＣウエハ４０を識別するための情報（具体的には、文字、記号、バーコード等）である。以上により、エピタキシャル層を形成する前のＳｉＣウエハ（言い換えれば、エピタキシャル層を形成するためのＳｉＣウエハ、あるいは、エピレディウエハ）が製造される。なお、エピタキシャル形成用のＳｉＣウエハ４０の製造方法は様々であり、上記で説明したのは一例である。
ここで、近年では、半導体デバイスの小型化及びオン抵抗の低減等を目的として、薄型（例えば厚さが１００μｍ以下）のＳｉＣウエハ４０が求められている。しかし、この従来の方法で薄型のＳｉＣウエハ４０を製造する場合、以下に示す課題が存在する。即ち、薄型のＳｉＣウエハ４０を製造する場合、薄化工程で薄くなるまでＳｉＣウエハ４０を研削する必要がある。しかし、非特許文献１に記載のように、機械的な研削では厚さが１１０μｍ以下になるとクラックが発生するため、薄型のＳｉＣウエハ４０が形成できない。仮に薄型のＳｉＣウエハ４０が形成できた場合であっても、機械研磨工程でＳｉＣウエハ４０に圧力が掛かることで、ＳｉＣウエハ４０に変質層が形成されたり、ＳｉＣウエハ４０が割れたりする可能性がある。更に、薄型のＳｉＣウエハ４０に刻印４１を形成する場合にも、ＳｉＣウエハ４０が割れる可能性がある。しかし、薄化工程の前に刻印４１を形成した場合、薄化工程によって刻印４１の溝以外の部分が研削されるので、刻印４１が消失する。このように、従来の方法では、薄型のＳｉＣウエハ４０（特に刻印４１付きのＳｉＣウエハ４０）を製造することは困難であった。
これに対し、本実施形態では、エピタキシャル形成用の薄型のＳｉＣウエハ４０を簡単かつ確実に製造することができる。以下、本実施形態の薄型のＳｉＣウエハ４０の製造方法について図３を参照して説明する。
本実施形態の製造方法は、従来例と同様に、初めにウエハ切出し工程と外周面加工工程を行う。その後、刻印形成工程を行う。従来例では、最後に刻印形成工程を行っていたが、本実施形態では、薄化工程の前に刻印形成工程を行う。なお、本実施形態のウエハ切出し工程、外周面加工工程、刻印形成工程は、従来例で説明したとおりである。
その後、刻印４１が形成されたＳｉＣウエハ４０を坩堝３０に収容し、高温真空炉１０を用いてＳｉＣウエハ４０に対してＳｉ蒸気圧エッチングを行う（薄化工程）。この薄化工程では、ＳｉＣウエハ４０の厚みが１００μｍ以下（好ましくは７０μｍ以下）になるまでＳｉ蒸気圧エッチングを行い、機械的な研削による薄化工程を行わない（言い換えれば、厚さを調整するための機械的な研削が行われていないＳｉＣウエハ４０に対してＳｉ蒸気圧エッチングを行う）。厚みについて詳細に説明すると、ＳｉＣウエハ４０の厚みにはバラツキが存在するが、平均の厚みが１００μｍ以下等という意味である。また、ＳｉＣウエハ４０の一部のみを厚く残す場合は、ＳｉＣウエハ４０の中央部（即ちエピタキシャル層が形成されたり半導体デバイスが形成されたりする部分）における厚みが１００μｍ以下等という意味である。なお、表面に溝が形成されることで、半導体デバイスのチップサイズ等に分割されたＳｉＣウエハ４０の場合は、溝が形成されている部分ではなく、それ以外の部分（エピタキシャル層が形成されたり半導体デバイスが形成されたりする部分）の厚みを示す。
以下、Ｓｉ蒸気圧エッチングにより薄化工程を行う主な３つの利点について簡単に説明する。（１）Ｓｉ蒸気圧エッチングは、表面を分子レベルで平坦化しながらエッチングするため、後の研磨工程が不要となる。（２）Ｓｉ蒸気圧エッチングは、詳細は後述するが、条件等を変更することでエッチング速度を制御することができる。従って、ＳｉＣウエハ４０を高速（例えば５００ｎｍ／ｍｉｎ）でエッチングすることもできる。特に、本実施形態ではＳｉＣウエハ４０の主面と裏面を同時にエッチングするため、非常に早くＳｉＣウエハ４０を１００μｍ以下にすることができる。主面と裏面とを同時にエッチングすることで、両面の平坦化を同時に行うことができるという利点も存在する（プラズマＣＶＭでは、ＳｉＣウエハの両面を同時に加工できないため、ＳｉＣウエハの片面を十分に平坦化できないという欠点があり、非特許文献３にはその様子が示されている）。（３）Ｓｉ蒸気圧エッチングは、気相エッチングであるため、刻印４１として形成された溝の底部もエッチングされる。従って、本実施形態では、薄化工程を行った後においても刻印４１を残すことができる。なお、特許文献３では、機械的な研削工程によってＳｉＣウエハ４０の厚さが調整された後であって、更に機械研磨が行われた後にＳｉ蒸気圧エッチングを行っているため、本実施形態とは用途が異なる。また、エッチング速度及びエッチング量も大きく異なると考えられる。
次に、上述した効果を実験データ等に基づいて詳細に説明する。初めに、Ｓｉ蒸気圧エッチングによる平坦化について図４を参照して説明する。
図４は、Ｓｉ面及びＣ面におけるＳｉ蒸気圧エッチング前後の様子を示す顕微鏡写真である。この顕微鏡写真からは、Ｓｉ蒸気圧エッチングを行うことで、Ｓｉ面及びＣ面の両方において、切り出し時の表面荒れ等が除去されて平坦化されていることが分かる。従って、本実施形態では、ＳｉＣウエハの厚みを小さくする処理と、表面荒れを除去する処理と、を同時に行うことができる。本実施形態では、Ｓｉ面及びＣ面の両方にエッチングを行うため、Ｓｉ面及びＣ面のそれぞれが被処理面に該当する。また、図５に記載した表面粗さの変化からも、表面が平坦化されていることが分かる。Ｓｉ蒸気圧エッチングを行うことで、化学機械研磨を行う場合以上に表面を平坦化することができる。
次に、Ｓｉ蒸気圧エッチングのエッチング速度を制御することについて図５及び図６を参照して説明する。
ＳｉＣウエハ４０のエッチング速度を制御するパラメータの１つは、加熱温度である。図５は、所定の環境下において、加熱温度を１７５０℃から２０００℃近傍まで変化させたときのエッチング速度の変化を示すアレニウスプロットグラフである。エッチング速度の変化は、Ｓｉ面とＣ面について個別にプロットされている。このグラフからは、加熱温度が高くなるほど、エッチング速度が速くなることが分かる。また、このグラフの横軸は温度の逆数であり、このグラフの縦軸はエッチング速度を対数表示している。図５に示すように、このグラフは直線となっているため、例えば加熱温度を変更したときのエッチング速度を見積もることができる。
ＳｉＣウエハ４０のエッチング速度を制御する別のパラメータは、不活性ガスの圧力である。図６は、不活性ガスの圧力とエッチング速度との関係を示すグラフである。このグラフからは、不活性ガスの圧力が高くなるほどエッチング速度が低下することが分かる。例えば、加熱温度が１８００℃の場合においては、圧力を１Ｐａ以下にすることで一方の面（図６ではＳｉ面）のエッチング速度を５００ｎｍ／ｍｉｎ程度以上にすることができる。また、圧力を１０Ｐａ以上にすることで、エッチング速度を３００ｎｍ／ｍｉｎ程度以下にすることができる。エッチング量が少ない場合は、エッチング速度を遅くすることで、エッチング量を正確に見積もることができる。なお、初めにエッチング速度が速い条件でエッチングを行い、いったんＳｉＣウエハ４０の厚みを計測して必要なエッチング量を計算し、次にエッチング速度が遅い条件でエッチング量を正確に制御しつつエッチングを行っても良い。
また、ＳｉＣウエハ４０のエッチング速度は、例えばＳｉの供給源によっても変化する。例えば、坩堝３０の内部に固体のＳｉ（Ｓｉペレット）を配置する場合、配置する数及び位置等によってＳｉの供給され易さが変化する。Ｓｉが供給され易くすることで、ＳｉＣウエハ４０のエッチング速度を速くすることができる。
次に、Ｓｉ蒸気圧エッチングを行っても刻印４１が残ることについて図７及び図８を参照して説明する。
図７は、Ｓｉ蒸気圧エッチング前における、（ａ）刻印４１の顕微鏡写真と、（ｂ）刻印の幅及び深さの測定結果を示すグラフである。この実験では、Ｓｉ蒸気圧エッチング前（薄化工程前）のＳｉＣウエハ４０の厚みは３５０μｍである。図７（ａ）及び図７（ｂ）から明らかなように、Ｓｉ蒸気圧エッチング前の刻印４１は深さ方向のバラツキが大きい。また、図７からは読み取れないが、レーザ加工を行うことによる変質層が存在する。
図８は、Ｓｉ蒸気圧エッチング後における、（ａ）刻印４１の顕微鏡写真と、（ｂ）刻印の幅及び深さの測定結果を示すグラフである。この実験では、Ｓｉ蒸気圧エッチング後（薄化工程後）のＳｉＣウエハ４０の厚みは６５μｍである。図８（ａ）及び図８（ｂ）から明らかなように、約３００μｍのエッチングを行ったにもかかわらず、刻印４１は残存している。Ｓｉ蒸気圧エッチングの前後で刻印４１の幅は殆ど変わらず、深さについても平坦化されたことにより深さ平均は少し低下したが、刻印４１として十分な深さが残っている。また、図８からは読み取れないが、Ｓｉ蒸気圧エッチングにより、レーザ加工を行うことによる変質層が除去されている。
このように、本実施形態では、薄化工程を行っても刻印４１を残すことができるので、薄化工程後に刻印４１を形成してＳｉＣウエハ４０が割れることを防止できる。
次に、図９から図１１を参照して、上記の実施形態の第１変形例を説明する。なお、本変形例の説明においては、前述の実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。
上記の実施形態では、薄化工程によりＳｉＣウエハ４０が一様にエッチングされたが、第１変形例ではＳｉＣウエハ４０の位置（特に被処理面の表面に沿う方向における位置）に応じてエッチング量を異ならせている。具体的には、第１変形例の薄化工程では、ＳｉＣウエハ４０の外縁部のエッチング量を、他の部分（例えばエピタキシャル形成部分、中心部）のエッチング量よりも少なくしている。その結果、図９に示すように、外縁部の厚みが他の部分の厚みよりも大きいＳｉＣウエハ４０が製造される。外縁部には半導体デバイスは形成されないので、歩留まりは低下しない。外縁部の厚みを大きくすることで、ＳｉＣウエハ４０の機械的強度を向上させることができるので、歩留まりを向上させることができる。
図１０及び図１１は、第１変形例の加工が可能であることを実証した実験結果を示すグラフである。図１０及び図１１は、外縁部のエッチング量を他よりも少なくしてＳｉ蒸気圧エッチング（薄化工程）を行った実験の結果を示している。図１０（ａ）は、ＳｉＣウエハ４０の厚みを測定した方向を説明する図である。図１０（ｂ）は、図１０（ａ）の各方向における、Ｓｉ蒸気圧エッチング前のＳｉＣウエハ４０の厚みを示すグラフである。図１０（ｂ）に示すように、Ｓｉ蒸気圧エッチング前のＳｉＣウエハ４０は、外縁部の厚みが他の部分よりも若干小さいが基本的には平坦である。
図１１は、図１０（ａ）の各方向における、Ｓｉ蒸気圧エッチング後（薄化工程後）のＳｉＣウエハ４０の厚みを示すグラフである。ＳｉＣウエハ４０の外縁部と他の部分とで環境を異ならせることで、図１１に示すように、外縁部のエッチング量を他の部分よりも少なくすることができる。従って、機械的強度に優れた薄型のＳｉＣウエハ４０を製造することができる。なお、第１変形例では、ＳｉＣウエハ４０の薄化工程と、外縁部の厚み形成工程と、を同時に行ったが、別々に行っても良い。
次に、図１２及び図１３を参照して、上記の実施形態の第２変形例を説明する。なお、本変形例の説明においては、前述の実施形態と同一又は類似の部材には図面に同一の符号を付し、説明を省略する場合がある。
上記の実施形態では、機械加工等により外周面加工工程を行ったが、第２変形例では、図１２に示すように、Ｓｉ蒸気圧エッチングにより外周面加工工程を行う。なお、第２変形例において、外周面加工工程は薄化工程後に行うが、上記の実施形態と同様に、ウエハ切出し工程と刻印形成工程の間で行っても良い。
第１変形例と同様に、ＳｉＣウエハ４０の周囲の環境を一様にせずに、例えば加熱温度等に分布をもたせることで、エッチング量にも分布をもたせることができる。第２変形例では、外縁部のエッチング量を少なくしつつ、更に外側（即ち、外周面）のエッチング量を外縁部よりも多くしている。これにより、図１２に示すように、補強のために外縁部の厚みを大きくしつつ、Ｓｉ蒸気圧エッチングを用いてＳｉＣウエハ４０の面取りを行うことができる。
図１３は、第２変形例の加工が可能であることを実証した実験結果を示すグラフである。図１３は、図１０（ａ）の各方向における、Ｓｉ蒸気圧エッチング後におけるエッチング量の分布を示すグラフである。図１３のグラフからは、図１１のグラフと同様に、外縁部のエッチング量が中央部等よりも少ない（外縁部の厚みが大きい）ことが分かる。更に、図１３のグラフでは、測定位置の端部近傍でエッチング量が最も少なくなり、更に端側ではエッチング量が若干多くなっている。これにより、ＳｉＣウエハ４０の測定位置の端部（外周面）がエッチングされており、外周面が面取りされていることが分かる。
次に、図１４を参照して、Ｓｉ蒸気圧エッチング後のＳｉＣウエハの硬さと、化学機械研磨後のＳｉＣウエハの硬さと、の差について説明する。図１４は、化学機械研磨後のＳｉＣウエハとＳｉ蒸気圧エッチング後のＳｉＣウエハとにナノインデンテーション法による硬さ計測を行った結果のワイブル分布を示す図である。
この実験では、［１１−２０］方向に対するオフ角が４度である４Ｈ−ＳｉＣのＳｉＣウエハの表面を硬さの計測対象とした。ＳｉＣウエハの表面（主面）とは、半導体素子を形成する面であり、今回の実験では、Ｓｉ面、つまり（０００１）面である。また、一方のＳｉＣウエハは、機械研磨後に表面が化学機械研磨されている。他方のＳｉＣウエハは、機械研磨後に、１８５０℃でのＳｉ蒸気圧エッチングにより表面から４０μｍが除去されている。なお、本発明ではＳｉ蒸気圧エッチングにより薄化工程を行う構成であるが、本実験（後述の図１５の実験も同様）ではＳｉＣウエハの表面の硬さを計測することが目的であるため、機械研磨後にＳｉ蒸気圧エッチングを行っている。
硬さの計測方法としては、公知のナノインデンテーション法を用いた。具体的には、計測対象の２つのＳｉＣウエハに５００ｍＮの荷重を与えることで、押し込み量を１μｍ程度とした。つまり、今回の計測では、ＳｉＣウエハの表面の硬さを計測していることとなる。そして、荷重／接触投影面積を求めることで、硬さ［ＧＰａ］を求める。この計測を複数回行った結果のワイブル分布が図１４に示されている。
図１４には、Ｓｉ蒸気圧エッチング後のＳｉＣウエハは、化学機械研磨後のＳｉＣウエハよりも硬いことが示されている。今回の実験の結果では、Ｓｉ蒸気圧エッチングを行った場合に限り、硬さが２７ＧＰａ以上となっている（言い換えれば、少なくとも一部の硬さが２７ＧＰａ以上である）。当然であるが、２７．５ＧＰａ、２８ＧＰａ以上となるのも、Ｓｉ蒸気圧エッチングを行ったＳｉＣウエハのみである。また、別の観点から説明すると、この確率分布において５０％となるときの硬さを比較すると、化学機械研磨後のＳｉＣウエハが約２６ＧＰａなのに対し、Ｓｉ蒸気圧エッチング後のＳｉＣウエハは約２８ＧＰａである。このように、Ｓｉ蒸気圧エッチングを行うことで、確率分布において５０％となるときの硬さを、２６ＧＰａより大きく（より具体的には、２６ＧＰａ、２７ＧＰａ、２７．５ＧＰａ以上）とすることができる。
このように、Ｓｉ蒸気圧エッチングを用いることで、化学機械研磨を用いる場合と比較して、硬度が高いＳｉＣウエハを製造することができる。これにより、本実施形態のように厚みを１００μｍ以下まで小さくする場合においても、ＳｉＣウエハに十分な強度を持たせることができる。このように硬度が高くなる理由としては、化学機械研磨を行ったＳｉＣウエハよりも、Ｓｉ蒸気圧エッチングを行ったＳｉＣウエハの方が結晶欠陥が少なくなるからと考えられる。また、Ｓｉ蒸気圧エッチングを行ったＳｉＣウエハは、水素エッチングを行ったＳｉＣウエハよりも、硬度が高くなることが出願人らの実験により実証されている。更に、曲げ強度において、Ｓｉ蒸気圧エッチング後のＳｉＣウエハは、機械研磨後のＳｉＣウエハよりも高いことが出願人らの実験により実証されている。
次に、図１５を参照して、上記の２種類のＳｉＣウエハの更にエピタキシャル層を形成した状態で、同様にナノインデンテーション法で硬さを計測した結果を説明する。図１５は、機械研磨を行い、更に化学機械研磨を行った後にエピタキシャル層を形成したＳｉＣウエハと、機械研磨を行い、更にＳｉ蒸気圧エッチングを行った後にエピタキシャル層を形成したＳｉＣウエハと、にナノインデンテーション法による硬さ計測を行った結果のワイブル分布を示す図である。
本実施形態の方法では、表面の約１μｍの硬度が計測されているため、図１５の計測結果は、エピタキシャル層の硬さを表していると判断できる。図１５には、Ｓｉ蒸気圧エッチング後に形成したエピタキシャル層は、化学機械研磨後に形成したエピタキシャル層よりも硬いことが示されている。今回の実験の結果では、Ｓｉ蒸気圧エッチング後の形成したエピタキシャル層に限り、硬さが２９．５ＧＰａ以上となっている（言い換えれば、少なくとも一部の硬さが２９．５ＧＰａである）。当然であるが、３０ＧＰａ、３０．５Ｐａ以上となるのも、Ｓｉ蒸気圧エッチング後のエピタキシャル層のみである。また、別の観点から説明すると、この確率分布において５０％となるときの硬さを比較すると、化学機械研磨後に形成したエピタキシャル層が約２８ＧＰａなのに対し、Ｓｉ蒸気圧エッチング後に形成したエピタキシャル層は約２９．５ＧＰａである。このように、Ｓｉ蒸気圧エッチングを行うことで、確率分布において５０％となるときの硬さを、２８ＧＰａより大きく（より具体的には、２８．５ＧＰａ、２９ＧＰａ、２９．５ＧＰａ以上）とすることができる。
このようにエピタキシャル層についても硬度の違いが生じる理由としては、化学機械研磨を行ったＳｉＣウエハよりも、Ｓｉ蒸気圧エッチングを行ったＳｉＣウエハの方が結晶欠陥が少なくなるため、エピタキシャル層に伝播する結晶欠陥の数も少なくなるからと考えられる。
以上に説明したように、本実施形態の薄型のＳｉＣウエハ４０の製造方法では、インゴット４から切り出された後のＳｉＣウエハ４０に対して、Ｓｉ蒸気圧エッチングを行うことで、厚みを１００μｍ以下まで小さくする薄化工程を含む。
これにより、Ｓｉ蒸気圧エッチングではエッチング時にＳｉＣウエハ４０に加工ダメージ及び応力が掛からないため、１００μｍ以下までＳｉＣウエハを薄くしてもヘアラインクラック等が生じない。また、Ｓｉ蒸気圧エッチングを行うことで、表面が分子レベルで平坦化されるので、研磨工程が不要となる。更には、Ｓｉ蒸気圧エッチングは高速で行うことも可能であるため、ＳｉＣウエハ４０を大幅に薄くする場合であっても短時間で薄化工程を行うことができる。
以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
図３等で説明した製造工程は一例であり、工程の順序を入れ替えたり、一部の工程を省略したり、他の工程を追加したりすることができる。また、上記実施形態及び変形例では、薄化工程はＳｉ蒸気圧エッチングのみにより行われるが、これに代えて、薄化工程を機械的な研削とＳｉ蒸気圧エッチングにより行うこともできる。この場合、先に機械的な研削を行い、後でＳｉ蒸気圧エッチングを行うことで、切出し時及び機械的な研削時に生じた加工ダメージを取り除くことができるので、上記実施形態等のＳｉＣウエハ４０と同様の強度を有するＳｉＣウエハを製造できる。なお、加工ダメージを取り除くためには、Ｓｉ蒸気圧エッチングを用いてＳｉＣウエハの表面から少なくとも２０μｍ（更に好ましくは少なくとも５０μｍ）エッチングすることが好ましい。
上記で説明した温度条件及び圧力条件等は一例であり、適宜変更することができる。また、上述した高温真空炉１０以外の加熱装置を用いたり、多結晶のＳｉＣウエハ４０を用いたり、坩堝３０と異なる形状又は素材の容器を用いたりしても良い。例えば、収容容器の外形は円柱状に限られず、立方体状又は直方体状であっても良い。
４ インゴット
１０ 高温真空炉
３０ 坩堝
４０ ＳｉＣウエハ
４１ 刻印

Claims (17)

  1. インゴットから切り出された後のＳｉＣウエハに対して、Ｓｉ蒸気圧下で加熱することで表面をエッチングするＳｉ蒸気圧エッチングを行うことで、厚みを１００μｍ以下まで小さくする薄化工程を含むことを特徴とする薄型のＳｉＣウエハの製造方法。
  2. 請求項１に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記インゴットから切り出された後であって、前記ＳｉＣウエハの厚さを調整するための機械的な研削が行われていない前記ＳｉＣウエハに対して、前記Ｓｉ蒸気圧エッチングを行うことを特徴とする薄型のＳｉＣウエハの製造方法。
  3. 請求項１又は２に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記インゴットからの切出し時に形成された前記ＳｉＣウエハの表面荒れを除去しつつ、当該ＳｉＣウエハの厚みを小さくすることを特徴とする薄型のＳｉＣウエハの製造方法。
  4. 請求項１から３までの何れか一項に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記ＳｉＣウエハの厚みを１００μｍ以上除去することを特徴とする薄型のＳｉＣウエハの製造方法。
  5. 請求項１から４までの何れか一項に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、被処理面のエッチング速度が５００ｎｍ／ｍｉｎ以上のＳｉ蒸気圧エッチングが少なくとも行われることを特徴とする薄型のＳｉＣウエハの製造方法。
  6. 請求項１から５までの何れか一項に記載の薄型のＳｉＣウエハの製造方法であって、
    前記ＳｉＣウエハの面のうち、エピタキシャル層を形成するための面を主面としたときに、
    前記薄化工程では、前記ＳｉＣウエハの主面、及び、当該主面の裏面の両方がエッチングされることを特徴とする薄型のＳｉＣウエハの製造方法。
  7. 請求項１から６までの何れか一項に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、表面が所定の形状に除去されることで情報を示す刻印が形成された前記ＳｉＣウエハに対して、前記Ｓｉ蒸気圧エッチングを行うことを特徴とする薄型のＳｉＣウエハの製造方法。
  8. 請求項７に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程の前に、前記ＳｉＣウエハに前記刻印を形成する刻印形成工程が行われることを特徴とする薄型のＳｉＣウエハの製造方法。
  9. 請求項１から８までの何れか一項に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記ＳｉＣウエハの位置に応じてエッチング量を異ならせるように、前記Ｓｉ蒸気圧エッチングを行うことを特徴とする薄型のＳｉＣウエハの製造方法。
  10. 請求項９に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記ＳｉＣウエハの中央部の厚みよりも外縁部の厚みが厚くなるように、かつ前記中央部の厚みが１００μｍ以下となるように前記Ｓｉ蒸気圧エッチングを行うことを特徴とする薄型のＳｉＣウエハの製造方法。
  11. 請求項９又は１０に記載の薄型のＳｉＣウエハの製造方法であって、
    前記薄化工程では、前記ＳｉＣウエハの厚みを小さくするとともに、前記ＳｉＣウエハの面取りを行うことを特徴とする薄型のＳｉＣウエハの製造方法。
  12. インゴットから切り出された後のＳｉＣウエハに対して、機械的な研削により厚みを小さくした後に、Ｓｉ蒸気圧下で加熱することで表面をエッチングするＳｉ蒸気圧エッチングを行って更に厚みを小さくすることで、厚みを１００μｍ以下まで小さくする薄化工程を含むことを特徴とする薄型のＳｉＣウエハの製造方法。
  13. 表面が所定の形状に除去されることで情報を示す刻印が形成されており、厚さが１００μｍ以下の薄型であることを特徴とするＳｉＣウエハ。
  14. 請求項１３に記載のＳｉＣウエハであって、
    エピタキシャル層を形成する前のウエハであり、
    ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件で表面を計測した硬さが２７ＧＰａ以上の部分が含まれていることを特徴とするＳｉＣウエハ。
  15. 請求項１３に記載のＳｉＣウエハであって、
    表面にエピタキシャル層が形成されており、
    ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件でエピタキシャル層の表面を計測した硬さが２９．５ＧＰａ以上の部分が含まれていることを特徴とするＳｉＣウエハ。
  16. 請求項１３に記載のＳｉＣウエハであって、
    エピタキシャル層を形成する前のウエハであり、
    ナノインデンテーション法を用い、荷重を５００ｍＮ又は押し込み量を１μｍとした条件で表面を計測した硬さが、化学機械研磨を行った後のＳｉＣウエハよりも高いことを特徴とするＳｉＣウエハ。
  17. 請求項１３に記載のＳｉＣウエハであって、
    中央部と外縁部を含んで構成されており、前記中央部の厚みよりも前記外縁部の厚みが厚いことを特徴とするＳｉＣウエハ。
JP2016201928A 2015-11-26 2016-10-13 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ Pending JP2017105697A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015231063 2015-11-26
JP2015231063 2015-11-26

Publications (1)

Publication Number Publication Date
JP2017105697A true JP2017105697A (ja) 2017-06-15

Family

ID=59060447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016201928A Pending JP2017105697A (ja) 2015-11-26 2016-10-13 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ

Country Status (4)

Country Link
US (2) US20170236905A1 (ja)
JP (1) JP2017105697A (ja)
KR (1) KR20170061606A (ja)
TW (1) TWI746468B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167337A1 (ja) * 2018-03-01 2019-09-06 住友電気工業株式会社 炭化珪素基板
JP2020015643A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
WO2020022415A1 (ja) * 2018-07-25 2020-01-30 東洋炭素株式会社 ＳｉＣウエハの製造方法
WO2020022391A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP2020015646A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP2020015645A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP2020015644A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP2020017627A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
WO2020179795A1 (ja) 2019-03-05 2020-09-10 学校法人関西学院 ＳｉＣ基板の製造方法及びその製造装置
JP2022176019A (ja) * 2021-05-14 2022-11-25 日揚科技股▲分▼有限公司 硬質材料加工システム
DE102022211983A1 (de) 2021-11-11 2023-05-11 Disco Corporation HERSTELLUNGSVERFAHREN FÜR EIN SiC-SUBSTRAT

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
CN109072478B (zh) * 2016-04-28 2021-12-03 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN114303232A (zh) * 2019-08-06 2022-04-08 株式会社电装 SiC衬底的制造方法
JPWO2021060367A1 (ja) * 2019-09-27 2021-04-01
CN111403273B (zh) * 2020-03-12 2022-06-14 上海华力集成电路制造有限公司 晶圆减薄工艺方法
KR102236397B1 (ko) * 2020-11-27 2021-04-02 에스케이씨 주식회사 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
KR102236394B1 (ko) * 2020-11-27 2021-04-02 에스케이씨 주식회사 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JP7298940B2 (ja) * 2020-09-22 2023-06-27 セニック・インコーポレイテッド 炭化珪素ウエハ及びその製造方法
CN116323713A (zh) 2020-10-14 2023-06-23 住友化学株式会社 固化性组合物及固化膜
KR20230088390A (ko) 2020-10-14 2023-06-19 스미또모 가가꾸 가부시키가이샤 경화성 조성물
KR20230096008A (ko) 2020-10-29 2023-06-29 스미또모 가가꾸 가부시키가이샤 경화성 조성물
TWI818416B (zh) * 2021-03-24 2023-10-11 環球晶圓股份有限公司 晶圓
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer
CN115338995A (zh) * 2021-05-14 2022-11-15 日扬科技股份有限公司 硬质材料加工装置及其系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2014031306A (ja) * 2012-07-10 2014-02-20 Hitachi Metals Ltd 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板
JP2015002218A (ja) * 2013-06-13 2015-01-05 学校法人関西学院 ＳｉＣ基板の表面処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310445B (ja) * 1993-06-24 1997-07-11 Tokyo Electron Co Ltd
US8993460B2 (en) * 2013-01-10 2015-03-31 Novellus Systems, Inc. Apparatuses and methods for depositing SiC/SiCN films via cross-metathesis reactions with organometallic co-reactants
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6282512B2 (ja) * 2014-03-31 2018-02-21 東洋炭素株式会社 ＳｉＣ基板の潜傷深さ推定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009509339A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
JP2014031306A (ja) * 2012-07-10 2014-02-20 Hitachi Metals Ltd 高融点材料単結晶基板への識別マークの形成方法、及び高融点材料単結晶基板
JP2015002218A (ja) * 2013-06-13 2015-01-05 学校法人関西学院 ＳｉＣ基板の表面処理方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167337A1 (ja) * 2018-03-01 2019-09-06 住友電気工業株式会社 炭化珪素基板
CN111788339B (zh) * 2018-03-01 2022-08-09 住友电气工业株式会社 碳化硅基板
JPWO2019167337A1 (ja) * 2018-03-01 2021-02-12 住友電気工業株式会社 炭化珪素基板
CN111788339A (zh) * 2018-03-01 2020-10-16 住友电气工业株式会社 碳化硅基板
JP2020015645A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP7217100B2 (ja) 2018-07-25 2023-02-02 株式会社デンソー ＳｉＣウェハの製造方法
JP2020015644A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP2020017627A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP7311953B2 (ja) 2018-07-25 2023-07-20 株式会社デンソー ＳｉＣウェハの製造方法
WO2020022391A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
WO2020022415A1 (ja) * 2018-07-25 2020-01-30 東洋炭素株式会社 ＳｉＣウエハの製造方法
JP2020015643A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP7419233B2 (ja) 2018-07-25 2024-01-22 東洋炭素株式会社 ＳｉＣウエハの製造方法
JP2020015646A (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハの製造方法
JP7300247B2 (ja) 2018-07-25 2023-06-29 株式会社デンソー ＳｉＣウェハの製造方法
JP7228348B2 (ja) 2018-07-25 2023-02-24 株式会社デンソー ＳｉＣウェハの製造方法
JP7406914B2 (ja) 2018-07-25 2023-12-28 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
WO2020179795A1 (ja) 2019-03-05 2020-09-10 学校法人関西学院 ＳｉＣ基板の製造方法及びその製造装置
JP7198881B2 (ja) 2021-05-14 2023-01-04 日揚科技股▲分▼有限公司 硬質材料加工システム
JP2022176019A (ja) * 2021-05-14 2022-11-25 日揚科技股▲分▼有限公司 硬質材料加工システム
KR20230069019A (ko) 2021-11-11 2023-05-18 가부시기가이샤 디스코 SiC 기판의 제조 방법
DE102022211983A1 (de) 2021-11-11 2023-05-11 Disco Corporation HERSTELLUNGSVERFAHREN FÜR EIN SiC-SUBSTRAT

Also Published As

Publication number Publication date
US20170236905A1 (en) 2017-08-17
KR20170061606A (ko) 2017-06-05
US20180069084A1 (en) 2018-03-08
TWI746468B (zh) 2021-11-21
TW201742103A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
JP2017105697A (ja) 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN110431654B (zh) 改性SiC晶片的制造方法、附有外延层的SiC晶片、其制造方法、及表面处理方法
JP6751875B2 (ja) ＳｉＣ基板の表面処理方法
JP6232329B2 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
EP3128535B1 (en) Surface treatment method for sic substrates and semiconductor production method
CN107004592B (zh) 碳化硅基板的蚀刻方法及收容容器
WO2020022415A1 (ja) ＳｉＣウエハの製造方法
WO2018216657A1 (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
CN106030774B (zh) SiC基板的潜伤深度推定方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP2020015645A (ja) ＳｉＣウェハの製造方法
JP2019006629A (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド複合体および単結晶ダイヤモンド基板
JP7228348B2 (ja) ＳｉＣウェハの製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP7300247B2 (ja) ＳｉＣウェハの製造方法
JP7217100B2 (ja) ＳｉＣウェハの製造方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20161110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220526