TWI746468B - 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓 - Google Patents

薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓 Download PDF

Info

Publication number
TWI746468B
TWI746468B TW105133290A TW105133290A TWI746468B TW I746468 B TWI746468 B TW I746468B TW 105133290 A TW105133290 A TW 105133290A TW 105133290 A TW105133290 A TW 105133290A TW I746468 B TWI746468 B TW I746468B
Authority
TW
Taiwan
Prior art keywords
sic wafer
vapor pressure
thickness
etching
manufacturing
Prior art date
Application number
TW105133290A
Other languages
English (en)
Other versions
TW201742103A (zh
Inventor
鳥見聡
篠原正人
寺元陽次
矢吹紀人
野上暁
北畠真
Original Assignee
日商東洋炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋炭素股份有限公司 filed Critical 日商東洋炭素股份有限公司
Publication of TW201742103A publication Critical patent/TW201742103A/zh
Application granted granted Critical
Publication of TWI746468B publication Critical patent/TWI746468B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種薄型SiC晶圓之製造方法，其能以不產生龜裂等之方法薄化加工SiC晶圓，並可省略SiC晶圓之厚度調整後之研磨。

於此薄型SiC晶圓(40)之製造方法中，包含有一薄化步驟，其藉由進行利用在Si蒸氣壓下對自晶錠(4)切取後的SiC晶圓(40)進行加熱而蝕刻表面之Si蒸氣壓蝕刻，將厚度減小至100μm以下。

Description

薄型SiC晶圓之製造方法及薄型SiC晶圓
本發明主要關於一種對SiC晶圓進行薄化步驟而製造薄型之SiC晶圓之方法及薄型SiC晶圓。
近年來，作為半導體元件之小型化及降低導通電阻(on-resistance)等目的，產生了對薄型之SiC晶圓之需求。專利文獻1、2及非專利文獻1記載有一種用以薄化加工SiC晶圓之處理。譬如，於非專利文獻1記載有一種使用鑽石磨輪(Diamond wheel)等對SiC晶圓進行機械研削(grinding)，而薄化加工SiC晶圓之方法。
於專利文獻3記載有一種Si蒸氣壓蝕刻，其藉由在Si蒸氣壓下加熱SiC晶圓而進行蝕刻。於專利文獻3中，記載有一種藉由對被機械研削及研磨(lapping)後之SiC晶圓進行Si蒸氣壓蝕刻，進而對因機械研磨等而產生的表面之粗糙部分進行平整之處理。
於非專利文獻2及非專利文獻3記載有一種藉由電漿CVM(Chemical Vaporization Machining)而去除SiC晶圓的表面之處理。於非專利文獻2中，記載有藉由對被機械研 削及研磨後之SiC晶圓進行電漿CVM，進而將SiC晶圓薄化加工至約60μm之處理。
於專利文獻4記載有一種藉由雷射加工、鑽石刀具之切削加工、乾式蝕刻、或離子植入等，於晶種預先形成刻印(mark)，且於自晶種形成SiC晶圓時維持該刻印之構成。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開2014-229843號公報
專利文獻2：日本專利第5550738號公報
專利文獻3：日本特開2011-247807號公報
專利文獻4：日本特開2014-75380號公報
[非專利文獻]
非專利文獻1：Roland Rupp et al, “Performance of a 650V SiC diode with reduced chip thickness”, Material Science Forum, vol.717-720, 2012年，pp.921-924
非專利文獻2：Yu Okada et al, “Thinning of a two-inch silicon carbide wafer by plasma chemical vaporization machining using a slit electrode”, Material Science Forum, vol.778-720, 2014年，pp.750-753
非專利文獻3：Yasuhisa Sano et al, “Polishing Characteristics of 4H-SiC Si-face and C-face by Plasma Chemical Vaporization Machining”, Material Science Forum, vol.556-557, 2007年，pp.757-760
然而，於如專利文獻1、2、及非專利文獻1之方式進行機械研削之情況下，雖然在進行研削時藉由朝SiC晶圓之加壓，而將研削速度加快，但卻會因此而於SiC晶圓產生加工損傷及應力，進而成為於結晶產生應變等之原因。其結果，可能於SiC晶圓形成變質層、或造成SiC晶圓破裂。此外，於非專利文獻1中記載有，在進行機械研削而使厚度成為110μm以下之情況下，會形成發絲狀裂紋(hairline crack)，因此於進行機械研削之情況下，110μm即為加工界限。此外，由於進行機械研削之情況下，表面粗糙度變大，因而於該研削後還需要機械研磨、化學機械研磨等之步驟。
於專利文獻3中，完全無關於SiC晶圓之厚度之記載。此外，於專利文獻3中，進行Si蒸氣壓蝕刻，並不是為了薄化加工SiC晶圓，而是為了去除SiC晶圓之表面粗糙度。換一種說法，其係對已藉由機械研削而調整了厚度後之SiC晶圓進行Si蒸氣壓蝕刻。
於非專利文獻2中，與專利文獻3同樣，揭示一種對被機械研削後之SiC晶圓進行電漿CVM之方法。一般來說，電漿CVM之蝕刻速度，係較Si蒸氣壓蝕刻慢，因此，於薄化加工SiC晶圓時需花費時間。
本發明係鑑於以上之情狀而完成者，其主要目的，在 於提供一種薄型SiC晶圓之製造方法，其能以不產生龜裂等之方法薄化加工SiC晶圓，並可省略SiC晶圓之厚度調整後之研磨。
(解決問題之技術手段及功效)
本發明所欲解決之問題，誠如以上之說明，下面對用以解決此問題之手段及其功效進行說明。
根據本發明之第1觀點，提供一種薄型SiC晶圓之製造方法，其包含：薄化步驟，其藉由進行利用在Si蒸氣壓下對自晶錠(Ingot)切取後的SiC晶圓進行加熱而蝕刻表面之Si蒸氣壓蝕刻，將厚度減小至100μm以下。
藉此，於Si蒸氣壓蝕刻下不會在蝕刻時對SiC晶圓產生加工損傷及應力，因而即使將SiC晶圓薄化加工至100μm以下，也不會產生發絲狀裂紋等。此外，藉由進行Si蒸氣壓蝕刻，可將表面以分子級加以平整，因而變得不需要研磨步驟。並且，由於Si蒸氣壓蝕刻還可以高速進行，因此即是於大幅薄化加工SiC晶圓之情況下，仍可在短時間內進行薄化步驟。
並且，使用Si蒸氣壓蝕刻將厚度減小之SiC晶圓，係較使用機械研磨將厚度減小之SiC晶圓的強度高。因此，可彌補因SiC晶圓之薄化而造成之強度降低。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中，對被自上述晶錠切取後且未進行用以調整上述SiC晶圓的厚度之機械研削之上述SiC晶圓，進行上述 Si蒸氣壓蝕刻。
藉此，可取代進行用以調整厚度之機械研削，而進行Si蒸氣壓蝕刻，因而可減少步驟數。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中，一面去除自上述晶錠切割時而形成的上述SiC晶圓之表面粗糙部分，一面減小該SiC晶圓之厚度。
藉此，可對自晶錠之切取後不太進行研削及研磨等處理之SiC晶圓進行Si蒸氣壓蝕刻，以進行薄化及表面之平整。
於上述薄型SiC晶圓之製造方法，較佳為，於上述薄化步驟中，將上述SiC晶圓之厚度去除100μm以上。
藉此，由於Si蒸氣壓蝕刻還可以高速進行，因此，即使於將SiC晶圓去除100μm以上之情況下，仍可完全去除迄此而提及的步驟之加工損傷，並且可於短時間內進行薄化步驟。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中進行之上述Si蒸氣壓蝕刻，其對被處理面之蝕刻速度為500nm/min以上。
藉此，只要在適宜條件下進行Si蒸氣壓蝕刻，即可達到500nm/min以上之速度，因而即使於大幅薄化加工SiC晶圓之情況下，仍可於短時間內進行薄化步驟。
於上述薄型SiC晶圓之製造方法中，較佳可採用以下之方法。亦即，於將上述SiC晶圓之表面中的用以形成磊晶層(epitaxial layer)之表面作為主面時，於上述薄化步驟 中，對上述SiC晶圓之主面及該主面之背面的兩者進行蝕刻。
藉此，可同時去除主面及背面兩者的表面粗糙部分。此外，藉由同時蝕刻兩面，而可以高速進行蝕刻。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中，對藉由依規定的形狀將表面去除而形成有顯示資訊之刻印之上述SiC晶圓，進行上述Si蒸氣壓蝕刻。
藉此，於Si蒸氣壓蝕刻中，與機械研磨及研削不同，連自SiC晶圓之表面凹陷之部分也可蝕刻，因此，即使進行薄化步驟，仍可殘留刻印。因此，可不用在薄型SiC晶圓形成刻印，因而可防止薄型SiC晶圓之破裂。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟前進行刻印形成步驟，該刻印形成步驟係於上述SiC晶圓形成上述刻印。
藉此，如上述，於Si蒸氣壓蝕刻中，在薄化步驟後也殘留刻印，因此可在薄化步驟前進行刻印形成步驟。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中，以使蝕刻量根據上述SiC晶圓之位置而不同之方式進行上述Si蒸氣壓蝕刻。
藉此，於Si蒸氣壓蝕刻中，可根據條件控制SiC晶圓之各部分之蝕刻量，因此可製造所希望的形狀之SiC晶圓。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述 薄化步驟中，以上述SiC晶圓的外緣部之厚度較中央部之厚度厚之方式進行上述Si蒸氣壓蝕刻。
藉此，可提高SiC晶圓之機械強度。
於上述薄型SiC晶圓之製造方法中，較佳為，於上述薄化步驟中，將上述SiC晶圓之厚度減小，並進行上述SiC晶圓之倒角。
藉此，不僅薄化步驟而且外周面之處理，也可以Si蒸氣壓蝕刻進行。
根據本發明之第2觀點，提供一種薄型SiC晶圓之製造方法，其包含：薄化步驟，其在對自晶錠切取後之SiC晶圓進行機械研削而將厚度減小之後，藉由進行利用在Si蒸氣壓下加熱而蝕刻表面之Si蒸氣壓蝕刻，進一步減小厚度，進而將厚度減小至100μm以下。
藉此，即使於切割及機械研削之後進行Si蒸氣壓蝕刻之情況下，表面仍被以分子級加以平整，因此不需要研磨步驟，而可製造強度高之SiC晶圓。
根據本發明之第3觀點，提供一種薄型SiC晶圓，其藉由依規定之形狀將表面去除而形成顯示資訊之刻印，且該薄型SiC晶圓之厚度為100μm以下。
先前技術中，由於藉由機械之研削進行薄化步驟，因此在薄化步驟前形成刻印之情況下，刻印會於薄化步驟時也被去除。另一方面，在薄化步驟後之薄型SiC晶圓上形成刻印之情況下，SiC晶圓有可能破裂。這點藉由進行Si蒸氣壓蝕刻，可實現形成有刻印之薄型SiC晶圓。
於上述SiC晶圓中，較佳可採用以下之構成。亦即，其為形成磊晶層之前的晶圓。並且，包含有硬度為27GPa以上之部分，該硬度係使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量表面而得。
於上述SiC晶圓中，較佳可採用以下之構成。亦即，於表面形成有磊晶層。並且，包含有硬度為29.5GPa以上之部分，該硬度係使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量磊晶層的表面而得。
於上述SiC晶圓中，較佳可採用以下之構成。亦即，其為形成磊晶層之前的晶圓。並且，使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量表面而得之硬度，係較進行化學機械研磨之後的SiC晶圓高。
使用如上述之Si蒸氣壓蝕刻之SiC晶圓，其強度係較使用先前之化學機械研磨之SiC晶圓高，因而可彌補因SiC晶圓之薄化而引起之強度降低。
4‧‧‧晶錠
10‧‧‧高溫真空爐
30‧‧‧坩堝
40‧‧‧SiC晶圓
41‧‧‧刻印
圖1為說明在本發明之Si蒸氣壓蝕刻中使用之高溫真空爐之概要之圖。
圖2為顯示先前之磊晶形成用之SiC晶圓之製造步驟之示意圖。
圖3為顯示本實施形態之磊晶形成用之SiC晶圓之製 造步驟之示意圖。
圖4為顯示Si面及C面之Si蒸氣壓蝕刻前後的狀況之顯微鏡照片。
圖5為顯示Si面及C面之蝕刻速度與溫度之關係之曲線圖。
圖6為顯示惰性氣體之壓力與蝕刻速度之關係之曲線圖。
圖7為顯示Si蒸氣壓蝕刻前的、刻印之顯微鏡照片、與刻印之寬度及深度之測量結果之曲線圖。
圖8為顯示Si蒸氣壓蝕刻後的、刻印之顯微鏡照片、與刻印之寬度及深度之測量結果之曲線圖。
圖9為顯示第1變形例之磊晶形成用之SiC晶圓之製造步驟之示意圖。
圖10為顯示Si蒸氣壓蝕刻前之SiC晶圓的厚度之分佈之曲線圖。
圖11為顯示Si蒸氣壓蝕刻後之SiC晶圓的厚度之分佈之曲線圖。
圖12為顯示第2變形例之磊晶形成用之SiC晶圓之製造步驟之示意圖。
圖13為顯示Si蒸氣壓蝕刻後之蝕刻量之分佈之曲線圖。
圖14為顯示藉由奈米壓印方法對化學機械研磨後的SiC晶圓、及Si蒸氣壓蝕刻後之SiC晶圓進行硬度測量之結果之威布爾分佈(Weibull distribution)之圖。
圖15為顯示藉由奈米壓印方法對在化學機械研磨後形成磊晶層之SiC晶圓、及於Si蒸氣壓蝕刻後形成磊晶層之SiC晶圓進行硬度測量之結果之威布爾分佈之圖。
其次，參照圖式對本發明之實施形態進行說明。首先，參照圖1，對在本實施形態之加熱處理中使用之高溫真空爐10進行說明。
如圖1所示，高溫真空爐10具備主加熱室21、及預備加熱室22。主加熱室21至少可將表面由單晶4H-SiC等構成之SiC晶圓40(單晶SiC基板)加熱為1000℃以上且2300℃以下之溫度。預備加熱室2係用以於以主加熱室21加熱之前對SiC晶圓40進行預備加熱之空間。
於主加熱室21連接有真空形成用閥23、惰性氣體注入用閥24、及真空計25。真空形成用閥23可調整主加熱室21之真空度。惰性氣體注入用閥24，可調整主加熱室21內之惰性氣體(譬如Ar氣體)之壓力。真空計25可測量主加熱室21內之真空度。
於主加熱室21之內部具備加熱器26。此外，於主加熱室21之側壁及天花板固定有省略圖示之熱反射金屬板，此熱反射金屬板，係被構成為使加熱器26之熱朝主加熱室21之中央部反射。藉此，可強力且均勻地加熱SiC晶圓40，進而使SiC晶圓40昇溫至1000℃以上且2300℃以下之溫度。再者，作為加熱器26，譬如可使用電 阻加熱式之加熱器或高頻感應加熱式之加熱器。
高溫真空爐10，係對被收容在坩堝(收容容器)30之SiC晶圓40進行加熱。坩堝30係載置於適宜之支撐台等上，且被構成為藉由此支撐台移動，至少能自預備加熱室移動至主加熱室。坩堝30具備可相互嵌合之上容器31及下容器32。坩堝30之下容器32，係可支撐該SiC晶圓40，以使SiC晶圓40之主面及背面(若以結晶面表現，則為(0001)面及(000-1)面(Si面及C面))之兩者露出。在此，主面係指SiC晶圓40之表面中的面積為最大之2面(圖1之上面及下面)中的一面，且為在後步驟形成有磊晶層之表面。背面係主面背側之面。
坩堝30係於構成收容SiC晶圓40之內部空間之壁面(上面、側面、底面)之部分，依自外部側朝內部空間側之順序，由鉭層(Ta)、碳化鉭層(TaC及Ta2C)、及鉭矽化物層(TaSi2或Ta5Si3等)構成。
此鉭矽化物層，係藉由進行加熱而朝內部空間供給Si。此外，由於坩堝30包含有鉭層及碳化鉭層，因此可取入周圍之C蒸氣。藉此，加熱時可將內部空間內設定為高純度之Si氣氛。再者，也可取代設置鉭矽化物層，而於內部空間配置固態之Si等。該情況下，藉由固態之Si在加熱時昇華，可將內部空間內設定為高純度之Si氣氛。
當加熱SiC晶圓40時，首先如圖1之點劃線所示，將坩堝30配置於高溫真空爐10之預備加熱室22內，且 以適宜之溫度(譬如約800℃)進行預備加熱。接著，使坩堝30朝預先被昇溫至設定溫度(譬如，約1800℃)之主加熱室21移動。然後，一面調整壓力等一面加熱SiC晶圓40。再者，也可省略預備加熱。
其次，對在本實施形態進行之Si蒸氣壓蝕刻進行說明。本實施形態中，將具有傾斜角(off-angle)之SiC晶圓40收容於坩堝30，於高純度之Si蒸氣壓下且在1500℃以上且2200℃以下、更佳希望能在1600℃以上且2000℃以下之溫度範圍內，使用高溫真空爐10進行加熱。藉由於此條件下將SiC晶圓40加熱，一面蝕刻表面一面對該表面進行平整。於此Si蒸氣壓蝕刻時，會進行以下所示之反應。簡單地說明如下，藉由在Si蒸氣壓下加熱SiC晶圓40，SiC晶圓40之SiC被熱分解，並且藉由與Si之化學反應而成為Si2C或SiC2等進行昇華，然後，Si氣氛下之Si在SiC晶圓40之表面與C結合而引起自組織化，進而被平整處理。
(1)SiC(s)→Si(v)I+C(s)I
(2)2SiC(s)→Si(v)II+SiC2(v)
(3)SiC(s)+Si(v)I+II→Si2C(v)
接著，對自晶錠4製造磊晶形成用之SiC晶圓40之步驟進行說明。首先，參照圖2對先前之製造步驟進行說明。
如圖2所示，首先藉由鑽石線鋸等之切割手段以規定之間隔切割晶錠4，自晶錠4切取複數片之SiC晶圓 40(晶圓切割步驟)。於被如此切取之SiC晶圓40(切片狀晶圓)之主面及背面存在有切割時形成之大的表面粗糙部分。圖2中，示意顯示此SiC晶圓40之立體圖及剖視圖。
接著，藉由機械加工等對SiC晶圓40之外周面(平行於厚度方向之面、與主面垂直或大致垂直之面)進行倒角(外周面加工步驟)。如圖2所示，此倒角可為於外周面形成規定的圓弧之圓倒角，也可為以規定之角度斜切之倒角。
接著，藉由鑽石磨輪等對SiC晶圓40主面或背面進行機械研削(薄化步驟)。薄化步驟係為了將SiC晶圓40加工成所希望之厚度而進行之步驟。於藉由機械研削進行薄化步驟之情況下，SiC晶圓40之表面依然為粗糙面。因此，進行機械研磨步驟及化學機械研磨步驟，對SiC晶圓40之表面進行平整。
然後，於SiC晶圓40之表面(主面或背面)，譬如，藉由照射雷射選擇性地去除該表面(選擇性地形成槽)，而形成刻印41。刻印41係用以識別SiC晶圓40之資訊(具體為文字、符號、條碼等)。藉由以上製程，製造形成磊晶層之前的SiC晶圓(換言之，用以形成磊晶層之SiC晶圓、或「開盒即用(EPI-READY)」晶圓)。再者，磊晶形成用之SiC晶圓40之製造方法係各種各樣，上述中說明之方法，係一例而已。
在此，近年來，作為半導體元件之小型化及降低導通 電阻等目的，產生了對薄型(譬如厚度100μm以下)之SiC晶圓40之需求。然而，於以先前之方法製造薄型之SiC晶圓40之情況下，存在有以下所示之問題。亦即，於製造薄型之SiC晶圓40之情況下，需要在薄化步驟中將SiC晶圓40研削至變薄為止。然而，如非專利文獻1之記載，於機械研削中若厚度為110μm以下，則會產生龜裂，因而不能形成薄型之SiC晶圓40。即使假定為已形成完成薄型SiC晶圓40之情況，因在機械研磨步驟中對SiC晶圓40施加有壓力，因而仍有可能於SiC晶圓40形成變質層、或造成SiC晶圓40破裂。並且，於在薄型SiC晶圓40上形成刻印41之情況下，也可能造成SiC晶圓40破裂。然而，在薄化步驟前形成刻印41之情況下，由於刻印41之槽以外之部分會因薄化步驟而被研削，因而刻印41會消失。如此，於先前之方法中，製造薄型SiC晶圓40(尤其是附設刻印41之SiC晶圓40)會有困難。
相對於此，於本實施形態中，可簡單且確實地製造磊晶形成用之薄型SiC晶圓40。以下，參照圖3對本實施形態之薄型SiC晶圓40之製造方法進行說明。
本實施形態之製造方法，係與先前例同樣，首先進行晶圓切割步驟及外周面加工步驟。然後，進行刻印形成步驟。於先前例中，最後進行刻印形成步驟，但於本實施形態中，在薄化步驟之前進行刻印形成步驟。再者，本實施形態之晶圓切割步驟、外周面加工步驟、刻印形成步驟， 係如同在先前例中說明之步驟。
然後，將形成有刻印41之SiC晶圓40收容於坩堝30，使用高溫真空爐10對SiC晶圓40進行Si蒸氣壓蝕刻(薄化步驟)。於此薄化步驟中，一直將Si蒸氣壓蝕刻進行至SiC晶圓40之厚度變為100μm以下(較佳為70μm以下)為止，且不進行機械研削之薄化步驟(換言之，對未被進行用以調整厚度之機械研削之SiC晶圓40進行Si蒸氣壓蝕刻)。若詳細地對厚度進行說明，該厚度係表示雖於SiC晶圓40之厚度上存在有誤差，但平均厚度卻為100μm以下等之意思。此外，於僅較厚地殘留有SiC晶圓40之一部分之情況下，表示SiC晶圓40之中央部(即、形成有磊晶層或形成有半導體元件之部分)之厚度為100μm以下等之意思。再者，於藉由在表面形成有槽而被分割為半導體元件之晶片尺寸等的SiC晶圓40之情況下，顯示不是形成有槽之部分，而是其以外之部分(形成有磊晶層或形成有半導體元件之部分)之厚度。
以下，對藉由Si蒸氣壓蝕刻進行薄化步驟的3個主要優點簡單地進行說明。(1)Si蒸氣壓蝕刻，係一面以分子級將表面加以平整一面進行蝕刻，因而不需要後續之研磨步驟。(2)詳細容待後述，但Si蒸氣壓蝕刻，係可藉由變更條件等而控制蝕刻速度。藉此，還可以高速(譬如，500nm/min)蝕刻SiC晶圓40。尤其是，於本實施形態中，由於同時蝕刻SiC晶圓40之主面與背面，因而能非常快速地將SiC晶圓40加工至100μm以下。並且，還存 在有藉由同時蝕刻主面及背面，可同時進行兩面之平整之優點(於電漿CVM中，由於不能同時加工SiC晶圓之兩面，因此具有不能充分地將SiC晶圓之一面平整之缺點，於非專利文獻3顯示有此狀況)。(3)Si蒸氣壓蝕刻係一種汽相蝕刻，因此作為刻印41而形成的槽之底部也被蝕刻。因此，於本實施形態中，即使於進行薄化步驟之後，也能殘留刻印41。再者，於專利文獻3中，因在藉由機械研削步驟調整SiC晶圓40之厚度之後，且進一步進行機械研磨之後進行Si蒸氣壓蝕刻，因而其用途與本實施形態不同。此外，可認為蝕刻速度及蝕刻量也大為不同。
其次，根據實驗資料等對上述功效詳細地進行說明。首先，參照圖4對Si蒸氣壓蝕刻之平整加工進行說明。
圖4為顯示Si面及C面之Si蒸氣壓蝕刻前後的狀況之顯微鏡照片。由此顯微鏡照片可知，藉由進行Si蒸氣壓蝕刻，於Si面及C面之兩者，切割時之表面粗糙部分等已去除而被平整。藉此，於本實施形態中，可同時進行減小SiC晶圓的厚度之處理、及去除表面粗糙部分之處理。於本實施形態中，由於對Si面及C面之兩者進行蝕刻，因而Si面及C面分別相當於被處理面。此外，由圖5記載之表面粗糙度之變化，也可知表面已被平整。藉由進行Si蒸氣壓蝕刻，可將表面平整至超過進行化學機械研磨之情況之等級。
其次，參照圖5及圖6對控制Si蒸氣壓蝕刻之蝕刻速度之情況進行說明。
控制SiC晶圓40的蝕刻速度之參數之一，係加熱溫度。圖5為顯示在規定之環境下，使加熱溫度自1750℃變化至2000℃附近時的蝕刻速度之變化之阿瑞尼氏曲線圖(Arrhenius plot prograf)。在此，蝕刻速度之變化，係個別對Si面及C面進行繪製而成。由該曲線圖可知，加熱溫度越高，則蝕刻速度越快。此外，此曲線圖之橫軸，係溫度之倒數，此曲線圖之縱軸，係對數顯示蝕刻速度。如圖5所示，由於此曲線圖成為直線，因此可估算譬如變更加熱溫度時之蝕刻速度。
控制SiC晶圓40之蝕刻速度之另一參數，係惰性氣體之壓力。圖6為顯示惰性氣體之壓力與蝕刻速度之關係之曲線圖。由此曲線圖可知，惰性氣體之壓力越高，則蝕刻速度越低。譬如，於加熱溫度為1800℃之情況下，藉由將壓力設為1Pa以下，可將一表面(圖6中為Si面)之蝕刻速度設為500nm/min以上。此外，藉由將壓力設為10Pa以上，可將蝕刻速度設為300nm/min以下。於蝕刻量少之情況下，藉由減慢蝕刻速度，可正確地估算蝕刻量。再者，也可首先以蝕刻速度快速之條件進行蝕刻，暫且測量SiC晶圓40之厚度而計算需要之蝕刻量，然後以蝕刻速度慢之條件一面正確地控制蝕刻量一面進行蝕刻。
此外，SiC晶圓40之蝕刻速度，譬如根據Si之供給源之不同也會變化。譬如，於在坩堝30之內部配置固態之Si(Si粒)之情況下，Si之供給容易度，係根據配置之數量及位置等而變化。藉由容易供給Si，可加快SiC晶圓 40之蝕刻速度。
接著，參照圖7及圖8，對即使進行Si蒸氣壓蝕刻仍殘留刻印41之情況進行說明。
圖7為顯示Si蒸氣壓蝕刻前的、(a)刻印41之顯微鏡照片、與(b)刻印之寬度及深度之測量結果之曲線圖。於此實驗中，Si蒸氣壓蝕刻前(薄化步驟前)之SiC晶圓40之厚度為350μm。如圖7(a)及圖7(b)明顯可知，Si蒸氣壓蝕刻前之刻印41，在深度方向之誤差大。此外，雖不能自圖7讀取，但存在有因進行雷射加工而產生之變質層。
圖8為顯示Si蒸氣壓蝕刻後的、(a)刻印41之顯微鏡照片、與(b)刻印之寬度及深度之測量結果之曲線圖。於此實驗中，Si蒸氣壓蝕刻後(薄化步驟後)之SiC晶圓40之厚度為65μm。由圖8(a)及圖8(b)明顯可知，即使進行約300μm之蝕刻，仍殘留有刻印41。刻印41之寬度，在Si蒸氣壓蝕刻之前後幾乎不變，深度雖藉由平整加工而會使平均深度略微下降，但作為刻印41仍殘留有充分之深度。此外，雖不能自圖8中看出，但藉由Si蒸氣壓蝕刻，可去除因進行雷射加工而產生之變質層。
如此，於本實施形態中，即使進行薄化步驟仍可殘留刻印41，因此可於薄化步驟後形成刻印41，以防止SiC晶圓40破裂。
其次，參照圖9至圖11，對上述實施形態之第1變形例進行說明。再者，於本變形例之說明中，對與前述之實施形態相同或類似之構件，有時會於圖式上賦予相同之 符號，並省略說明。
上述實施形態中，藉由薄化步驟均勻地對SiC晶圓40進行蝕刻，但於第1變形例中，根據SiC晶圓40之位置(尤其是沿被處理面的表面之方向之位置)而使蝕刻量不同。具體而言，於第1變形例之薄化步驟中，將SiC晶圓40之外緣部之蝕刻量，較其他之部分(譬如，磊晶形成部分、中心部)之蝕刻量減少。其結果，如圖9所示，可製造外緣部的厚度較其他部分之厚度大之SiC晶圓40。因為於外緣部不形成半導體元件，因而良率不會降低。藉由增大外緣部之厚度，可提高SiC晶圓40之機械強度，因此可提高良率。
圖10及圖11為顯示證實可進行第1變形例的加工之實驗結果之曲線圖。圖10及圖11顯示將外緣部之蝕刻量較其他部分減少而進行Si蒸氣壓蝕刻(薄化步驟)之實驗結果。圖10(a)為說明測量SiC晶圓40之厚度之方向之圖。圖10(b)為顯示圖10(a)之各方向上的、Si蒸氣壓蝕刻前之SiC晶圓40之厚度之曲線圖。如圖10(b)所示，Si蒸氣壓蝕刻前之SiC晶圓40，雖然外緣部之厚度較其他之部分略小，但基本上平坦。
圖11為顯示圖10(a)之各方向上的、Si蒸氣壓蝕刻後(薄化步驟後)之SiC晶圓40之厚度之曲線圖。藉由在SiC晶圓40之外緣部及其他部分使環境不同，如圖11所示，可將外緣部之蝕刻量較其他之部分減少。因此，可製造機械強度優異之薄型SiC晶圓40。再者，於第1變形例 中，其係同時進行SiC晶圓40之薄化步驟、及外緣部之厚度形成步驟，但也可分別進行。
其次，參照圖12及圖13，對上述實施形態之第2變形例進行說明。再者，於本變形例之說明中，對與前述之實施形態相同或類似之構件，有時會於圖式上賦予相同之符號，並省略說明。
上述實施形態中，藉由機械加工等進行外周面加工步驟，但於第2變形例中，如圖12所示，藉由Si蒸氣壓蝕刻進行外周面加工步驟。再者，於第2變形例中，外周面加工步驟係在薄化步驟後進行，但也可與上述實施形態同樣，在晶圓切割步驟與刻印形成步驟之間進行。
與第1變形例同樣，藉由使SiC晶圓40之周圍之環境不一致，譬如使加熱溫度等保持有分佈，則也可使蝕刻量保持有分佈。於第2變形例中，一面減少外緣部之蝕刻量，一面較外緣部進一步增加外側(即、外周面)之蝕刻量。藉此，如圖12所示，可一面為了補強而將外緣部之厚度增大，一面使用Si蒸氣壓蝕刻進行SiC晶圓40之倒角。
圖13為顯示證實可進行第2變形例的加工之實驗結果之曲線圖。圖13為顯示圖10(a)之各方向上的、Si蒸氣壓蝕刻後之蝕刻量之分佈之曲線圖。由圖13之曲線圖可知，與圖11之曲線圖同樣，外緣部之蝕刻量較中央部等少(外緣部之厚度大)。並且，於圖13之曲線圖中，蝕刻量在測量位置之端部附近變得最少，並且蝕刻量在端側略 有增多。因此，可以看出SiC晶圓40之測量位置之端部(外周面)已被蝕刻，且外周面被倒角。
其次，參照圖14，對Si蒸氣壓蝕刻後之SiC晶圓之硬度、與化學機械研磨後之SiC晶圓的硬度之差進行說明。圖14為顯示藉由奈米壓印方法對化學機械研磨後的SiC晶圓及Si蒸氣壓蝕刻後之SiC晶圓進行硬度測量之結果之威布爾分佈之圖。
於本實驗中，將相對於[11-20]方向的傾斜角為4度之4H-SiC之SiC晶圓的表面作為硬度之測量對象。SiC晶圓之表面(主面)，係指形成半導體元件之面，於本次之實驗中，為Si面即(0001)面。此外，一SiC晶圓，係於機械研磨後對表面進行化學機械研磨。另一SiC晶圓，係於機械研磨後，藉由在1850℃下之Si蒸氣壓蝕刻而自表面蝕刻去除40μm。再者，本發明中，其係一藉由Si蒸氣壓蝕刻而進行薄化步驟之構成，但於本實驗(後述之圖15之實驗也同樣)中，其目的旨在為了測量SiC晶圓表面之硬度，因此於機械研磨後進行Si蒸氣壓蝕刻。
作為硬度之測量方法，使用公知之奈米壓印方法。具體而言，藉由對測量對象之2個SiC晶圓施加500mN之負荷，將壓入量設定為1μm左右。亦即，於本次之測量中，測量出SiC晶圓之表面之硬度。然後，藉由求出負荷/接觸投影面積，算出硬度[GPa]。圖14顯示進行複數次該測量之結果之威布爾分佈。
圖14顯示Si蒸氣壓蝕刻後之SiC晶圓較化學機械研 磨後之SiC晶圓硬之情形。於本次之實驗結果中，祇限於進行了Si蒸氣壓蝕刻之情況，硬度才成為27GPa以上(換言之，至少一部分之硬度為27GPa以上)。當然，27.5GPa、28GPa以上的硬度者，也唯有進行了Si蒸氣壓蝕刻之SiC晶圓才能做到。此外，根據其他之觀點進行說明，若對此概率分佈中成為50%時之硬度進行比較，則相對於化學機械研磨後之SiC晶圓約為26GPa，而Si蒸氣壓蝕刻後之SiC晶圓約為28GPa。如此，藉由進行Si蒸氣壓蝕刻，可使在概率分佈中成為50%時之硬度較26GPa大(更具體為26GPa、27GPa、27.5GPa以上)。
如此，藉由使用Si蒸氣壓蝕刻，與使用化學機械研磨之情況比較，可製造硬度高之SiC晶圓。藉此，即使於如本實施形態將厚度減小至100μm以下之情況下，也可使SiC晶圓維持充分之強度。作為此種之硬度變高之理由，可認為是因為進行Si蒸氣壓蝕刻後之SiC晶圓之結晶缺陷較進行化學機械研磨後之SiC晶圓少。此外，根據申請人等之實驗，證明了進行Si蒸氣壓蝕刻後之SiC晶圓的硬度係較進行氫蝕刻後之SiC晶圓之硬度高。並且，根據申請人等之實驗，證明了在抗彎強度方面，Si蒸氣壓蝕刻後之SiC晶圓較機械研磨後之SiC晶圓高。
其次，參照圖15，對在以下之狀態下、即於上述2種類之SiC晶圓上再形成磊晶層之狀態下，同樣以奈米壓印方法測量硬度之結果進行說明。圖15為顯示藉由奈米壓印方法對在進行機械研磨且進行化學機械研磨之後形成 磊晶層之SiC晶圓、及進行機械研磨且進行Si蒸氣壓蝕刻之後形成磊晶層之SiC晶圓進行硬度測量之結果之威布爾分佈之圖。
於本實施形態之方法中，由於測量出表面約1μm之硬度，因此可判斷為圖15之測量結果顯示磊晶層之硬度。圖15顯示Si蒸氣壓蝕刻後形成之磊晶層，較化學機械研磨後形成之磊晶層硬之情況。於本次之實驗結果中，祇限於Si蒸氣壓蝕刻後形成之磊晶層，其硬度才成為29.5GPa以上(換言之，至少一部分之硬度為29.5GPa)。當然，30GPa、30.5Pa以上的硬度者，也唯有Si蒸氣壓蝕刻後之磊晶層才能做到。此外，根據其他之觀點進行說明，若對在此概率分佈中成為50%時之硬度進行比較，則相對於化學機械研磨後形成之磊晶層約為28GPa，而Si蒸氣壓蝕刻後形成之磊晶層約為29.5GPa。如此，藉由進行Si蒸氣壓蝕刻，可使在概率分佈中成為50%時之硬度較28GPa大(更具體為28.5GPa、29GPa、29.5GPa以上)。
作為如此地於磊晶層也產生硬度差異之理由，可認為是因為進行Si蒸氣壓蝕刻後之SiC晶圓的結晶缺陷較進行化學機械研磨後之SiC晶圓少，因而傳播於磊晶層之結晶缺陷之數量也變少之緣由。
如以上說明，於本實施形態之薄型SiC晶圓40之製造方法中，包含有一薄化步驟，其藉由對自晶錠4切取後之SiC晶圓40進行Si蒸氣壓蝕刻，將厚度減小至100μm以下。
藉此，於Si蒸氣壓蝕刻下不會在蝕刻時對SiC晶圓40產生加工損傷及應力，因而即使將SiC晶圓薄化加工至100μm以下，也不會產生發絲狀裂紋等。此外，藉由進行Si蒸氣壓蝕刻，可將表面以分子級加以平整，因而變得不需要研磨步驟。並且，由於Si蒸氣壓蝕刻還可以高速進行，因此即是於大幅薄化加工SiC晶圓之情況下，仍可在短時間內進行薄化步驟。
以上，對本發明之較適實施形態及變形例進行了說明，但上述構成譬如可變更如下。
圖3等中說明之製造步驟，係一例而已，也可更換步驟之順序、或省略一部分之步驟、或追加其他之步驟。此外，於上述實施形態及變形例中，薄化步驟係僅藉由Si蒸氣壓蝕刻而進行，但也可取代此，藉由機械研削及Si蒸氣壓蝕刻進行薄化步驟。該情況下，藉由先進行機械研削，然後進行Si蒸氣壓蝕刻，可去除切割時及機械研削時產生之加工損傷，因此可製造具有與上述實施形態等之SiC晶圓40同樣強度之SiC晶圓。再者，為了去除加工損傷，較佳為，使用Si蒸氣壓蝕刻自SiC晶圓表面蝕刻至少20μm(更佳為至少50μm)。
上述說明之溫度條件及壓力條件等，係一例而已，也可適宜地進行變更。此外，也可使用上述高溫真空爐10以外之加熱裝置、或使用多晶SiC晶圓40、或使用與坩堝30不同之形狀或材料之容器。譬如，收容容器之外形不限於圓柱狀，也可為立方體狀或長方體狀。
4‧‧‧晶錠
40‧‧‧SiC晶圓
41‧‧‧刻印

Claims (17)

  1. 一種薄型SiC晶圓之製造方法，其特徵在於包含：薄化步驟，其藉由進行利用在Si蒸氣壓下對自晶錠切取後的SiC晶圓進行加熱而蝕刻表面之Si蒸氣壓蝕刻，將厚度減小至100μm以下。
  2. 如請求項1之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，對被自上述晶錠切取後且未進行用以調整上述SiC晶圓的厚度之機械研削之上述SiC晶圓，進行上述Si蒸氣壓蝕刻。
  3. 如請求項1之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，一面去除自上述晶錠切割時而形成的上述SiC晶圓之表面粗糙部分，一面減小該SiC晶圓之厚度。
  4. 如請求項1之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，將上述SiC晶圓之厚度去除100μm以上。
  5. 如請求項1之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，至少進行被處理面之蝕刻速度為500nm/min以上之Si蒸氣壓蝕刻。
  6. 如請求項1之薄型SiC晶圓之製造方法，其中，於將上述SiC晶圓之表面中的用以形成磊晶層之表面作為主面時，於上述薄化步驟中，對上述SiC晶圓之主面及該主面 之背面的兩者進行蝕刻。
  7. 如請求項1之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，對藉由依規定的形狀將表面去除而形成有顯示資訊之刻印之上述SiC晶圓，進行上述Si蒸氣壓蝕刻。
  8. 如請求項7之薄型SiC晶圓之製造方法，其中，於上述薄化步驟前進行刻印形成步驟，該刻印形成步驟係於上述SiC晶圓形成上述刻印。
  9. 如請求項1至8項中任一項之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，以使蝕刻量根據上述SiC晶圓之位置而不同之方式進行上述Si蒸氣壓蝕刻。
  10. 如請求項9之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，進行上述Si蒸氣壓蝕刻，以使上述SiC晶圓的外緣部之厚度較中央部之厚度厚、且上述中央部之厚度成為100μm以下。
  11. 如請求項9之薄型SiC晶圓之製造方法，其中，於上述薄化步驟中，將上述SiC晶圓之厚度減小，並進行上述SiC晶圓之倒角。
  12. 一種薄型SiC晶圓之製造方法，其特徵在於包含：薄化步驟，其在對自晶錠切取後之SiC晶圓進行機械研削而將厚度減小之後，藉由進行利用在Si蒸氣壓下加熱而蝕刻表面之Si蒸氣壓蝕刻，進一步減小厚度，進而將厚度減小至100μm以下。
  13. 一種SiC晶圓，係薄型之SiC晶圓，其特徵在於：表面為了顯示用以識別SiC晶圓之資訊，選擇性除去SiC晶圓之表面之刻印，且厚度為100μm以下。
  14. 如請求項13之SiC晶圓，其中，該SiC晶圓係形成磊晶層之前的晶圓，並且，包含有硬度為27GPa以上之部分，該硬度係使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量表面而得。
  15. 如請求項13之SiC晶圓，其中，該SiC晶圓係於表面形成有磊晶層，並且，包含有硬度為29.5GPa以上之部分，該硬度係使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量磊晶層的表面而得。
  16. 如請求項13之SiC晶圓，其中，該SiC晶圓係形成磊晶層之前的晶圓，並且，使用奈米壓印方法，且在將負荷設為500mN或壓入量設為1μm之條件下測量表面而得之硬度，係較進行化學機械研磨之後的SiC晶圓高。
  17. 如請求項13之SiC晶圓，其中，包含中央部及外緣部，且上述外緣部之厚度係較上述中央部之厚度厚。
TW105133290A 2015-11-26 2016-10-14 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓 TWI746468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-231063 2015-11-26
JP2015231063 2015-11-26

Publications (2)

Publication Number Publication Date
TW201742103A TW201742103A (zh) 2017-12-01
TWI746468B true TWI746468B (zh) 2021-11-21

Family

ID=59060447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133290A TWI746468B (zh) 2015-11-26 2016-10-14 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓

Country Status (4)

Country Link
US (2) US20170236905A1 (zh)
JP (1) JP2017105697A (zh)
KR (1) KR20170061606A (zh)
TW (1) TWI746468B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3128535B1 (en) * 2014-03-31 2020-06-03 Toyo Tanso Co., Ltd. Surface treatment method for sic substrates and semiconductor production method
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
WO2019167337A1 (ja) * 2018-03-01 2019-09-06 住友電気工業株式会社 炭化珪素基板
JP7228348B2 (ja) * 2018-07-25 2023-02-24 株式会社デンソー ＳｉＣウェハの製造方法
JP7406914B2 (ja) * 2018-07-25 2023-12-28 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP7311953B2 (ja) * 2018-07-25 2023-07-20 株式会社デンソー ＳｉＣウェハの製造方法
JP7300247B2 (ja) * 2018-07-25 2023-06-29 株式会社デンソー ＳｉＣウェハの製造方法
CN112585724A (zh) * 2018-07-25 2021-03-30 东洋炭素株式会社 SiC芯片的制造方法
WO2020022391A1 (ja) * 2018-07-25 2020-01-30 株式会社デンソー ＳｉＣウェハ及びＳｉＣウェハの製造方法
JP7217100B2 (ja) * 2018-07-25 2023-02-02 株式会社デンソー ＳｉＣウェハの製造方法
JP7518325B2 (ja) 2019-03-05 2024-07-18 学校法人関西学院 ＳｉＣ基板の製造方法及びその製造装置
JP7491307B2 (ja) * 2019-05-17 2024-05-28 住友電気工業株式会社 炭化珪素基板
CN114303232A (zh) * 2019-08-06 2022-04-08 株式会社电装 SiC衬底的制造方法
US20220344152A1 (en) * 2019-09-27 2022-10-27 Kwansei Gakuin Educational Foundation Method for manufacturing sic substrate
CN111403273B (zh) * 2020-03-12 2022-06-14 上海华力集成电路制造有限公司 晶圆减薄工艺方法
KR102236394B1 (ko) * 2020-11-27 2021-04-02 에스케이씨 주식회사 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JP7298940B2 (ja) * 2020-09-22 2023-06-27 セニック・インコーポレイテッド 炭化珪素ウエハ及びその製造方法
KR102236397B1 (ko) * 2020-11-27 2021-04-02 에스케이씨 주식회사 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
CN116323713A (zh) 2020-10-14 2023-06-23 住友化学株式会社 固化性组合物及固化膜
KR20230088390A (ko) 2020-10-14 2023-06-19 스미또모 가가꾸 가부시키가이샤 경화성 조성물
JPWO2022091916A1 (zh) 2020-10-29 2022-05-05
TWI818416B (zh) * 2021-03-24 2023-10-11 環球晶圓股份有限公司 晶圓
US11837632B2 (en) 2021-03-24 2023-12-05 Globalwafers Co., Ltd. Wafer
JP7198881B2 (ja) * 2021-05-14 2023-01-04 日揚科技股▲分▼有限公司 硬質材料加工システム
TWM618520U (zh) * 2021-05-14 2021-10-21 日揚科技股份有限公司 硬質材料加工裝置及其系統
JP2023071254A (ja) 2021-11-11 2023-05-23 株式会社ディスコ ＳｉＣ基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310445B (zh) * 1993-06-24 1997-07-11 Tokyo Electron Co Ltd
US20140017447A1 (en) * 2012-07-10 2014-01-16 Hitachi Metals, Ltd. Method for forming identification marks on refractory material single crystal substrate, and refractory material single crystal substrate
TW201443271A (zh) * 2013-01-10 2014-11-16 Novellus Systems Inc 用以透過與有機金屬共反應物之交叉歧化反應而沉積ＳｉＣ與ＳｉＣＮ膜之設備及方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201543593A (zh) * 2014-03-31 2015-11-16 Toyo Tanso Co ＳｉＣ（碳化矽）基板之潛傷深度推斷方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1935007B1 (en) * 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW310445B (zh) * 1993-06-24 1997-07-11 Tokyo Electron Co Ltd
US20140017447A1 (en) * 2012-07-10 2014-01-16 Hitachi Metals, Ltd. Method for forming identification marks on refractory material single crystal substrate, and refractory material single crystal substrate
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201443271A (zh) * 2013-01-10 2014-11-16 Novellus Systems Inc 用以透過與有機金屬共反應物之交叉歧化反應而沉積ＳｉＣ與ＳｉＣＮ膜之設備及方法
TW201543593A (zh) * 2014-03-31 2015-11-16 Toyo Tanso Co ＳｉＣ（碳化矽）基板之潛傷深度推斷方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. of Crystal Growth, 154 (1995) 72-80
Material Science Forum, 2014-02-26
Material Science Forum, 2014-02-26;J. of Crystal Growth, 154 (1995) 72-80 *

Also Published As

Publication number Publication date
TW201742103A (zh) 2017-12-01
US20170236905A1 (en) 2017-08-17
KR20170061606A (ko) 2017-06-05
US20180069084A1 (en) 2018-03-08
JP2017105697A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
EP3128535B1 (en) Surface treatment method for sic substrates and semiconductor production method
TWI708873B (zh) 碳化矽基板之表面處理方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
CN104797747B (zh) 单晶碳化硅基板的表面处理方法和单晶碳化硅基板
TW201903225A (zh) 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法
US10014176B2 (en) SiC substrate treatment method
US20210375613A1 (en) SiC WAFER MANUFACTURING METHOD
CN106030774B (zh) SiC基板的潜伤深度推定方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP2018199591A (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP2010080471A (ja) ＳｉＣ単結晶基板の研磨方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees