CN106030774B - SiC基板的潜伤深度推定方法 - Google Patents

SiC基板的潜伤深度推定方法 Download PDF

Info

Publication number
CN106030774B
CN106030774B CN201580009990.8A CN201580009990A CN106030774B CN 106030774 B CN106030774 B CN 106030774B CN 201580009990 A CN201580009990 A CN 201580009990A CN 106030774 B CN106030774 B CN 106030774B
Authority
CN
China
Prior art keywords
sic substrate
etching
depth
estimating
scratch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580009990.8A
Other languages
English (en)
Other versions
CN106030774A (zh
Inventor
鸟见聪
矢吹纪人
野上晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Original Assignee
Toyo Tanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd filed Critical Toyo Tanso Co Ltd
Publication of CN106030774A publication Critical patent/CN106030774A/zh
Application granted granted Critical
Publication of CN106030774B publication Critical patent/CN106030774B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种SiC基板的潜伤深度推定方法，包括蚀刻工序、计测工序和推定工序。在蚀刻工序中，对于至少表面由单晶SiC构成，并且进行了机械加工后的SiC基板，通过在Si气氛下进行加热处理而对该SiC基板的表面进行蚀刻。在计测工序中，对进行了蚀刻工序的SiC基板的表面粗糙度或者残留应力进行计测。在推定工序中，基于在计测工序中得到的结果，推定蚀刻工序前的SiC基板的潜伤的深度或者有无潜伤。

Description

SiC基板的潜伤深度推定方法
技术领域
本发明涉及推定SiC基板中产生的潜伤的深度的方法。
背景技术
由于SiC与Si等比较，在耐热性和电特性等方面优异，因此作为新的半导体材料而备受瞩目。
专利文献1公开了一种使该SiC基板的表面平坦化的表面处理方法。在该表面处理方法中，将SiC基板收纳在收纳容器中，并在使收纳容器内为Si 蒸气压下的状态下对该收纳容器进行加热。由此，收纳容器内部的SiC基板被蚀刻，能够获得分子水平上平坦的SiC基板。
专利文献2公开了一种除去SiC基板上产生的表面变质层的处理方法。专利文献2中，表面变质层被记载为在制作SiC基板的工序(机械研磨等的机械加工)中产生的结晶构造的损伤层。在该处理方法中，将表面变质层抑制为50nm以下，利用氢蚀刻除去该表面变质层。
[现有技术文献]
[专利文献]
专利文献1：日本特开2012-195299号公报
专利文献2:国际公开第2011/024931号公报
发明内容
发明所要解决的课题
其中，在对产生了潜伤的SiC基板形成外延层或者进行加热处理的情况下，导致潜伤表露出来，SiC基板的表面粗糙不平。其结果，导致由SiC基板制造的半导体的品质降低。因此，优选在事先除去潜伤。
但是，潜伤的深度根据对SiC基板进行的机械研磨的条件等而变化，所以难以正确地估计。但是，为了可靠地除去潜伤而对SiC基板过多地进行蚀刻会导致成品率的降低以及处理时间的增加。
本发明是有鉴于以上情况而研发，其主要目的为提供一种推定SiC基板中产生的潜伤的深度的方法。
用于解决课题的方法和效果
本发明所要解决的课题如以上所述，接着对用于解决该课题的手段及其效果进行说明。
根据本发明的第一观点，提供以下的SiC基板的潜伤深度推定方法。即，该SiC基板的潜伤深度推定方法包括蚀刻工序、计测工序和推定工序。在上述蚀刻工序中，对至少表面由单晶SiC构成，并且进行了机械加工后的SiC 基板，通过在Si气氛下进行加热处理而对该SiC基板的表面进行蚀刻。在上述计测工序中，对进行了上述蚀刻工序的SiC基板的表面粗糙度进行计测。在上述推定工序中，基于在上述计测工序中得到的结果，推定上述蚀刻工序前的上述SiC基板的潜伤的深度或者有无潜伤。
由此，能够推定SiC基板的潜伤深度，所以能够掌握必要充分的蚀刻量。因此，能够在维持SiC基板的品质的同时防止成品率的降低或者处理速度的增加。另外，由于通过上述的方法进行的蚀刻与氢蚀刻或者化学机械研磨相比较，蚀刻速度快，所以能够快速地推定潜伤的深度。另外，因为能够比较容易地计测表面粗糙度，所以能够简单地推定潜伤的深度。
在上述的SiC基板的潜伤深度推定方法中，优选在上述推定工序中，在蚀刻后的上述SiC基板的表面粗糙度比第1阈值大的情况下，推定潜伤的深度比蚀刻量深。
由此，由于在蚀刻后残留有潜伤的情况下表面粗糙度会增加，因此能够通过计测表面粗糙度来掌握潜伤是否残留。
在上述SiC基板的潜伤深度推定方法中，优选在上述推定工序中，在蚀刻后的上述SiC基板的表面粗糙度比第2阈值小的情况下，推定潜伤的深度比蚀刻量浅。
由此，因为在通过进行蚀刻除去了潜伤的情况下表面粗糙度不会变大，所以能够通过计测表面粗糙度掌握潜伤是否已被除去。
在上述的SiC基板的潜伤深度推定方法中，优选在上述蚀刻工序中的蚀刻量以及上述推定工序中的阈值的至少一个基于进行上述蚀刻前的表面粗糙度来决定。
由此，由于蚀刻量与表面粗糙度(乃至潜伤的深度)的关系与蚀刻工序前的SiC基板的表面粗糙度相关联，所以通过基于该表面粗糙度使蚀刻量的阈值变化，能够适当地推定潜伤的深度。
在上述的SiC基板的潜伤深度推定方法中，优选在上述蚀刻工序中，蚀刻量为0.5μm以上10μm以下。
由此，考虑一般产生潜伤的范围能够进行潜伤的深度的推定。而且，利用氢蚀刻或者化学机械研磨等要蚀刻10μm程度需花费很多时间。这一点，通过在Si气氛下进行蚀刻，能够大幅度减少蚀刻时间。
上述的SiC基板的潜伤深度推定方法中，优选在上述蚀刻工序中，调整上述SiC基板的周围的惰性气体压力来控制该SiC基板的蚀刻速度。
由此，因为与在高真空下的Si气氛下进行蚀刻的情况相比较，能够使蚀刻速度为低速，所以能够正确地掌握蚀刻量。因此，能够更正确地推定潜伤的深度。
根据本发明的第二观点，提供以下的SiC基板的潜伤深度推定方法。即，该SiC基板的潜伤深度推定方法包括计测工序和推定工序。在上述计测工序中，对至少表面由单晶SiC构成，并且进行了机械加工后的SiC基板，计测上述SiC基板的残留应力。在上述推定工序中，基于在上述计测工序中得到的结果，推定上述SiC基板的潜伤的深度或者有无潜伤。
在上述的SiC基板的潜伤深度推定方法中，优选在上述推定工序中，在上述SiC基板的残留应力比规定量大的情况下，推定潜伤的深度比蚀刻量深。
在上述的SiC基板的潜伤深度推定方法中，优选在上述推定工序中，在上述SiC基板的残留应力比规定量小的情况下，推定潜伤的深度比蚀刻量浅。
根据以上，能够不计测表面粗糙度地推定潜伤的深度。
在上述的SiC基板的潜伤深度推定方法中，优选在上述计测工序中，利用拉曼光谱分析来计测上述SiC基板的残留应力。
由此，因为能够不破坏地计测残留应力，所以能够出厂推定了潜伤深度的SiC基板。另外，使SiC基板的全品检查成为可能。
附图说明
图1为说明用于本发明的蚀刻的高温真空炉的概要的图。
图2(a)-图2(d)为示意性地表示对SiC基板进行加工而生成半导体元件的各工序的基板的状态的图。
图3为表示针对表面粗糙度不同的各个SiC基板所计测出的蚀刻速度与加热温度的关系的结果的图表。
图4为表示计测出的蚀刻量与蚀刻后的基板的表面粗糙度的关系的结果的图表。
图5为机械加工后和蚀刻后的SiC基板的表面的显微镜照片。
图6(a)、图(b)为表示推定SiC基板的潜伤的深度的处理的流程图。
图7为表示推定SiC基板的潜伤的深度的其他处理的流程图。
图8为表示计测出的惰性气体的压力与蚀刻速度的关系的结果的图表。
图9为表示使用拉曼光谱分析计测出的残留应力的结果的图表。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
首先，参照图1对在本实施方式的加热处理中使用的高温真空炉10进行说明。图1为说明在本发明的表面处理方法中使用的高温真空炉的概要的图。
如图1所示，高温真空炉10具备主加热室21和预备加热室22。主加热室21能够将至少表面由单晶SiC构成的SiC基板加热为1000℃以上2300℃以下的温度。预备加热室22是用于在主加热室21对SiC基板进行加热之前进行预备加热的空间。
主加热室21与真空形成用阀23、惰性气体注入用阀24和真空计25连接。利用真空形成用阀23能够调整主加热室21的真空度。利用惰性气体注入用阀24能够调整主加热室21内的惰性气体(例如Ar气)的压力。利用真空计25能够测定主加热室21内的真空度。
在主加热室21的内部具备加热器26。另外，在主加热室21的侧壁、顶棚固定有省略图示的热反射金属板，利用上述热反射金属板构成为使加热器 26的热向主加热室21的中央部反射。由此，能够强力并且均匀地对SiC基板进行加热，使其升温至1000℃以上2300℃以下的温度。其中，作为加热器26，能够使用例如电阻加热式的加热器或高频感应加热式的加热器。
另外，SiC基板在被收容于坩埚(收容容器)30中的状态下被加热。坩埚30被载置于适宜的支撑台等，构成为能够通过上述支撑台运动而至少从预备加热室移动到主加热室。
坩埚30具备能够相互嵌合的上容器31和下容器32。另外，坩埚30包括钽金属构成，并且构成为使碳化钽层向内部空间露出。在坩埚30的内部以适宜的形态配置有作为Si的供给源的Si。而且，容器的形状和素材为任意。
在对SiC基板进行加热处理之际，首先如图1的点划线所示，将坩埚30 配置在高温真空炉10的预备加热室22中，以适宜的温度(例如大约800℃) 进行预备加热。接着，使坩埚30向已被升温至预设温度(例如、大约1800℃) 的主加热室21移动，对SiC基板进行加热。而且，也可以省略预备加热。
接着，参照图2(a)-图2(d)对SiC基板40中产生的潜伤及其影响，与由SiC基板 40制造半导体元件的工序一并进行说明。
作为制造半导体元件的基础的块体基板能够通过将由4H-SiC单晶或者 6H-SiC单晶构成的铸块切成规定的厚度而得到。通过将铸块倾斜地切出，能够获得具有偏角(off-angle)的块体基板。其后，为了除去块体基板的表面的凹凸，进行机械研磨。但是，由于该机械研磨对块体基板的内部造成压力，因此产生结晶性变化了的变质层(潜伤)。
接着，如图2(a)所示，利用高温真空炉10对SiC基板40的表面进行蚀刻。该蚀刻通过以下方式进行：将SiC基板40收容在坩埚30中，在Si 蒸气压下(Si气氛下)且1500℃以上2200℃以下、优选1800℃以上2000℃以下的环境下进行加热。由于在Si蒸气压下被加热，SiC基板40的SiC变成Si2C或者SiC2而升华，并且Si气氛中的Si在SiC基板40的表面与C结合，引起自组织化而平坦化。
由此，能够在对SiC基板40的表面进行蚀刻的同时，使该表面在分子水平上平坦化。通过进行该蚀刻，能够除去由机械研磨产生的研磨损伤和潜伤。
接着，如图2(b)所示，在SiC基板40上形成外延层41。作为形成外延层的方法，能够使用气相外延法或者CVD法等。而且，在SiC基板40残留有潜伤的情况下，在形成外延层之际由于潜伤的影响，存在导致表面粗糙不平的情况。
接着，在形成了外延层41的SiC基板40的表面的整个面或者一部分进行离子注入。由于被注入离子，如图2(c)所示，包含离子注入部分42的外延层41的表面变成粗糙不平的状态。
接着，进行注入的离子的赋活和对离子注入部分42等的蚀刻。在本实施方式中，能够以一个工序进行两者的处理。详细而言，在Si蒸气压下(Si 气氛下)且1500℃以上2200℃以下、优选1600℃以上2000℃以下的环境下进行加热处理(退火处理)。由此，能够对注入的离子进行赋活。另外，通过蚀刻SiC基板40的表面，离子注入部分42的粗糙不平部分逐渐平坦化(参照图2(d))。而且，在SiC基板40残留有潜伤的情况下，在进行加热处理之际由于潜伤的影响，存在导致表面粗糙不平的情况。
通过进行以上的处理，SiC基板40的表面变得具有足够的平坦度和电活性。利用该SiC基板40的表面能够制造半导体元件。
此处，如上所述如果潜伤的除去(图2(a))不充分则在后面工序(图 2(b)或者图2(d))中导致SiC基板40的表面粗糙不平。本申请的申请人为了确立推定潜伤的深度的方法而进行了以下的实验。以下，对该实验参照图3至图5进行说明。
在该实验中，使用上述说明的高温真空炉10，在Si蒸气压下加热表面为Si面且偏角4°的4H-SiC构成的四种SiC基板。SiC基板的机械研磨后的表面粗糙度(初期表面粗糙度)分别不同，为1.4nm、0.4nm、0.3nm、0.1nm。另外，加热处理是在高真空下(10-5～10-4Pa程度)、1800℃至2000℃的温度范围内进行。
图3为表示针对表面粗糙度不同的各个SiC基板所计测出的蚀刻速度与加热温度的关系的结果的图表。如图3所示，可知在1900℃以上的区域中，初期表面粗糙度与蚀刻速度存在相关性，表面粗糙度越大则蚀刻速度越快。
图4为表示针对初期表面粗糙度不同的这些SiC基板计测出的蚀刻量与蚀刻后的基板的表面粗糙度的关系的结果的图表。可知蚀刻量为1μm～4μm 程度时，表面粗糙度Ra比机械加工后显著上升成为2.5nm以上，潜伤表露出来，表面变得粗糙不平。根据该结果，通过在使蚀刻量为0.5μm～4μm，优选为1μm～3μm地进行了蚀刻以后对表面粗糙度进行计测，能够掌握蚀刻后的SiC基板中是否残留有潜伤。
图4中示出了当进一步进行蚀刻，则表面粗糙度下降，蚀刻量成为10μm 以上，能够获得表面粗糙度为1nm以下的平滑表面。这可以认为是由于利用蚀刻除去了潜伤的缘故。根据该结果，在进行蚀刻而表面粗糙度低的情况下，能够推定潜伤自始就不存在或者潜伤已被除去。
另外，表面粗糙度的变化根据初期表面粗糙度而不同。例如，初期表面粗糙度最大1.4nm的SiC基板也不一定峰值的表面粗糙度比其他的大。另外，初期表面粗糙度为1.4nm的SiC基板在被除去了潜伤以后，表面粗糙度比其他的大。另外，根据图4可知，即使期表面粗糙度相同，由于表面粗糙度降低的时间存在不同，对应于各种条件，潜伤的深度也不同。
图5为机械加工后和蚀刻后的SiC基板的表面的显微镜照片。各个照片右上角的数字为表面粗糙度，右下角的数字为蚀刻量。另外，图5中，初期的表面粗糙度相同的被配置在同一列。详细而言，从左开始初期表面粗糙度为1.4nm、0.4nm、0.3nm、0.1nm。而且，初期表面粗糙度为0.1nm的SiC基板的表面通过化学机械研磨进行处理，其他SiC基板的表面通过机械研磨进行处理。
另外，图5中，处理条件相同的配置在同一行。详细而言，从上开始为机械加工后(机械研磨或者化学机械研磨后)、以1800℃蚀刻后、以1900℃蚀刻后、以2000℃蚀刻后、以2000℃进一步蚀刻后。
根据图5可知，通过在机械加工后进行蚀刻，产生表面的粗糙不平(阶梯聚集：stepbunching)，表面变得粗糙不平。另外，在蚀刻量超过10μm 的情况下，可知该阶梯聚集被除去。
接着，参照图6(a)至图8，对考虑上述实验的计测结果而推定SiC基板40 的潜伤的深度的处理(推定处理)进行说明。在本实施方式中，对三个推定处理进行说明，但这些只是一个例子。另外，以下说明的是推定处理的各工序由操作者使用机器进行，但也可以一部分或者全部的工序不经过操作者而是计算机自动进行。
首先，对第一个推定处理进行说明。操作者将推定对象的SiC基板设置在高温真空炉10中，在Si蒸气压下进行加热并对SiC基板的表面进行蚀刻 (S101)。而且，在S101中进行的蚀刻的蚀刻量可以根据初期表面粗糙度来决定，也可以根据其他条件决定。详细而言，优选0.5μm～4μm，更优选 1μm～3μm。
接着，操作者计测蚀刻后的SiC基板的表面粗糙度(S102)。表面粗糙度的计测方法为任意，能够使用例如AFM(原子力显微镜)。
接着，操作者判定计测得到的表面粗糙度是否比第1阈值大(S103)。第1阈值是用于检测是否如上所述由于潜伤的影响而表面粗糙度变大了的值。因此，第1阈值优选例如2nm～5nm程度。而且，第1阈值也可以根据初期表面粗糙度来决定。
在表面粗糙度比第1阈值大的情况下，能够推定潜伤的深度比在S101 中进行的蚀刻量深(S104)。同时还能够推定在SiC基板中存在潜伤。像这样做，能够推定SiC基板的潜伤的深度。而且，仅进行一次该推定处理只能够推定潜伤的大致深度，因此可以使蚀刻量改变而再次进行相同处理。
而且，在表面粗糙度为第1阈值以下的情况下，进行其他的推定处理。例如，能够改变蚀刻量而再次进行相同处理，或者进行第二个推定处理。
接着，对第二个推定处理进行说明。
操作者与上述同样地，对SiC基板的表面进行蚀刻(S201)，计测表面粗糙度(S202)。其后，操作者判定计测得到的表面粗糙度是否比第2阈值小(S203)。第2阈值是用于检测如上所述由于潜伤的影响而变大了的表面粗糙度是否再次变小了的值。因此，优选蚀刻量为例如5μm～10μm，第2 阈值为例如0.5nm～2nm程度。而且，S201的蚀刻量和第2阈值也可以根据初期表面粗糙度来决定。
在表面粗糙度比第2阈值小的情况下，能够推定潜伤的深度比在S102 中进行的蚀刻量浅(S204)。而且，在有可能在SiC基板中不存在潜伤的情况下，可以推定为潜伤不存在，或者潜伤的深度比在S102中进行的蚀刻量浅。像这样做，能够推定SiC基板的潜伤的深度。而且，因为仅进行一次该推定处理只能够推定潜伤的大致深度，因此可以对别的基板以不同蚀刻量进行相同处理。
而且，在表面粗糙度为第2阈值以上的情况下，进行其他的推定处理 (S205)。例如，能够改变蚀刻量而再次进行相同处理，或者进行第一个推定处理。
接着，对第三个推定处理进行说明。
第三个推定处理为将第一个和第二个推定处理组合的推定处理。操作者与上述同样地，对SiC基板的表面进行蚀刻(S301)，计测表面粗糙度(S302)。其后，操作者判定计测得到的表面粗糙度是否比第1阈值大(S303)。在表面粗糙度为第1阈值以下的情况下，进行改变蚀刻量而进行相同的处理等其他的推定处理。
另一方面，在表面粗糙度比第1阈值大的情况下，进一步进行规定量的蚀刻(S305)。优选该蚀刻量微小。然后，操作者再次计测SiC基板的表面粗糙度(S306)，判定得到的表面粗糙度是否比第2阈值小(S307)。在表面粗糙度为第2阈值以上的情况下，再次进行蚀刻(S305)和表面粗糙度的计测(S306)，并再次进行上述判定(S307)。
在表面粗糙度比第2阈值小的情况下，缓慢进行蚀刻能够推定表面粗糙度降低了时的SiC基板的深度。因此，操作者推定该深度(总蚀刻量)与潜伤的深度大致相同(S308)。像这样，在第三个推定处理中，能够推定的不是潜伤的相对深度，而是绝对深度。
而且，上述第三个推定处理的前提是能够进行最大10μm的蚀刻，并且能够正确地控制蚀刻量。此处，在专利文献2中，由于进行氢蚀刻，所以蚀刻速度非常低速(数十nm～数百nm/h程度)，为了除去潜伤需要花费非常长的时间。另外，由于在高真空下进行Si气氛下的蚀刻则蚀刻速度变得过快，因此难以正确地控制蚀刻量。
考虑以上情况，在本实施方式中，改变惰性气体压力来控制蚀刻速度地进行Si气氛下的蚀刻。此处，图8为表示计测出的惰性气体压力与蚀刻速度的关系的图表。详细而言，是在加热温度为1800℃、1900℃和2000℃的环境下，求出使惰性气体压力改变为0.01Pa、1Pa、133Pa和13.3kPa时的蚀刻速度的图表。被处理物是偏角为4°的4H-SiC基板。如图8所示，基本上存在越使惰性气体压力上升则蚀刻速度越下降的倾向。
像这样，能够抑制蚀刻速度变得过快，所以能够正确地控制蚀刻量。因此，能够精度良好地判定潜伤的深度。
如以上所说明的一样，上述的SiC基板40的潜伤深度推定方法包括蚀刻工序、计测工序和推定工序。在蚀刻工序中，对至少表面由单晶SiC构成，并且进行了机械加工后的SiC基板40，通过在Si气氛下进行加热处理而对该SiC基板40的表面进行蚀刻。在计测工序中，对进行了蚀刻工序的SiC 基板40表面粗糙度进行计测。在推定工序中，基于在计测工序中得到的结果，推定蚀刻工序前的SiC基板40的潜伤的深度或者有无潜伤。
由此，能够推定SiC基板40的潜伤深度，所以能够掌握必要充分的蚀刻量。因此，能够在维持SiC基板40的品质的同时防止成品率的降低或者处理速度的增加。另外，由于通过上述的方法进行的蚀刻与氢蚀刻或者化学机械研磨相比较，蚀刻速度快，所以能够快速地推定潜伤的深度。
另外，在本实施方式的推定工序中，在蚀刻后的SiC基板40的表面粗糙度比第1阈值大的情况下，推定潜伤的深度比蚀刻量深。
由此，由于在蚀刻后残留有潜伤的情况下表面粗糙度会增加，因此能够通过计测表面粗糙度来掌握潜伤是否残留。
另外，在本实施方式的推定工序中，在蚀刻后的SiC基板40的表面粗糙度比第2阈值小的情况下，推定潜伤的深度比蚀刻量浅。
由此，因为在通过进行蚀刻除去了潜伤的情况下表面粗糙度不会变大，所以能够通过计测表面粗糙度来掌握潜伤是否已被除去。
另外，在本实施方式的上述蚀刻工序中，调整SiC基板40的周围的惰性气体压力来控制该SiC基板40的蚀刻速度。
由此，因为与在高真空下的Si气氛下进行蚀刻的情况相比较，能够使蚀刻速度为低速，所以能够正确地掌握蚀刻量。因此，能够更正确地推定潜伤的深度。
接着，对上述实施方式的变形例进行说明。图9与图4同样地，是进行了规定量的蚀刻之际的拉曼光谱分析的峰值位移的测定结果。拉曼光谱分析详细而言是通过将晶圆在后方散乱配置并将波长532nm的Ar激光作为光源，根据测定4H-SiC FTO模式的776cm-1的峰值所得到的峰值从原来的776cm-1的位置偏离了多少来测定峰值位移。晶圆由基于机械加工的压力引起的结晶构造的变化等产生残留应力，通过测定峰值位移Δω，能够根据“残留应力σ与峰值位移大致呈线形为σ＝A×Δω，A为常数”这一原理推定晶圆表面附近的残留应力。
在蚀刻前的阶段(蚀刻量为0)，峰值位移位于从0偏离比较远的数值，可知存在比较大的残留应力。由此，能够不破坏地检测出SiC基板存在潜伤。与上述说明的图4同样地，可知通过5μm以上的蚀刻，通过蚀刻，峰值位移显著减小，潜伤被除去。另外，在蚀刻量大的情况下(详细而言，在10μm 以上的情况下)，与图4同样地，示出了峰值位移进一步减小，潜伤进一步被除去。
蚀刻量与残留应力的关系类似于蚀刻量与表面粗糙度的关系。因此，能够利用残留应力推定潜伤的深度。详细而言，在进行了蚀刻以后计测残留应力，如果残留有残留应力则推定潜伤比蚀刻量深，如果残留应力为零则判定潜伤比蚀刻量浅。而且，计测残留应力的方法不限于拉曼光谱分析，能够利用适宜的方法。
以上对本发明的优选实施方式和变形例进行了说明，但上述的结构能够例如以下所示进行变更。
上述说明的流程图只是一个例子，也可以进行处理的顺序的变更、处理的追加或者删除等。另外，只要基于蚀刻后的表面粗糙度或者残留应力来推定潜伤的深度，则推定方法可以任意。
惰性气体的调整方法可以任意，能够利用适宜的方法。另外，在蚀刻工序的期间，可以使惰性气体压力为一定，也可以使其变化。通过使惰性气体压力变化，可以考虑例如首先提高蚀刻速度然后降低蚀刻速度进行微调整的方法。
进行处理的环境和所使用的单晶SiC基板等只是一个例子，能够适用于各种环境及单晶SiC基板。例如，加热温度不限于上述例举的温度，通过采用更低温能够使蚀刻速度进一步下降。另外，还可以使用上述的高温真空炉以外的加热装置。
附图标号说明
10 高温真空炉
21 主加热室
22 预备加热室
30 坩埚
40 SiC基板

Claims (6)

1.一种SiC基板的潜伤深度推定方法，其特征在于，包括：
对于至少表面由单晶SiC构成，并且进行了机械加工后的SiC基板，通过在Si气氛下进行加热处理而对该SiC基板的表面进行蚀刻的蚀刻工序；
对进行了所述蚀刻工序的SiC基板的表面粗糙度进行计测的计测工序；和
基于在所述计测工序中得到的结果，推定所述蚀刻工序前的所述SiC基板的潜伤的深度或者有无潜伤的推定工序，
所述潜伤在SiC基板的内部产生，
在所述推定工序中，在蚀刻后的所述SiC基板的表面粗糙度比第1阈值大的情况下，推定潜伤的深度比蚀刻量深，
在所述推定工序中，在蚀刻后的所述SiC基板的表面粗糙度比第2阈值小的情况下，推定潜伤的深度比蚀刻量浅，
所述第2阈值是小于第1阈值的值的阈值。
2.根据权利要求1所述的SiC基板的潜伤深度推定方法，其特征在于：
所述蚀刻工序中的蚀刻量以及所述推定工序中的阈值的至少一个基于进行所述蚀刻前的表面粗糙度来决定。
3.根据权利要求1所述的SiC基板的潜伤深度推定方法，其特征在于：
在所述蚀刻工序中，蚀刻量为0.5μm以上10μm以下。
4.根据权利要求1所述的SiC基板的潜伤深度推定方法，其特征在于：
在所述蚀刻工序中，调整所述SiC基板的周围的惰性气体压力来控制该SiC基板的蚀刻速度。
5.一种SiC基板的潜伤深度推定方法，其特征在于，包括：
对于至少表面由单晶SiC构成，并且进行了机械加工后的SiC基板，
对所述SiC基板的残留应力进行计测的计测工序；和
基于在所述计测工序中得到的结果，推定所述SiC基板的潜伤的深度或者有无潜伤的推定工序，
所述潜伤在SiC基板的内部产生，
在所述推定工序中，在所述SiC基板的残留应力比规定量大的情况下，推定潜伤的深度比蚀刻量深，
在所述推定工序中，在所述SiC基板的残留应力比规定量小的情况下，推定潜伤的深度比蚀刻量浅。
6.根据权利要求5所述的SiC基板的潜伤深度推定方法，其特征在于：
在所述计测工序中，利用拉曼光谱分析来计测所述SiC基板的残留应力。
CN201580009990.8A 2014-03-31 2015-03-10 SiC基板的潜伤深度推定方法 Expired - Fee Related CN106030774B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-074748 2014-03-31
JP2014074748A JP6282512B2 (ja) 2014-03-31 2014-03-31 ＳｉＣ基板の潜傷深さ推定方法
PCT/JP2015/001301 WO2015151411A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の潜傷深さ推定方法

Publications (2)

Publication Number Publication Date
CN106030774A CN106030774A (zh) 2016-10-12
CN106030774B true CN106030774B (zh) 2019-12-24

Family

ID=54239764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580009990.8A Expired - Fee Related CN106030774B (zh) 2014-03-31 2015-03-10 SiC基板的潜伤深度推定方法

Country Status (7)

Country Link
US (1) US9991175B2 (zh)
EP (1) EP3128542A4 (zh)
JP (1) JP6282512B2 (zh)
KR (1) KR101893277B1 (zh)
CN (1) CN106030774B (zh)
TW (1) TWI658525B (zh)
WO (1) WO2015151411A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
TW202007801A (zh) * 2018-07-25 2020-02-16 日商東洋炭素股份有限公司 ＳｉＣ晶圓之製造方法
CN109179422B (zh) * 2018-08-29 2021-08-24 四川大学 一种大规模无定形硅颗粒的制备方法
CN109659221B (zh) * 2019-02-01 2021-03-09 中国科学技术大学 一种碳化硅单晶薄膜的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938978A (en) * 1973-03-22 1976-02-17 Ppg Industries, Inc. Method of making crystallized glass
JPH06305862A (ja) 1993-04-19 1994-11-01 Toyo Tanso Kk 炭化ケイ素被覆黒鉛部材
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
JP2002118083A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5459585B2 (ja) * 2009-06-29 2014-04-02 日立金属株式会社 炭化珪素単結晶基板およびその製造方法
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP5518637B2 (ja) * 2010-08-27 2014-06-11 株式会社豊田中央研究所 転位の出現深さを特定する方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法

Also Published As

Publication number Publication date
EP3128542A4 (en) 2017-03-22
KR101893277B1 (ko) 2018-08-29
JP2015198143A (ja) 2015-11-09
JP6282512B2 (ja) 2018-02-21
KR20160108541A (ko) 2016-09-19
WO2015151411A1 (ja) 2015-10-08
TWI658525B (zh) 2019-05-01
TW201543593A (zh) 2015-11-16
US20170110378A1 (en) 2017-04-20
CN106030774A (zh) 2016-10-12
EP3128542A1 (en) 2017-02-08
US9991175B2 (en) 2018-06-05

Similar Documents

Publication Publication Date Title
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
EP3128535B1 (en) Surface treatment method for sic substrates and semiconductor production method
CN107002288B (zh) 碳化硅基板的表面处理方法
CN106030774B (zh) SiC基板的潜伤深度推定方法
KR102021644B1 (ko) 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판
CN107004592B (zh) 碳化硅基板的蚀刻方法及收容容器
US9704733B2 (en) Storing container, storing container manufacturing method, semiconductor manufacturing method, and semiconductor manufacturing apparatus
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191224

Termination date: 20200310

CF01 Termination of patent right due to non-payment of annual fee