WO2015151411A1 - ＳｉＣ基板の潜傷深さ推定方法 - Google Patents

ＳｉＣ基板の潜傷深さ推定方法 Download PDF

Info

Publication number
WO2015151411A1
WO2015151411A1 PCT/JP2015/001301 JP2015001301W WO2015151411A1 WO 2015151411 A1 WO2015151411 A1 WO 2015151411A1 JP 2015001301 W JP2015001301 W JP 2015001301W WO 2015151411 A1 WO2015151411 A1 WO 2015151411A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic substrate
etching
latent
depth
surface roughness
Prior art date
Application number
PCT/JP2015/001301
Other languages
English (en)
French (fr)
Inventor
聡 鳥見
紀人 矢吹
暁 野上
Original Assignee
東洋炭素株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東洋炭素株式会社 filed Critical 東洋炭素株式会社
Priority to CN201580009990.8A priority Critical patent/CN106030774B/zh
Priority to US15/300,653 priority patent/US9991175B2/en
Priority to KR1020167022409A priority patent/KR101893277B1/ko
Priority to EP15773355.1A priority patent/EP3128542A4/en
Publication of WO2015151411A1 publication Critical patent/WO2015151411A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for estimating the depth of latent scratches generated on a SiC substrate.
  • SiC is attracting attention as a new semiconductor material because it is superior in heat resistance and electrical characteristics as compared to Si and the like.
  • Patent Document 1 discloses a surface treatment method for flattening the surface of the SiC substrate.
  • a SiC substrate is stored in a storage container, and the storage container is heated in a state where the storage container is under Si vapor pressure. Thereby, the SiC substrate inside the storage container is etched, and a SiC substrate flat at the molecular level can be obtained.
  • Patent Document 2 discloses a processing method for removing a surface alteration layer generated on a SiC substrate.
  • the surface-affected layer is described as a damaged layer having a crystal structure generated in a step of producing a SiC substrate (mechanical processing such as mechanical polishing).
  • mechanical processing such as mechanical polishing
  • the surface-modified layer is suppressed to 50 nm or less, and the surface-modified layer is removed by hydrogen etching.
  • the depth of the latent flaw changes according to the conditions of mechanical polishing performed on the SiC substrate, it is difficult to estimate accurately.
  • the SiC substrate is excessively etched in order to reliably remove latent scratches, the yield is deteriorated and the processing time is increased.
  • the present invention has been made in view of the above circumstances, and a main object thereof is to provide a method for estimating the depth of latent scratches generated on a SiC substrate.
  • the method for estimating the latent flaw depth of a SiC substrate includes an etching step, a measurement step, and an estimation step.
  • the etching step the surface of the SiC substrate is etched by performing a heat treatment in a Si atmosphere on the SiC substrate having at least the surface made of single crystal SiC and machined.
  • the measurement step the surface roughness of the SiC substrate subjected to the etching step is measured.
  • the estimation step the depth of the latent flaw of the SiC substrate before the etching step or the presence / absence of the latent flaw is estimated based on the result obtained in the measurement step.
  • the estimation step if the surface roughness of the SiC substrate after etching is larger than a first threshold, it is estimated that the latent scratch depth is deeper than the etching amount. It is preferable.
  • the estimation step if the surface roughness of the SiC substrate after etching is smaller than a second threshold, it is estimated that the latent scratch depth is shallower than the etching amount. It is preferable.
  • At least one of the etching amount in the etching step and the threshold value in the estimation step may be determined based on the surface roughness before performing the etching. preferable.
  • the relationship between the etching amount and the surface roughness is related to the surface roughness of the SiC substrate before the etching step, and therefore the etching amount changes the threshold based on this surface roughness.
  • the depth of the latent wound can be estimated appropriately.
  • the etching amount is preferably 0.5 ⁇ m or more and 10 ⁇ m or less in the etching step.
  • the etching rate of the SiC substrate is controlled by adjusting an inert gas pressure around the SiC substrate in the etching step.
  • the method for estimating the latent flaw depth of the SiC substrate includes a measurement step and an estimation step.
  • the measurement step the residual stress of the SiC substrate is measured with respect to the SiC substrate having at least the surface made of single crystal SiC and machined.
  • the estimation step the depth of latent scratch or the presence / absence of latent scratch of the SiC substrate is estimated based on the result obtained in the measurement step.
  • the depth of the flaw is deeper than the etching amount when the residual stress of the SiC substrate is larger than a predetermined amount in the estimation step.
  • the depth of the flaw is shallower than the etching amount when the residual stress is smaller than a predetermined amount in the SiC substrate in the estimation step.
  • the depth of the latent flaw can be estimated without measuring the surface roughness.
  • the SiC substrate latent scratch depth estimation method it is preferable to measure the residual stress of the SiC substrate using Raman spectroscopy in the measurement step.
  • summary of the high temperature vacuum furnace used for the etching of this invention The figure which shows schematically the mode of the board
  • the graph which shows the result of having measured the relationship between an etching rate and heating temperature for every SiC substrate from which surface roughness differs.
  • the graph which shows the result of having measured the relationship between etching amount and the surface roughness of the board
  • the flowchart which shows the process which estimates the depth of the latent flaw of a SiC substrate.
  • the flowchart which shows another process which estimates the depth of the latent flaw of a SiC substrate.
  • the graph which shows the result of having measured the relationship between the pressure of an inert gas, and the etching rate.
  • the graph which shows the result of having measured the residual stress using Raman spectroscopy.
  • FIG. 1 is a diagram for explaining the outline of a high-temperature vacuum furnace used in the surface treatment method of the present invention.
  • the high-temperature vacuum furnace 10 includes a main heating chamber 21 and a preheating chamber 22.
  • the main heating chamber 21 can heat a SiC substrate having at least a surface made of single crystal SiC to a temperature of 1000 ° C. or higher and 2300 ° C. or lower.
  • the preheating chamber 22 is a space for performing preheating before heating the SiC substrate in the main heating chamber 21.
  • a vacuum forming valve 23, an inert gas injection valve 24, and a vacuum gauge 25 are connected to the main heating chamber 21.
  • the degree of vacuum in the main heating chamber 21 can be adjusted by the vacuum forming valve 23.
  • the pressure of the inert gas (for example, Ar gas) in the main heating chamber 21 can be adjusted by the inert gas injection valve 24.
  • the vacuum gauge 25 the degree of vacuum in the main heating chamber 21 can be measured.
  • a heater 26 is provided inside the heating chamber 21. Further, a heat reflecting metal plate (not shown) is fixed to the side wall and ceiling of the main heating chamber 21, and the heat reflecting metal plate reflects the heat of the heater 26 toward the central portion of the main heating chamber 21. It is configured. Thereby, a SiC substrate can be heated strongly and uniformly, and it can be heated up to the temperature of 1000 degreeC or more and 2300 degrees C or less.
  • a resistance heating type heater or a high frequency induction heating type heater can be used as the heater 26, for example.
  • the SiC substrate is heated while being accommodated in a crucible (accommodating container) 30.
  • the crucible 30 is placed on an appropriate support base or the like, and is configured to be movable at least from the preheating chamber to the main heating chamber by moving the support base.
  • the crucible 30 includes an upper container 31 and a lower container 32 that can be fitted to each other.
  • the crucible 30 is made of tantalum metal and is configured to expose the tantalum carbide layer to the internal space.
  • Si serving as a Si supply source is arranged in an appropriate form.
  • the shape and material of the container are arbitrary.
  • the crucible 30 When heat-treating the SiC substrate, first, as shown by a chain line in FIG. 1, the crucible 30 is placed in the preheating chamber 22 of the high-temperature vacuum furnace 10 and preheated at an appropriate temperature (for example, about 800 ° C.). To do. Next, the crucible 30 is moved to the main heating chamber 21 that has been heated to a preset temperature (for example, about 1800 ° C.) in advance, and the SiC substrate is heated. Note that preheating may be omitted.
  • an appropriate temperature for example, about 800 ° C.
  • a bulk substrate from which a semiconductor element is manufactured can be obtained by cutting an ingot made of 4H—SiC single crystal or 6H—SiC single crystal into a predetermined thickness.
  • a bulk substrate having an off angle can be obtained by cutting the ingot obliquely.
  • mechanical polishing is performed to remove irregularities on the surface of the bulk substrate.
  • this mechanical polishing produces a deteriorated layer (latent scratch) whose crystallinity is changed by applying pressure to the inside of the bulk substrate.
  • the surface of the SiC substrate 40 is etched using the high-temperature vacuum furnace 10.
  • This etching is performed by accommodating the SiC substrate 40 in the crucible 30 and heating it in an environment of 1500 ° C. or higher and 2200 ° C. or lower, preferably 1800 ° C. or higher and 2000 ° C. or lower, under Si vapor pressure (in an Si atmosphere).
  • SiC of the SiC substrate 40 becomes Si 2 C or SiC 2 and sublimates, and Si in the Si atmosphere is bonded to C on the surface of the SiC substrate 40, thereby self-organization. It happens and is flattened.
  • an epitaxial layer 41 is formed on the SiC substrate 40.
  • a method for forming the epitaxial layer a vapor phase epitaxial method, a CVD method, or the like can be used.
  • the surface may be roughened due to the influence of the latent scratches when the epitaxial layer is formed.
  • ion implantation is performed on the entire surface or a part of the surface of the SiC substrate 40 on which the epitaxial layer 41 is formed.
  • the surface of the epitaxial layer 41 including the ion implantation portion 42 becomes rough as shown in FIG.
  • both processes can be performed in one step. Specifically, heat treatment (annealing) is performed in an environment of 1500 ° C. or higher and 2200 ° C. or lower, preferably 1600 ° C. or higher and 2000 ° C. or lower, under Si vapor pressure (Si atmosphere). Thereby, the implanted ions can be activated. Further, the roughened portion of the ion implantation portion 42 is flattened by etching the surface of the SiC substrate 40 (see FIG. 2D). When latent scratches remain on the SiC substrate 40, the surface may be roughened due to the influence of the latent scratches during the heat treatment.
  • the surface of the SiC substrate 40 has sufficient flatness and electrical activity.
  • a semiconductor element can be manufactured using the surface of SiC substrate 40.
  • SiC substrates composed of 4H—SiC having a Si surface and an off angle of 4 ° were heated under Si vapor pressure.
  • the SiC substrates have different surface roughnesses after mechanical polishing (initial surface roughness), and are 1.4 nm, 0.4 nm, 0.3 nm, and 0.1 nm, respectively.
  • the heat treatment was performed in a temperature range from 1800 ° C. to 2000 ° C. under high vacuum (about 10 ⁇ 5 to 10 ⁇ 4 Pa).
  • FIG. 3 is a graph showing the results of measuring the relationship between the etching rate and the heating temperature for each SiC substrate having a different surface roughness. As shown in FIG. 3, in the region of 1900 ° C. or higher, there is a correlation between the initial surface roughness and the etching rate, and it can be seen that the etching rate increases as the surface roughness increases.
  • FIG. 4 is a graph showing the results of measuring the relationship between the etching amount and the surface roughness of the substrate after etching for these SiC substrates having different initial surface roughnesses.
  • the etching amount is about 1 ⁇ m to 4 ⁇ m
  • the surface roughness Ra increases remarkably after machining and becomes 2.5 nm or more, and it can be seen that the surface becomes rough due to the appearance of latent scratches. From this result, it is possible to grasp whether latent scratches remain on the etched SiC substrate by measuring the surface roughness after etching with an etching amount of 0.5 ⁇ m to 4 ⁇ m, preferably 1 ⁇ m to 3 ⁇ m. it can.
  • FIG. 4 shows that when etching is further performed, the surface roughness decreases, and when the etching amount is 10 ⁇ m or more, a smooth surface having a surface roughness of 1 nm or less can be obtained. This is presumably because latent scratches were removed by etching. From this result, when etching is performed and the surface roughness is low, it can be estimated that the latent scratch does not exist from the beginning or the latent scratch is removed.
  • the change in surface roughness varies depending on the initial surface roughness. For example, even with a 1.4 nm SiC substrate having the largest initial surface roughness, the peak surface roughness is not necessarily greater than others. In addition, the SiC substrate having an initial surface roughness of 1.4 nm has a surface roughness larger than the others after the latent scratches are removed. FIG. 4 also shows that the depth of latent scratches varies depending on various conditions because the timing at which the surface roughness decreases may be different even if the initial surface roughness is the same.
  • FIG. 5 is a photomicrograph of the surface of the SiC substrate after machining and etching.
  • the number on the upper right of each photograph is the surface roughness, and the number on the lower right is the etching amount.
  • the same initial surface roughness is arranged in the same row. Specifically, the initial surface roughness from the left is 1.4 nm, 0.4 nm, 0.3 nm, and 0.1 nm.
  • the surface of the SiC substrate having an initial surface roughness of 0.1 nm is processed by chemical mechanical polishing, and the surface of the other SiC substrate is processed by mechanical polishing.
  • those having the same processing conditions are arranged on the same line. Specifically, after machining from the top (after mechanical polishing or chemical mechanical polishing), etching at 1800 ° C., etching at 1900 ° C., etching at 2000 ° C., and further etching at 2000 ° C.
  • step bunching occurs and the surface becomes rough. It can also be seen that this step bunching is removed when the etching amount exceeds 10 ⁇ m.
  • each step of the estimation process is performed by an operator using a device.
  • the computer may automatically perform some or all of the steps without the operator.
  • the operator sets the SiC substrate to be estimated in the high-temperature vacuum furnace 10 and heats it under Si vapor pressure to etch the surface of the SiC substrate (S101).
  • the etching amount of the etching performed in S101 may be determined according to the initial surface roughness, or may be determined according to other conditions. Specifically, it is preferably 0.5 ⁇ m to 4 ⁇ m, preferably 1 ⁇ m to 3 ⁇ m.
  • the operator measures the surface roughness of the SiC substrate after etching (S102).
  • the method for measuring the surface roughness is arbitrary, and for example, an AFM (Atomic Force Microscope) can be used.
  • the operator determines whether or not the surface roughness obtained by the measurement is larger than the first threshold value (S103).
  • the first threshold value is a value for detecting that the surface roughness has increased due to the influence of latent scratches. Therefore, the first threshold is preferably about 2 nm to 5 nm, for example.
  • the first threshold value may be determined according to the initial surface roughness.
  • the depth of the latent flaw is deeper than the etching amount performed in S101 (S104).
  • the depth of latent damage of the SiC substrate can be estimated. Note that only the rough depth of the latent flaw can be estimated by performing this estimation process once, so the same process may be performed again by changing the etching amount.
  • the same process can be performed again by changing the etching amount, or the second estimation process can be performed.
  • the operator etches the surface of the SiC substrate in the same manner as described above (S201), and measures the surface roughness (S202). Thereafter, the operator determines whether or not the surface roughness obtained by the measurement is smaller than the second threshold (S203).
  • the second threshold value is a value for detecting that the surface roughness that has increased due to the influence of latent scratches has decreased again. Therefore, it is preferable that the etching amount is, for example, 5 ⁇ m to 10 ⁇ m, and the second threshold value is, for example, about 0.5 nm to 2 nm. Note that the etching amount and the second threshold value in S201 may be determined according to the initial surface roughness.
  • the depth of the latent scratch is smaller than the etching amount performed in S102 (S204). If there is a possibility that there is no latent scratch on the SiC substrate, it may be estimated that there is no latent scratch or the depth of the latent scratch is shallower than the etching amount performed in S102. In this way, the depth of latent damage of the SiC substrate can be estimated. Note that only the rough depth of the latent flaw can be estimated by performing this estimation process once, and therefore the same process may be performed with different etching amounts on different substrates.
  • the surface roughness is equal to or greater than the second threshold value
  • other estimation processing is performed (S205). For example, the same process can be performed again by changing the etching amount, or the first estimation process can be performed.
  • the third estimation process is an estimation process that combines the first and second estimation processes.
  • the operator etches the surface of the SiC substrate as described above (S301), and measures the surface roughness (S302). Thereafter, the operator determines whether or not the surface roughness obtained by the measurement is larger than the first threshold (S303). If the surface roughness is less than or equal to the first threshold value, other estimation processes such as performing the same process by changing the etching amount are performed (S304).
  • a predetermined amount of etching is further performed (S305). This etching amount is preferably small. Then, the operator again measures the surface roughness of the SiC substrate (S306), and determines whether or not the obtained surface roughness is smaller than the second threshold value (S307). If the surface roughness is greater than or equal to the second threshold, etching (S305) and surface roughness measurement (S306) are performed again, and the above determination is made again (S307).
  • the depth of the SiC substrate when the surface roughness is lowered by gradually etching can be estimated. Therefore, the operator estimates that this depth (total etching amount) and the depth of the latent flaw are substantially the same (S308). Thus, in the third estimation process, the absolute depth can be estimated, not the relative depth of the latent scar.
  • the above three estimation processes are based on the premise that etching of up to 10 ⁇ m is possible and the etching amount can be accurately controlled.
  • the etching rate is very low (several tens of nm to several hundreds of nm / h), and it takes a very long time to remove latent scratches. End up.
  • the etching rate becomes too fast, and it is difficult to accurately control the etching amount.
  • FIG. 8 is a graph showing the relationship between the inert gas pressure and the etching rate. Specifically, the graph which calculated
  • the object to be processed is a 4H—SiC substrate having an off angle of 4 °. As shown in FIG. 8, basically, the etching rate tends to decrease as the inert gas pressure increases.
  • the etching rate can be suppressed from becoming too fast, the etching amount can be accurately controlled. Therefore, the depth of the latent scar can be determined with high accuracy.
  • the latent flaw depth estimation method for SiC substrate 40 includes an etching step, a measurement step, and an estimation step.
  • the etching step the surface of the SiC substrate 40 is etched by performing a heat treatment in a Si atmosphere on the SiC substrate 40 having at least the surface made of single crystal SiC and machined.
  • the measurement process the surface roughness of the SiC substrate 40 subjected to the etching process is measured.
  • the estimation step the depth of the latent flaw or the presence or absence of the latent flaw of the SiC substrate 40 before the etching step is estimated based on the result obtained in the measurement step.
  • the latent flaw depth of the SiC substrate 40 can be estimated, the necessary and sufficient etching amount can be grasped. Therefore, it is possible to prevent the deterioration of the yield or the increase in the processing speed while maintaining the quality of the SiC substrate 40.
  • the etching performed by the above method has a higher etching rate than hydrogen etching or chemical mechanical polishing, the depth of latent scratches can be estimated quickly.
  • the depth of the latent scratch is deeper than the etching amount.
  • the depth of the latent flaw is shallower than the etching amount.
  • the etching rate of the SiC substrate 40 is controlled by adjusting the inert gas pressure around the SiC substrate 40.
  • the peak shift is located at a value far from 0, and it can be seen that there is a relatively large residual stress. Thereby, the presence of latent flaws in the SiC substrate can be detected nondestructively. Similar to FIG. 4 described above, it can be seen that the peak shift is remarkably reduced by etching of 5 ⁇ m or more, and latent scratches are removed. In addition, when the etching amount is large (specifically, when the thickness is 10 ⁇ m or more), it is shown that the peak shift is further reduced and latent scratches are further removed as in FIG.
  • the relationship between etching amount and residual stress is similar to the relationship between etching amount and surface roughness. Therefore, the depth of the latent scar can be estimated using the residual stress. Specifically, the residual stress is measured after etching, and if the residual stress remains, it is estimated that the latent scratch is deeper than the etching amount, and if the residual stress is zero, it is determined that the latent scratch is shallower than the etching amount. To do.
  • the method for measuring the residual stress is not limited to Raman spectroscopic analysis, and an appropriate method can be used.
  • the method for adjusting the inert gas is arbitrary, and an appropriate method can be used. Further, the inert gas pressure may be fixed or changed during the etching process. By changing the inert gas pressure, for example, a method can be considered in which fine adjustment is performed by initially increasing the etching rate and then decreasing the etching rate.
  • the processing environment and the single crystal SiC substrate used are examples, and can be applied to various environments and single crystal SiC substrates.
  • the heating temperature is not limited to the temperature mentioned above, and the etching rate can be further reduced by lowering the heating temperature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

ＳｉＣ基板の潜傷深さ推定方法は、エッチング工程と、計測工程と、推定工程と、を含む。エッチング工程では、少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、Ｓｉ雰囲気下で加熱処理を行うことで当該ＳｉＣ基板の表面をエッチングする。計測工程では、エッチング工程を行ったＳｉＣ基板の表面粗さ又は残留応力を計測する。推定工程では、計測工程で得られた結果に基づいて、エッチング工程前のＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する。

Description

ＳｉＣ基板の潜傷深さ推定方法
　本発明は、ＳｉＣ基板に生じた潜傷の深さを推定する方法に関する。
　ＳｉＣは、Ｓｉ等と比較して耐熱性及び電気的特性等に優れるため、新たな半導体材料として注目されている。
　特許文献１は、このＳｉＣ基板の表面を平坦化する表面処理方法を開示する。この表面処理方法では、ＳｉＣ基板を収納容器に収納し、収納容器内をＳｉ蒸気圧下とした状態で当該収納容器を加熱する。これにより、収納容器の内部のＳｉＣ基板がエッチングされ、分子レベルに平坦なＳｉＣ基板を得ることができる。
　特許文献２は、ＳｉＣ基板に生じた表面変質層を除去する処理方法を開示する。特許文献２では、表面変質層はＳｉＣ基板を作成する工程（機械研磨等の機械加工）で生じた結晶構造のダメージ層と記載されている。この処理方法では、表面変質層を５０ｎｍ以下に抑え、当該表面変質層を水素エッチングにより除去する。
特開２００８－１６６９１号公報 国際公開第２０１１／０２４９３１号公報
　ここで、潜傷が生じているＳｉＣ基板にエピタキシャル層を形成したり加熱処理を行ったりした場合、潜傷が顕在化し、ＳｉＣ基板の表面が荒れてしまう。この結果、ＳｉＣ基板から製造される半導体の品質が低下してしまう。そのため、潜傷は事前に除去することが好ましい。
　しかし、潜傷の深さは、ＳｉＣ基板に行う機械研磨の条件等に応じて変化するため、正確に見積もることは困難である。しかし、潜傷を確実に除去するためにＳｉＣ基板を過剰にエッチングすると、歩留まりの悪化及び処理時間の増加に繋がってしまう。
　本発明は以上の事情に鑑みてされたものであり、その主要な目的は、ＳｉＣ基板に生じた潜傷の深さを推定する方法を提供することにある。
課題を解決するための手段及び効果
　本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
　本発明の第１の観点によれば、以下のＳｉＣ基板の潜傷深さ推定方法が提供される。即ち、このＳｉＣ基板の潜傷深さ推定方法は、エッチング工程と、計測工程と、推定工程と、を含む。前記エッチング工程では、少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、Ｓｉ雰囲気下で加熱処理を行うことで当該ＳｉＣ基板の表面をエッチングする。前記計測工程では、前記エッチング工程を行ったＳｉＣ基板の表面粗さを計測する。前記推定工程では、前記計測工程で得られた結果に基づいて、前記エッチング工程前の前記ＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する。
　これにより、ＳｉＣ基板の潜傷深さを推定することができるので、必要十分なエッチング量を把握することができる。従って、ＳｉＣ基板の品質を維持しつつ歩留まりの悪化又は処理速度の増加を防止することができる。また、上記の方法で行うエッチングは水素エッチング又は化学機械研磨と比較してエッチング速度が速いため、潜傷の深さを素早く推定することができる。また、表面粗さは比較的容易に計測することができるので、潜傷の深さを簡単に推定することができる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記推定工程では、エッチング後の前記ＳｉＣ基板の表面粗さが第１閾値より大きい場合、エッチング量より潜傷の深さが深いと推定することが好ましい。
　これにより、エッチング後に潜傷が残っている場合は表面粗さが増加するため、表面粗さを計測することで潜傷が残っていることを把握できる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記推定工程では、エッチング後の前記ＳｉＣ基板の表面粗さが第２閾値より小さい場合、エッチング量より潜傷の深さが浅いと推定することが好ましい。
　これにより、エッチングを行うことで潜傷が除去できた場合は表面粗さが大きくならないので、表面粗さを計測することで潜傷が除去できたことを把握できる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記エッチング工程におけるエッチング量、及び、前記推定工程における閾値の少なくとも１つは、前記エッチングを行う前の表面粗さに基づいて定められることが好ましい。
　これにより、エッチング量と表面粗さ（ひいては潜傷の深さ）の関係は、エッチング工程前のＳｉＣ基板の表面粗さと関連があるため、この表面粗さに基づいてエッチング量は閾値を変化させることで、潜傷の深さを適切に推定することができる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記エッチング工程では、エッチング量が０．５μｍ以上１０μｍ以下であることが好ましい。
　これにより、一般的に潜傷が生じている範囲を考慮して潜傷の深さの推定を行うことができる。なお、水素エッチング又は化学機械研磨等では１０μｍ程度をエッチングするためには多大な時間が掛かる。この点、Ｓｉ雰囲気下でエッチングを行うことで、エッチング時間を大幅に低減することができる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記エッチング工程では、前記ＳｉＣ基板の周囲の不活性ガス圧を調整して当該ＳｉＣ基板のエッチング速度を制御することが好ましい。
　これにより、高真空下のＳｉ雰囲気下でエッチングを行う場合と比較してエッチング速度を低速にできるので、エッチング量を正確に把握することができる。従って、潜傷の深さをより正確に推定することができる。
　本発明の第２の観点によれば、以下のＳｉＣ基板の潜傷深さ推定方法が提供される。即ち、このＳｉＣ基板の潜傷深さ推定方法は、計測工程と、推定工程と、を含む。前記計測工程では、少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、前記ＳｉＣ基板の残留応力を計測する。前記推定工程では、前記計測工程で得られた結果に基づいて、前記ＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記推定工程で、前記ＳｉＣ基板の残留応力が所定量より大きい場合、エッチング量より潜傷の深さが深いと推定することが好ましい。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記推定工程で、前記ＳｉＣ基板に残留応力が所定量より小さい場合、エッチング量より潜傷の深さが浅いと推定することが好ましい。
　以上により、表面粗さを計測することなく潜傷の深さを推定することができる。
　前記のＳｉＣ基板の潜傷深さ推定方法においては、前記計測工程では、ラマン分光分析を用いて前記ＳｉＣ基板の残留応力を計測することが好ましい。
　これにより、非破壊で残留応力を計測することができるので、潜傷深さを推定したＳｉＣ基板を出荷することができる。また、ＳｉＣ基板の全品検査が可能となる。
本発明のエッチングに用いる高温真空炉の概要を説明する図。 ＳｉＣ基板を加工して半導体素子を生成する各工程における基板の様子を概略的に示す図。 エッチング速度と加熱温度の関係を表面粗さが異なるＳｉＣ基板毎に計測した結果を示すグラフ。 エッチング量と、エッチング後の基板の表面粗さと、の関係を計測した結果を示すグラフ。 機械加工後及びエッチング後のＳｉＣ基板の表面の顕微鏡写真。 ＳｉＣ基板の潜傷の深さを推定する処理を示すフローチャート。 ＳｉＣ基板の潜傷の深さを推定する別の処理を示すフローチャート。 不活性ガスの圧力とエッチング速度との関係を計測した結果を示すグラフ。 ラマン分光分析を用いて残留応力を計測した結果を示すグラフ。
　次に、図面を参照して本発明の実施の形態を説明する。
　初めに、図１を参照して、本実施形態の加熱処理で用いる高温真空炉１０について説明する。図１は、本発明の表面処理方法に用いる高温真空炉の概要を説明する図である。
　図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、少なくとも表面が単結晶ＳｉＣで構成されるＳｉＣ基板を１０００℃以上２３００℃以下の温度に加熱することができる。予備加熱室２２は、ＳｉＣ基板を本加熱室２１で加熱する前に予備加熱を行うための空間である。
　本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３により、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４により、本加熱室２１内の不活性ガス（例えばＡｒガス）の圧力を調整することができる。真空計２５により、本加熱室２１内の真空度を測定することができる。
　本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁や天井には図略の熱反射金属板が固定されており、この熱反射金属板によって、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣ基板を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
　また、ＳｉＣ基板は、坩堝（収容容器）３０に収容された状態で加熱される。坩堝３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。
　坩堝３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。また、坩堝３０は、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして構成されている。坩堝３０の内部には、Ｓｉの供給源となるＳｉが適宜の形態で配置されている。なお、容器の形状及び素材は任意である。
　ＳｉＣ基板を加熱処理する際には、初めに、図１の鎖線で示すように坩堝３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ坩堝３０を移動させ、ＳｉＣ基板を加熱する。なお、予備加熱を省略しても良い。
　次に、図２を参照して、ＳｉＣ基板４０に生じる潜傷及びその影響について、ＳｉＣ基板４０から半導体素子を製造する工程とともに説明する。
　半導体素子を製造する元となるバルク基板は、４Ｈ－ＳｉＣ単結晶又は６Ｈ－ＳｉＣ単結晶から構成されるインゴットを所定の厚みに切り出すことで得られる。インゴットを斜めに切り出すことにより、オフ角を有するバルク基板を得ることができる。その後、バルク基板の表面の凹凸を除去するために、機械研磨を行う。しかし、この機械研磨によりバルク基板の内部に圧力が掛かることで結晶性が変化した変質層（潜傷）が生じる。
　次に、図２（ａ）に示すように、高温真空炉１０を利用してＳｉＣ基板４０の表面をエッチングする。このエッチングは、ＳｉＣ基板４０を坩堝３０に収容し、Ｓｉ蒸気圧下（Ｓｉ雰囲気下）で１５００℃以上２２００℃以下、望ましくは１８００℃以上２０００℃以下の環境で加熱することで行われる。Ｓｉ蒸気圧下で加熱されることで、ＳｉＣ基板４０のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがＳｉＣ基板４０の表面でＣと結合し、自己組織化が起こり、平坦化されるのである。
　これにより、ＳｉＣ基板４０の表面をエッチングしつつ、当該表面を分子レベルで平坦化することができる。このエッチングを行うことにより、機械研磨により生じた研磨傷及び潜傷を除去することができる。
　次に、図２（ｂ）に示すように、ＳｉＣ基板４０にエピタキシャル層４１を形成する。エピタキシャル層を形成する方法としては、気相エピタキシャル法又はＣＶＤ法等を用いることができる。なお、ＳｉＣ基板４０に潜傷が残っている場合、エピタキシャル層を形成する際に潜傷の影響により、表面が荒れてしまうことがある。
　次に、エピタキシャル層４１が形成されたＳｉＣ基板４０の表面の全面又は一部にイオン注入を行う。イオンが注入されることによって、図２（ｃ）に示すように、イオン注入部分４２を含むエピタキシャル層４１の表面が荒れた状態になる。
　次に、注入したイオンの活性化、及び、イオン注入部分４２等へのエッチングを行う。本実施形態では、両方の処理を１つの工程で行うことができる。具体的には、Ｓｉ蒸気圧下（Ｓｉ雰囲気下）で１５００℃以上２２００℃以下、望ましくは１６００℃以上２０００℃以下の環境で加熱処理（アニール処理）を行う。これにより、注入されたイオンを活性化することができる。また、ＳｉＣ基板４０の表面がエッチングされることで、イオン注入部分４２の荒れた部分が平坦化されていく（図２（ｄ）を参照）。なお、ＳｉＣ基板４０に潜傷が残っている場合、加熱処理を行う際に潜傷の影響により、表面が荒れてしまうことがある。
　以上の処理を行うことで、ＳｉＣ基板４０の表面が、十分な平坦度及び電気的活性を有することになる。このＳｉＣ基板４０の表面を利用して、半導体素子を製造することができる。
　ここで、上述したように潜傷の除去（図２（ａ））が十分でないと後工程（図２（ｂ）又は図２（ｄ））においてＳｉＣ基板４０の表面が荒れてしまう。本願出願人は、潜傷の深さを推定する方法を確立するために以下の実験を行った。以下、この実験について、図３から図５までを参照して説明する。
　この実験では、上記で説明した高温真空炉１０を用いて、表面がＳｉ面でオフ角が４°の４Ｈ－ＳｉＣからなる４種類のＳｉＣ基板をＳｉ蒸気圧下で加熱した。ＳｉＣ基板は、機械研磨後の表面粗さ（初期表面粗さ）がそれぞれ異なり、１．４ｎｍ，０．４ｎｍ，０．３ｎｍ，０．１ｎｍである。また、加熱処理は、高真空下（１０-5～１０-4Ｐａ程度）で、１８００℃から２０００℃の温度範囲で行った。
　図３は、エッチング速度と加熱温度の関係を表面粗さが異なるＳｉＣ基板毎に計測した結果を示すグラフである。図３に示すように、１９００℃以上の領域では、初期表面粗さとエッチング速度に相関性があり、表面粗さが大きいほどエッチング速度が速くなることが分かる。
　図４は、初期表面粗さが異なるこれらのＳｉＣ基板について、エッチング量と、エッチング後の基板の表面粗さと、の関係を計測した結果を示すグラフである。エッチング量が１μｍ～４μｍ程度では、表面粗さＲａは機械加工後より著しく上昇して２．５ｎｍ以上となり、潜傷が顕在化して表面が荒れたことが分かる。この結果から、エッチング量を０．５μｍ～４μｍ、好ましくは１μｍ～３μｍとしてエッチングを行った後に表面粗さを計測することで、エッチング後のＳｉＣ基板に潜傷が残っているかを把握することができる。
　図４には、更にエッチングを行うと、表面粗さが低下していき、エッチング量が１０μｍ以上になると表面粗さが１ｎｍ以下の平滑な表面が得られることが示されている。これは、エッチングによって潜傷が除去されたためと考えられる。この結果から、エッチングを行って表面粗さが低い場合、潜傷が初めから存在しない又は潜傷が除去されたと推定できる。
　また、表面粗さの変化は、初期表面粗さに応じて異なる。例えば、初期表面粗さが最も大きい１．４ｎｍのＳｉＣ基板であっても、ピークの表面粗さが他より大きいとは限らない。また、初期表面粗さが１．４ｎｍのＳｉＣ基板は、潜傷が除去された後において、他よりも表面粗さが大きい。また、図４からは、初期表面粗さが同じでも表面粗さが低下するタイミングが異なることがあるため、様々な条件に応じて潜傷の深さが異なることが分かる。
　図５は、機械加工後及びエッチング後のＳｉＣ基板の表面の顕微鏡写真である。それぞれの写真の右上の数字は表面粗さであり、右下の数字はエッチング量である。また、図５では、初期の表面粗さが同じものを同じ列に配置している。具体的には、左から初期表面粗さが１．４ｎｍ、０．４ｎｍ、０．３ｎｍ、０．１ｎｍである。なお、初期表面粗さが０．１ｎｍのＳｉＣ基板は、化学機械研磨で表面が処理されており、その他のＳｉＣ基板は機械研磨で表面が処理されている。
　また、図５では、処理条件が等しいものを同じ行に配置している。具体的には、上から機械加工後（機械研磨又は化学機械研磨後）、１８００℃でエッチング後、１９００℃でエッチング後、２０００℃でエッチング後、２０００℃で更にエッチング後である。
　図５から、機械加工後にエッチングを行うことで、表面の荒れ（ステップバンチング）が発生し、表面が荒れることが分かる。また、エッチング量が１０μｍを超えた場合、このステップバンチングが除去されることが分かる。
　次に、図６から図８までを参照して、上記の実験の計測結果を考慮して、ＳｉＣ基板４０の潜傷の深さを推定する処理（推定処理）について説明する。本実施形態では、３つの推定処理を説明するが、これらは一例である。また、以下では推定処理の各工程は作業者が機器を用いて行うと説明するが、一部又は全部の工程を作業者を介さずにコンピュータが自動的に行っても良い。
　初めに、１つ目の推定処理について説明する。作業者は、推定対象のＳｉＣ基板を高温真空炉１０にセットし、Ｓｉ蒸気圧下で加熱してＳｉＣ基板の表面をエッチングする（Ｓ１０１）。なお、Ｓ１０１で行うエッチングのエッチング量は、初期表面粗さに応じて定めても良いし、他の条件に応じて定めても良い。具体的には、０．５μｍ～４μｍ、好ましくは１μｍ～３μｍであることが好ましい。
　次に、作業者はエッチング後のＳｉＣ基板の表面粗さを計測する（Ｓ１０２）。表面粗さの計測方法は任意であり、例えばＡＦＭ（原子間力顕微鏡）を用いることができる。
　次に、作業者は計測して得られた表面粗さが第１閾値より大きいか否かを判定する（Ｓ１０３）。第１閾値は、上述したように潜傷の影響で表面粗さが大きくなったことを検出するための値である。従って、第１閾値は、例えば２ｎｍ～５ｎｍ程度であることが好ましい。なお、第１閾値は、初期表面粗さに応じて決定しても良い。
　表面粗さが第１閾値より大きい場合、Ｓ１０１で行ったエッチング量より潜傷の深さが深いと推定することができる（Ｓ１０４）。同時に、ＳｉＣ基板に潜傷があったことも推定することができる。このようにして、ＳｉＣ基板の潜傷の深さを推定することができる。なお、この推定処理を１回行っただけでは潜傷の大まかな深さしか推定できないので、エッチング量を変化させて再度同じ処理を行っても良い。
　なお、表面粗さが第１閾値以下の場合、その他の推定処理を行う。例えば、エッチング量を変えて再度同じ処理を行ったり、２つ目の推定処理を行ったりすることができる。
　次に、２つ目の推定処理について説明する。
　作業者は、上記と同様にＳｉＣ基板の表面をエッチングし（Ｓ２０１）、表面粗さを計測する（Ｓ２０２）。その後、作業者は計測して得られた表面粗さが第２閾値より小さいか否かを判定する（Ｓ２０３）。第２閾値は、上述したように潜傷の影響で大きくなった表面粗さが再び小さくなったことを検出するための値である。従って、エッチング量は例えば５μｍ～１０μｍ、第２閾値は例えば０．５ｎｍ～２ｎｍ程度であることが好ましい。なお、Ｓ２０１のエッチング量及び第２閾値は、初期表面粗さに応じて決定しても良い。
　表面粗さが第２閾値より小さい場合、Ｓ１０２で行ったエッチング量より潜傷の深さが浅いと推定することができる（Ｓ２０４）。なお、ＳｉＣ基板に潜傷が存在しない可能性がある場合、潜傷が存在しない、又は、Ｓ１０２で行ったエッチング量より潜傷の深さが浅いと推定しても良い。このようにして、ＳｉＣ基板の潜傷の深さを推定することができる。なお、この推定処理を１回行っただけでは潜傷の大まかな深さしか推定できないので、別の基板に対して、異なるエッチング量で同じ処理を行っても良い。
　なお、表面粗さが第２閾値以上の場合、その他の推定処理を行う（Ｓ２０５）。例えば、エッチング量を変えて再度同じ処理を行ったり、１つ目の推定処理を行ったりすることができる。
　次に、３つ目の推定処理について説明する。
　３つ目の推定処理は、１つ目と２つ目の推定処理を組み合わせた推定処理である。作業者は、上記と同様にＳｉＣ基板の表面をエッチングし（Ｓ３０１）、表面粗さを計測する（Ｓ３０２）。その後、作業者は計測して得られた表面粗さが第１閾値より大きいか否かを判定する（Ｓ３０３）。表面粗さが第１閾値以下の場合、エッチング量を変化させて同じ処理を行う等、その他の推定処理を行う（Ｓ３０４）。
　一方、表面粗さが第１閾値より大きい場合、更に所定量のエッチングを行う（Ｓ３０５）。このエッチング量は微小であることが好ましい。そして、作業者は、再びＳｉＣ基板の表面粗さを計測し（Ｓ３０６）、得られた表面粗さが第２閾値より小さいか否かを判定する（Ｓ３０７）。表面粗さが第２閾値以上である場合、再びエッチング（Ｓ３０５）及び表面粗さの計測（Ｓ３０６）を行って、再び上記の判定を行う（Ｓ３０７）。
　表面粗さが第２閾値より小さい場合、徐々にエッチングを行って表面粗さが低下したときのＳｉＣ基板の深さを推定することができる。従って、作業者は、この深さ（総エッチング量）と潜傷の深さが略同じと推定する（Ｓ３０８）。このように３つ目の推定処理では、潜傷の相対的な深さではなく、絶対的な深さを推定することができる。
　なお、上記の３つの推定処理は、最大１０μｍのエッチングが可能であるとともに、エッチング量を正確に制御できることが前提となっている。ここで、特許文献２では、水素エッチングを行っていたため、エッチング速度が非常に低速（数十ｎｍ～数百ｎｍ／ｈ程度）であり、潜傷を除去するのに非常に長い時間が掛かってしまう。また、Ｓｉ雰囲気下のエッチングを高真空下で行うとエッチング速度が速くなり過ぎるため、エッチング量を正確に制御することが困難であった。
　以上を考慮して、本実施形態では、不活性ガス圧を変化させてエッチング速度を制御してＳｉ雰囲気下のエッチングを行う。ここで図８は、不活性ガス圧とエッチング速度との関係を示すグラフである。具体的には、加熱温度が１８００℃、１９００℃、及び２０００℃の環境において、不活性ガス圧を０．０１Ｐａ、１Ｐａ、１３３Ｐａ、及び１３．３ｋＰａと変化させたときのエッチング速度を求めたグラフである。被処理物は、オフ角が４°の４Ｈ－ＳｉＣ基板である。図８に示すように、基本的には、不活性ガス圧を上昇させる程、エッチング速度が低下する傾向がある。
　このようにして、エッチング速度が速くなり過ぎることを抑制できるので、エッチング量を正確に制御できる。従って、潜傷の深さを精度良く判定することができる。
　以上に説明したように、上記のＳｉＣ基板４０の潜傷深さ推定方法は、エッチング工程と、計測工程と、推定工程と、を含む。エッチング工程では、少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板４０に対して、Ｓｉ雰囲気下で加熱処理を行うことで当該ＳｉＣ基板４０の表面をエッチングする。計測工程では、エッチング工程を行ったＳｉＣ基板４０の表面粗さを計測する。推定工程では、計測工程で得られた結果に基づいて、エッチング工程前のＳｉＣ基板４０の潜傷の深さ又は潜傷の有無を推定する。
　これにより、ＳｉＣ基板４０の潜傷深さを推定することができるので、必要十分なエッチング量を把握することができる。従って、ＳｉＣ基板４０の品質を維持しつつ歩留まりの悪化又は処理速度の増加を防止することができる。また、上記の方法で行うエッチングは水素エッチング又は化学機械研磨と比較してエッチング速度が速いため、潜傷の深さを素早く推定することができる。
　また、本実施形態の推定工程では、エッチング後のＳｉＣ基板４０の表面粗さが第１閾値より大きい場合、エッチング量より潜傷の深さが深いと推定する。
　これにより、エッチング後に潜傷が残っている場合は表面粗さが増加するため、表面粗さを計測することで潜傷が残っていることを把握できる。
　また、本実施形態の推定工程では、エッチング後のＳｉＣ基板４０の表面粗さが第２閾値より小さい場合、エッチング量より潜傷の深さが浅いと推定する。
　これにより、エッチングを行うことで潜傷が除去できた場合は表面粗さが大きくならないので、表面粗さを計測することで潜傷が除去できたことを把握できる。
　また、本実施形態の前記エッチング工程では、ＳｉＣ基板４０の周囲の不活性ガス圧を調整して当該ＳｉＣ基板４０のエッチング速度を制御する。
　これにより、高真空下のＳｉ雰囲気下でエッチングを行う場合と比較してエッチング速度を低速にできるので、エッチング量を正確に把握することができる。従って、潜傷の深さをより正確に推定することができる。
　次に、上記実施形態の変形例を説明する。図９は、図４と同様に所定量のエッチングを行った際の、ラマン分光分析におけるピークシフトの測定結果である。ラマン分光分析は、具体的には、ウエハを後方散乱配置にて波長５３２ｎｍのＡｒレーザーを光源として４Ｈ－ＳｉＣ　ＦＴＯモードの７７６ｃｍ-1のピークを測定し得られたピークが元の７７６ｃｍ-1の位置からどれだけズレているかによってピークシフトを測定する。ウエハは機械加工によるストレスに起因する結晶構造の変化等により残留応力が生じるが、ピークシフトΔωを測定することで、「残留応力σはピークシフトにおおよそ線形でσ＝Ａ×Δω、Ａは定数」といった原理によりウエハ表面付近の残留応力が推定可能である。
　エッチング前の段階（エッチング量が０）では、ピークシフトは０からかなり離れた数値に位置し、比較的大きい残留応力が存在することが分かる。これにより、ＳｉＣ基板に潜傷が存在することを非破壊で検出することができる。上記で説明した図４と同様に、５μｍ以上のエッチングによりエッチングによりピークシフトが著しく低減され、潜傷が除去されることが分かる。またエッチング量が大きい場合（具体的には１０μｍ以上の場合）、図４と同様に、更にピークシフトが低下し、潜傷が一層除去されることが示されている。
　エッチング量と残留応力の関係は、エッチング量と表面粗さの関係に類似する。従って、残留応力を用いて潜傷の深さを推定することができる。具体的には、エッチングを行った後に残留応力を計測し、残留応力が残っていればエッチング量より潜傷が深いと推定し、残留応力がゼロであればエッチング量より潜傷が浅いと判定する。なお、残留応力を計測する方法はラマン分光分析に限られず適宜の方法を用いることができる。
　以上に本発明の好適な実施の形態及び変形例を説明したが、上記の構成は例えば以下のように変更することができる。
　上記で説明したフローチャートは一例であり、処理の順番の変更、処理の追加又は削除等を行っても良い。また、エッチング後の表面粗さ又は残留応力に基づいて潜傷の深さを推定するのであれば、推定方法は任意である。
　不活性ガスの調整方法は任意であり、適宜の方法を用いることができる。また、エッチング工程の間、不活性ガス圧を一定にしても良いし、変化させても良い。不活性ガス圧を変化させることで、例えば初めはエッチング速度を高くして後にエッチング速度を低くして微調整を行う方法が考えられる。
　処理を行った環境及び用いた単結晶ＳｉＣ基板等は一例であり、様々な環境及び単結晶ＳｉＣ基板に対して適用することができる。例えば、加熱温度は上記で挙げた温度に限られず、より低温とすることでエッチング速度を一層低下させることができる。また、上述した高温真空炉以外の加熱装置を用いても良い。
　１０　高温真空炉
　２１　本加熱室
　２２　予備加熱室
　３０　坩堝
　４０　ＳｉＣ基板

Claims (10)

  1. 　少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、Ｓｉ雰囲気下で加熱処理を行うことで当該ＳｉＣ基板の表面をエッチングするエッチング工程と、
    　前記エッチング工程を行ったＳｉＣ基板の表面粗さを計測する計測工程と、
    　前記計測工程で得られた結果に基づいて、前記エッチング工程前の前記ＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する推定工程と、
    を含むことを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  2. 　請求項１に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記推定工程では、エッチング後の前記ＳｉＣ基板の表面粗さが第１閾値より大きい場合、エッチング量より潜傷の深さが深いと推定することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  3. 　請求項１に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記推定工程では、エッチング後の前記ＳｉＣ基板の表面粗さが第２閾値より小さい場合、エッチング量より潜傷の深さが浅いと推定することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  4. 　請求項２又は３に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記エッチング工程におけるエッチング量、及び、前記推定工程における閾値の少なくとも１つは、前記エッチングを行う前の表面粗さに基づいて定められることを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  5. 　請求項１に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記エッチング工程では、エッチング量が０．５μｍ以上１０μｍ以下であることを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  6. 　請求項１に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記エッチング工程では、前記ＳｉＣ基板の周囲の不活性ガス圧を調整して当該ＳｉＣ基板のエッチング速度を制御することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  7. 　少なくとも表面が単結晶ＳｉＣで構成され、機械加工が行われた後のＳｉＣ基板に対して、
    　前記ＳｉＣ基板の残留応力を計測する計測工程と、
    　前記計測工程で得られた結果に基づいて、前記ＳｉＣ基板の潜傷の深さ又は潜傷の有無を推定する推定工程と、
    を含むことを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  8. 　請求項７に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記推定工程で、前記ＳｉＣ基板の残留応力が所定量より大きい場合、エッチング量より潜傷の深さが深いと推定することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  9. 　請求項７に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記推定工程で、前記ＳｉＣ基板の残留応力が所定量より小さい場合、エッチング量より潜傷の深さが浅いと推定することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
  10. 　請求項７に記載のＳｉＣ基板の潜傷深さ推定方法であって、
    　前記計測工程では、ラマン分光分析を用いて前記ＳｉＣ基板の残留応力を計測することを特徴とするＳｉＣ基板の潜傷深さ推定方法。
PCT/JP2015/001301 2014-03-31 2015-03-10 ＳｉＣ基板の潜傷深さ推定方法 WO2015151411A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580009990.8A CN106030774B (zh) 2014-03-31 2015-03-10 SiC基板的潜伤深度推定方法
US15/300,653 US9991175B2 (en) 2014-03-31 2015-03-10 Method for estimating depth of latent scratches in SiC substrates
KR1020167022409A KR101893277B1 (ko) 2014-03-31 2015-03-10 SiC 기판의 잠상 깊이 추정 방법
EP15773355.1A EP3128542A4 (en) 2014-03-31 2015-03-10 METHOD FOR ESTIMATING DEPTH OF LATENT SCRATCHES IN SiC SUBSTRATES

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-074748 2014-03-31
JP2014074748A JP6282512B2 (ja) 2014-03-31 2014-03-31 ＳｉＣ基板の潜傷深さ推定方法

Publications (1)

Publication Number Publication Date
WO2015151411A1 true WO2015151411A1 (ja) 2015-10-08

Family

ID=54239764

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001301 WO2015151411A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の潜傷深さ推定方法

Country Status (7)

Country Link
US (1) US9991175B2 (ja)
EP (1) EP3128542A4 (ja)
JP (1) JP6282512B2 (ja)
KR (1) KR101893277B1 (ja)
CN (1) CN106030774B (ja)
TW (1) TWI658525B (ja)
WO (1) WO2015151411A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659221A (zh) * 2019-02-01 2019-04-19 中国科学技术大学 一种碳化硅单晶薄膜的制备方法
WO2020022415A1 (ja) * 2018-07-25 2020-01-30 東洋炭素株式会社 ＳｉＣウエハの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN109179422B (zh) * 2018-08-29 2021-08-24 四川大学 一种大规模无定形硅颗粒的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法
JP2012049392A (ja) * 2010-08-27 2012-03-08 Toyota Central R&D Labs Inc 転位の出現深さを特定する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938978A (en) * 1973-03-22 1976-02-17 Ppg Industries, Inc. Method of making crystallized glass
JPH06305862A (ja) 1993-04-19 1994-11-01 Toyo Tanso Kk 炭化ケイ素被覆黒鉛部材
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法
JP2012049392A (ja) * 2010-08-27 2012-03-08 Toyota Central R&D Labs Inc 転位の出現深さを特定する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3128542A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022415A1 (ja) * 2018-07-25 2020-01-30 東洋炭素株式会社 ＳｉＣウエハの製造方法
JPWO2020022415A1 (ja) * 2018-07-25 2021-08-19 東洋炭素株式会社 ＳｉＣウエハの製造方法
JP7419233B2 (ja) 2018-07-25 2024-01-22 東洋炭素株式会社 ＳｉＣウエハの製造方法
CN109659221A (zh) * 2019-02-01 2019-04-19 中国科学技术大学 一种碳化硅单晶薄膜的制备方法

Also Published As

Publication number Publication date
EP3128542A4 (en) 2017-03-22
EP3128542A1 (en) 2017-02-08
CN106030774A (zh) 2016-10-12
JP2015198143A (ja) 2015-11-09
CN106030774B (zh) 2019-12-24
US20170110378A1 (en) 2017-04-20
US9991175B2 (en) 2018-06-05
KR101893277B1 (ko) 2018-08-29
KR20160108541A (ko) 2016-09-19
TWI658525B (zh) 2019-05-01
JP6282512B2 (ja) 2018-02-21
TW201543593A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
JP6268277B2 (ja) ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
KR102021644B1 (ko) 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판
CN107002288B (zh) 碳化硅基板的表面处理方法
WO2015151411A1 (ja) ＳｉＣ基板の潜傷深さ推定方法
KR102067313B1 (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
WO2018216657A1 (ja) ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP2011134935A (ja) シリコンウェーハ及びエピタキシャルウェーハ、並びにそれらの製造方法
JP2020141073A (ja) ＳｉＣ膜単体構造体
JP5447111B2 (ja) Ｓｏｉウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15773355

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167022409

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15300653

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015773355

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015773355

Country of ref document: EP