JP2002118083A

JP2002118083A - 半導体集積回路装置の製造方法

Info

Publication number: JP2002118083A
Application number: JP2000306646A
Authority: JP
Inventors: Shinichi Nakabayashi; 伸一中林; Toshihiko Abe; 寿彦安部; Yoji Tsuchiyama; 洋史土山; Yukio Kenbo; 行雄見坊; Yoshiteru Katsumura; 義輝勝村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-10-05
Filing date: 2000-10-05
Publication date: 2002-04-19
Also published as: US20020042154A1; US6468817B2

Abstract

(57)【要約】【課題】量産プロセスを流れるウエハの破壊検査を行
うことなく、マイクロスクラッチを検出する。【解決手段】量産プロセスを流れる複数のウエハの主
面上に酸化シリコン系の絶縁膜を形成する工程と、酸化
シリコン系の絶縁膜が形成されたモニター用のダミーウ
エハを用意する工程と、前記複数のウエハおよび前記ダ
ミーウエハのそれぞれの主面に形成された前記絶縁膜に
対して化学機械研磨処理を施す工程と、前記化学機械研
磨処理工程の後、フッ酸を含む溶液を用いて前記ダミー
ウエハの絶縁膜をエッチング処理する工程と、前記エッ
チング処理が施された前記ダミーウエハの絶縁膜のスク
ラッチ数を計測することによって、前記化学機械研磨処
理工程で前記複数のウエハの絶縁膜に生じたスクラッチ
数を管理する工程とを有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、半導体ウエハの表面に形成
された薄膜を、化学機械研磨（Chemical Mechanical Po
lishing；ＣＭＰ）法を用いて研磨する工程を有する半
導体集積回路装置の製造に適用して有効な技術に関す
る。

【０００２】

【従来の技術】半導体集積回路（ＬＳＩ）の高集積化、
高性能化に伴う新たな微細加工技術の一つに化学機械研
磨法があり、例えばＳＧＩ(Shallow Groove Isolation)
と呼ばれる素子分離溝の形成、多層配線形成工程におけ
る層間絶縁膜の平坦化、埋め込みメタル配線の形成など
に適用されている。この化学機械研磨技術については、
例えば米国特許Ｎｏ．４９４４８３６に記載がある。

【０００３】化学機械研磨法は、硬質樹脂からなる研磨
パッドを貼り付けた定盤上に研磨スラリを供給しながら
ウエハの表面を研磨する方法であり、研磨スラリとして
は、一般にシリカ（酸化珪素）などの研磨剤微粒子を純
水中に分散させ、これにｐＨ調整用のアルカリを添加し
たものなどが使用されている。研磨スラリ中のシリカと
しては、四塩化珪素（ＳｉＣｌ₄）を酸水素炎で燃焼さ
せて得られるフュームドシリカ（煙霧質シリカ）や、珪
酸ナトリウムを原料として得られるコロイダルシリカが
使用されている（１９９９年７月１９日、株式会社サイ
エンスフォーラム発行、「ＣＭＰのサイエンス」１２８
頁〜１４２頁）。

【０００４】特開平１０−１６３２８４号公報は、化学
機械研磨および洗浄処理後のウエハ表面に残留するパー
ティクルをパーティクルカウンタで計測する際、測定さ
れたパーティクルの数が実際のパーティクルだけの数な
のか、あるいはスクラッチを含んだ数なのかを判別する
ウエハ表面検査方法を開示している。

【０００５】

【発明が解決しようとする課題】最近のＬＳＩは、素子
の微細化および配線の多層化を推進するために、ウエハ
プロセスの複数の工程で化学機械研磨処理を行ってい
る。例えば、ウエハの主面に素子分離溝を形成する工程
では、まず耐酸化性絶縁膜をマスクに用いてウエハの主
面をドライエッチングし、素子分離領域に溝を形成す
る。続いてこの溝の内部を含むウエハの主面上に溝の深
さよりも厚い膜厚を有する酸化シリコン膜を堆積した
後、上記耐酸化性絶縁膜を研磨のストッパに用いて酸化
シリコン膜を化学機械研磨し、この酸化シリコン膜を溝
の内部に選択的に残すことによって、素子分離溝を形成
する。また、ゲート電極とその上部の配線との間や多層
配線間の層間絶縁膜を平坦化する工程では、従来のスピ
ンオングラス（ＳＯＧ）膜を使った平坦化方法に代え
て、酸化シリコン膜の化学機械研磨による平坦化方法が
多用されつつある。

【０００６】化学機械研磨法をＬＳＩの製造工程に適用
するに際して重要な課題となるのは、研磨後のウエハの
品質である。研磨後のウエハの品質の代表的なものとし
ては、（１）スクラッチ、（２）付着異物（パーティク
ル）、（３）均一性（平坦性）などが挙げられる。

【０００７】（１）のスクラッチは、マクロスクラッチ
とマイクロスクラッチとに大別される。前者は、研磨パ
ッドの目立てに使用するダイヤモンドドレッサからの砥
粒の脱落が主因とされており、後者は、研磨スラリ中に
含まれる粗大凝集粒子や異物、研磨パッドの目詰まりな
どが主因とされている。

【０００８】また、研磨後のウエハ表面には、研磨スラ
リに含まれるシリカ砥粒などのパーティクルやアルカリ
金属イオンが多量に残留するため、（２）の付着異物
（パーティクル）を除去するためには、研磨後の洗浄処
理（後洗浄）を十分な管理の下で行う必要がある。

【０００９】前述したような酸化シリコン膜の研磨工程
では、一般にシリカ粒子を水に分散させた研磨スラリが
使用される。シリカは、その表面に親水性のシラノール
基（Ｓｉ−ＯＨ）が存在するため、シリカ粒子を水に分
散させると、シラノール基の粒子間水素結合やファンデ
ルワールス(van der Waals)力によって粒子（一次粒
子）同士の凝集が起こり、単体粒子よりも粒径（粒子の
直径）の大きい凝集粒子（二次粒子）が形成される。従
って、シリカ粒子（分散質）を水（分散媒）に分散させ
た研磨スラリにおいては、この凝集粒子が砥粒成分を構
成している。

【００１０】上記凝集粒子は、その粒径が比較的小さい
場合は問題はない。ところが、実際の研磨スラリ中には
１μｍ以上の粒径を持った粗大な凝集粒子が存在するた
め、これがウエハの表面にマイクロスクラッチと呼ばれ
る微小な傷を与え、歩留まりや信頼性の低下を引き起こ
す。特に、前述した素子分離溝の形成工程では、ウエハ
表面に形成した薄い耐酸化性絶縁膜を研磨のストッパに
用いて酸化シリコン膜を研磨するので、耐酸化性絶縁膜
の表面にマイクロスクラッチが生じると、マイクロスク
ラッチが下地のシリコン基板にまで達してしまい、トラ
ンジスタの特性劣化やゲート加工時のエッチ残りを引き
起こす。

【００１１】前述したように、マイクロスクラッチは、
主として研磨スラリ中の粗大凝集粒子によって引き起こ
されるため、例えば研磨スラリに界面活性剤を添加して
シリカ粒子の分散性を向上させたり、研磨直前に研磨ス
ラリをフィルタリングして粗大凝集粒子を除去したりす
るなどの方法によって、粗大凝集粒子の数を低減してい
る。しかし、このような対策を講じても、例えば研磨ス
ラリのロットが変わったときや研磨パッドを張り替えた
ときなど、研磨条件が変わった際にマイクロスクラッチ
が発生してしまうことがある。

【００１２】マイクロスクラッチ対策の一つとして、シ
リカなどの砥粒成分を含まない、あるいはその濃度を極
めて低くした砥粒フリー研磨方法も提案されている（特
願平１０−３１７２３３号など）。しかし、この方法
は、未だ適用範囲が限られているため、現状の量産ウエ
ハプロセスでは、砥粒成分を含んだ研磨スラリを使用せ
ざるを得ない。

【００１３】従って、マイクロスクラッチによる歩留ま
りや信頼性の低下を防ぐためには、化学機械研磨処理後
のできるだけ早い段階においてマイクロスクラッチの発
生を発見し、その原因を突き止めて適切な研磨条件を選
択する必要がある。

【００１４】ところが、マイクロスクラッチはそのサイ
ズが極めて微小であるため、研磨直後にその発生を検
出、確認することが難しく、幾つかの工程を経た後、あ
るいはウエハプロセスの最終検査工程で行う断面検査時
にマイクロスクラッチ起因の異常が発見される場合が殆
どである。そのため、化学機械研磨処理を行う量産ウエ
ハプロセスでは、マイクロスクラッチ起因の不良が発見
されたときには、すでに多量のウエハが不良になってい
る、という問題が生じている。

【００１５】本発明の目的は、量産ウエハプロセスにお
いて、化学機械研磨処理後のできるだけ早い段階にマイ
クロスクラッチの発生を検出することのできる技術を提
供することにある。

【００１６】本発明の他の目的は、量産プロセスを流れ
る製品ウエハの破壊検査を行うことなく、マイクロスク
ラッチを検出することのできる技術を提供することにあ
る。

【００１７】本発明の他の目的は、微細なパターンを有
する集積回路装置の量産に適合したマイクロスクラッチ
の評価技術を提供することにある。

【００１８】本発明の他の目的は、マイクロスクラッチ
に起因する集積回路装置の歩留まりおよび信頼性の低下
を抑制することのできる技術を提供することにある。

【００１９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００２０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【００２１】本願の一発明である半導体集積回路装置の
製造方法は、量産プロセスを流れる複数の第１ウエハの
主面に酸化シリコン系の絶縁膜を形成する工程と、酸化
シリコン系の絶縁膜が形成されたモニター用のダミーウ
エハと共に、前記複数の第１ウエハに対して化学機械研
磨処理を施すことによって、前記それぞれのウエハの絶
縁膜を研磨する工程と、前記化学機械研磨処理工程の
後、フッ酸を含む溶液を用いて前記ダミーウエハの絶縁
膜をエッチング処理する工程と、前記エッチング処理が
施された前記ダミーウエハの絶縁膜のスクラッチ数を計
測することによって、前記化学機械研磨処理工程で前記
複数の第１ウエハの絶縁膜に生じたスクラッチ数を管理
する工程と、を含んでいる。

【００２２】なお、本願において、化学機械研磨（ＣＭ
Ｐ）とは、一般に被研磨面を相対的に軟らかい布様のシ
ート材料などからなる研磨パッドに接触させた状態で、
研磨スラリを供給しながら面方向に相対移動させて研磨
を行うことをいう。

【００２３】研磨スラリとは、一般に水および化学エッ
チング薬剤（分散媒）に研磨剤微粒子（分散質）を配合
した液体コロイド状態の懸濁液（サスペンション）をい
う。また、研磨剤微粒子とは、一般にシリカ、セリア、
ジルコニア、アルミナなどの微粒子をいう。

【００２４】研磨平坦化絶縁膜分離溝とは、化学機械研
磨処理によって表面が平坦化された絶縁膜を溝の内部に
選択的に残すことによって形成される素子分離溝をい
う。従って、単に溝の内部に絶縁膜を堆積するだけで形
成されるような素子分離溝は、ここでいう研磨平坦化絶
縁膜分離溝には当たらない。例えば、一般にＳＧＩ(Sha
llow Groove Isolation)あるいはＳＴＩ(Shallow Trenc
h Isolation)などと呼ばれている素子分離溝が、ここで
いう研磨平坦化絶縁膜分離溝に当たる。

【００２５】本願において、ウエハラインにおける量産
プロセスとは、当該ウエハラインで使用される特定の化
学機械研磨装置の１日あたりのスループットが８インチ
ウエハ換算で少なくとも２５枚以上ないしは５０枚以
上、より一般的には１００枚以上である場合をいうもの
とする。なお、この限界ウエハ枚数は、ウエハの面積に
反比例することはいうまでもない。

【００２６】ダミーウエハあるいはモニターウエハと
は、製品となる集積回路装置が形成されるウエハ（本願
では製品ウエハともいう）ではなく、特定の製造プロセ
ス（本願では化学機械研磨処理工程）を経た製品ウエハ
の良否を判定するために用いるウエハをいう。

【００２７】また、以下の実施の形態では、便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らは互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。

【００２８】さらに、以下の実施の形態において、要素
の数など（個数、数値、量、範囲などを含む）に言及す
る場合、特に明示したときおよび原理的に明らかに特定
の数に限定されるときを除き、その特定の数に限定され
るものではなく、特定の数以上でも以下でもよい。さら
に、以下の実施の形態において、その構成要素（要素ス
テップなどを含む）は、特に明示した場合および原理的
に明らかに必須であると考えられる場合を除き、必ずし
も必須のものではないことはいうまでもない。

【００２９】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。

【００３０】また、本願において半導体集積回路装置と
いうときは、特に単結晶シリコン基板上に作られるもの
だけでなく、特にそうでない旨が明示された場合を除
き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin
Film Transistor)液晶製造用基板などといった他の基板
上に作られるものを含むものとする。また、ウエハとは
半導体集積回路装置の製造に用いる単結晶シリコン基板
（一般にほぼ円盤形）、ＳＯＩ基板、ガラス基板その他
の絶縁、半絶縁または半導体基板などやそれらを複合し
た基板をいう。

【００３１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。

【００３２】本発明の一実施形態であるＤＲＡＭ(Dynam
ic Random Access Memory)の製造方法を図１から図２３
を用いて工程順に説明する。

【００３３】まず、図１に示すように、例えば１〜１０
Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからな
る基板（ウエハ）１を約８５０℃で熱酸化してその表面
に膜厚１０ｎｍ程度の薄い酸化シリコン膜２を形成した
後、酸化シリコン膜２の上部にＣＶＤ法で膜厚１２０ｎ
ｍ程度の窒化シリコン膜（耐酸化膜）３を堆積する。

【００３４】上記窒化シリコン膜３は、素子分離領域の
基板１をエッチングして溝を形成する際のマスクとして
使用される。また、窒化シリコン膜３は、酸化されにく
い性質を持つので、その下部の基板１の表面が酸化され
るのを防ぐマスクとしても使用される。窒化シリコン膜
３の下部の酸化シリコン膜２は、基板１と窒化シリコン
膜２との界面に生じるストレスを緩和し、このストレス
に起因して基板１の表面に転位などの欠陥が発生するの
を防ぐために形成される。

【００３５】次に、図２に示すように、フォトレジスト
膜４をマスクにしたドライエッチングで素子分離領域の
窒化シリコン膜３とその下部の酸化シリコン膜２とを選
択的に除去した後、図３に示すように、窒化シリコン膜
３をマスクにしたドライエッチングで素子分離領域の基
板１に深さ３５０ｎｍ程度の溝５ａを形成する。

【００３６】次に、フォトレジスト膜４を除去した後、
図４に示すように、基板１を約８００〜１０００℃で熱
酸化することによって、溝５ａの内壁に膜厚１０ｎｍ程
度の薄い酸化シリコン膜６を形成する。この酸化シリコ
ン膜６は、溝５ａの内壁に生じたドライエッチングのダ
メージを回復すると共に、後の工程で溝５ａの内部に埋
め込まれる酸化シリコン膜７と基板１との界面に生じる
ストレスを緩和するために形成する。

【００３７】次に、図５に示すように、溝５ａの内部を
含む基板１上にＣＶＤ法で酸化シリコン膜７を堆積す
る。この酸化シリコン膜７は、溝５ａの深さよりも厚い
膜厚（例えば５００から６００ｎｍ程度）で堆積し、溝
５ａの内部を酸化シリコン膜７で隙間なく埋め込むよう
にする。酸化シリコン膜７は、例えば酸素とテトラエト
キシシラン((Ｃ₂Ｈ₅)₄Ｓｉ)とを使ったプラズマＣＶＤ
法で成膜される酸化シリコン膜（以下、ｐ−ＴＥＯＳ膜
という）のようなステップカバレージ（段差被覆性）の
よい膜で構成する。

【００３８】次に、基板１を約１０００℃で熱酸化する
ことによって、溝５ａに埋め込んだ酸化シリコン膜７の
膜質を改善するためのデンシファイ（焼き締め）処理を
行った後、図６に示すように、溝５ａの上部に形成した
フォトレジスト膜８をマスクにして窒化シリコン膜３の
上部の酸化シリコン膜７をドライエッチングする。この
ドライエッチングは、酸化シリコン膜７の表面の高さを
溝５ａの上部と窒化シリコン膜３の上部とでほぼ同じに
するために行う。

【００３９】次に、図７に示すように、酸化シリコン膜
７の上部のフォトレジスト膜８を除去した後、以下のよ
うな方法で酸化シリコン膜７を化学機械研磨処理する。

【００４０】図８は、酸化シリコン膜７の研磨に用いる
化学機械研磨装置１００の処理部を示す概略図である。
図示のように、化学機械研磨装置１００の処理部には、
ウエハ（基板）１を枚葉方式で研磨処理する定盤１０１
が設置されている。

【００４１】定盤１０１は、図示しない駆動機構によっ
て水平面内で回転駆動するようになっている。また、定
盤１０１の上面には、多数の気孔を有するポリウレタン
などの合成樹脂からなる研磨パッド１０２が貼り付けら
れている。

【００４２】定盤１０１の上方には、図示しない駆動機
構によって上下動および水平面内で回転駆動するウエハ
キャリア１０３が設置されている。ウエハ１は、このウ
エハキャリア１０３の下端部に設けられたリテーナリン
グ１０４およびメンブレン１０６によって、その主面
（被研磨面）を下向きにして保持され、所定の荷重で研
磨パッド１０２に押し付けられる。研磨パッド１０２の
表面とウエハ１の被研磨面との間には、スラリ供給管１
０５を通じて研磨スラリＳが供給され、ウエハ１の被研
磨面が化学的かつ機械的に研磨される。

【００４３】また、定盤１０１の上方には、図示しない
駆動機構によって上下動および水平面内で回転駆動する
ドレッサ１０７が設置されている。ドレッサ１０７の下
端部にはダイヤモンド粒子を電着した基材が取り付けら
れており、研磨パッド１０２の表面は、研磨砥粒による
目詰まりを防止するために、この基材によって定期的に
切削される。

【００４４】研磨スラリＳは、例えば研磨砥粒成分であ
るフュームドシリカ(Fumed Silica)を１３重量％程度含
み、水酸化アンモニウム（ＮＨ₄ＯＨ）の添加によって
ｐＨを１１付近に調整したものが使用される。この研磨
スラリＳ中には、本発明で問題となるマイクロスクラッ
チを引き起こす原因となる粒径１μｍ以上の粗大凝集粒
子や異物などが含まれている。従って、化学機械研磨装
置１００に研磨スラリＳを供給する際には、研磨スラリ
Ｓが保管されているタンクと化学機械研磨装置１００と
を接続する配管系にフィルタを設け、研磨スラリＳ中の
粗大凝集粒子や異物を十分に除去することが望ましい。

【００４５】また、化学機械研磨装置１００に供給する
研磨スラリＳは、あらかじめタンク内で少なくとも３０
日以上、好ましくは４０日以上、より好ましくは５０日
以上静止放置し、研磨スラリＳ０．５ｃｃあたりに含ま
れる粒径１μｍ以上の粗大凝集粒子の数が２０万個以
下、好ましくは５万個以下、より好ましくは２万個以下
となったことを確認してから使用することで、マイクロ
スクラッチの発生を有効に抑制することができる。ま
た、上記の期間静止放置した研磨スラリＳをタンクから
抜き取って化学機械研磨装置１００に輸送する際は、タ
ンクの底部に沈殿した異物や粗大凝集粒子の混入を避け
るため、タンクの底部から５ｃｍ以上、好ましくは１０
ｃｍ以上の上澄み部分を抜き取るようにする。

【００４６】研磨スラリＳの静止放置とは、研磨スラリ
Ｓをタンクに充填し、振動、撹拌、加熱（対流との物質
輸送を伴うもの）などの操作を加えることなく、静止状
態で放置することをいう。なお、ここで述べた研磨スラ
リＳの保管方法については、本発明者らによる特願２０
００−１４５３７９号に詳細な記載がある。

【００４７】量産プロセスを流れる基板（ウエハ）１
は、上記化学機械研磨装置１００の処理部に一枚ずつ搬
入され、ウエハキャリア１０３の下端部に保持された
後、その表面に堆積した前記酸化シリコン膜７が研磨さ
れる。研磨の条件は、一例として荷重＝２５０ｇ/cm²、
ウエハキャリア回転数＝３０rpm、定盤回転数＝２５rp
m、スラリ流量＝２００cc/minである。

【００４８】図９は、化学機械研磨処理が完了した直後
の基板（ウエハ）１の断面を示している。上記酸化シリ
コン膜７の研磨は、窒化シリコン膜３をストッパにして
行い、窒化シリコン膜３の膜厚が６０ｎｍになった時点
をその終点とする。これにより、基板（ウエハ）１の主
面の素子分離領域には、酸化シリコン膜７が埋め込まれ
た素子分離溝５が形成される。

【００４９】研磨処理が終了した基板（ウエハ）１は、
ウエハキャリア１０３から取り外された後、化学機械研
磨装置１００の後段に接続された洗浄装置（図示せず）
に一枚ずつ搬送され、純水スクラブ洗浄、純水超音波洗
浄、純水流水洗浄あるいは純水スピン洗浄などの方法に
よって、研磨スラリＳに含まれるシリカ砥粒やアルカリ
金属イオンが除去される。そして、スピン乾燥またはＩ
ＰＡ（イソプロピルアルコール）蒸気乾燥などの乾燥処
理に付された後、次の工程へ搬送される。一方、化学機
械研磨装置１００には、前記図７に示す工程が完了した
新たな基板（ウエハ）１が一枚ずつ搬入され、上記した
化学機械研磨処理が繰り返される。

【００５０】上記化学機械研磨処理に付された基板（ウ
エハ）１には、研磨処理中に酸化シリコン膜７や窒化シ
リコン膜３の表面にマイクロスクラッチが発生すること
がある。マイクロスクラッチの発生原因は、前述した研
磨スラリＳ中の粗大凝集粒子や異物である。また、ドレ
ッサ１０７や研磨パッド１０２の状態も、マイクロスク
ラッチを引き起こす要因となる。

【００５１】そこで、本実施形態では、化学機械研磨処
理に付された基板（ウエハ）１に対して、以下のような
方法でマイクロスクラッチの評価を行う。

【００５２】図１０は、マイクロスクラッチ測定方法の
フロー図である。ここでは、量産プロセスを流れるウエ
ハの１ロットを２５枚とし、６ロット（＝１５０枚）を
研磨処理する毎に１回の割合でスクラッチ測定を行うも
のとして説明するが、これに限定されるものではない。

【００５３】本実施形態では、マイクロスクラッチが発
生していないウエハやマイクロスクラッチの数が基準値
以下のウエハがスクラッチ測定によって不良となるのを
避けるため、ダミーのウエハ（モニターウエハともい
う）を使ってマイクロスクラッチを測定する。すなわ
ち、ここでスクラッチ測定の対象となるウエハは、量産
プロセスを流れる製品ウエハではなく、製品として使用
されないウエハである。

【００５４】具体的には、回路パターンが形成されてい
ない平滑な鏡面ウエハの表面に酸化シリコン膜を堆積し
たものをダミーウエハ（モニターウエハ）として用意
し、これを製品ウエハと共に量産プロセスに流し、上記
化学機械研磨処理および後洗浄処理に付す。そして、後
洗浄処理が終わったダミーウエハを量産ラインから抜き
取り、酸化シリコン膜の表面をフッ酸を含む溶液でエッ
チングする。このとき、酸化シリコン膜の表面にマイク
ロスクラッチが発生していればエッチングによって拡大
されるため、検査装置で判別できる程度の大きさとな
る。そこで、拡大されたスクラッチパターンの数を欠陥
検査装置で測定し、その数が良品レベルが不良品レベル
かの判定を行う。エッチング時間は、ＨＦ：Ｈ₂Ｏ＝
１：１９のフッ酸の場合、１分２０秒〜１分３０秒程
度、ＨＦ：Ｈ₂Ｏ＝１：９９の場合、６分程度、ＨＦ：
Ｈ₂Ｏ＝１：５００の場合、３０分程度（いずれも常
温）を目安とする。

【００５５】ダミーウエハを使ったスクラッチの測定
は、例えば定期的に行われる研磨パッドの張り替え直後
に行う。すなわち、第１ロットの製品ウエハの先頭にダ
ミーウエハを置き、研磨パッドの張り替え直後にこのダ
ミーウエハを研磨処理する。そして、このダミーウエハ
を希フッ酸で処理してマイクロスクラッチを拡大し、拡
大されたスクラッチパターンの数を測定する。そして、
スクラッチの数が良品レベルと認められた場合には、第
１ロットから第６ロットまでの製品ウエハに対して化学
機械研磨処理を行う。

【００５６】次に、第７ロットの先頭のダミーウエハを
研磨処理した後、上記した方法でスクラッチの数を測定
をし、その数が良品レベルと認められたときには、第７
ロットから第１２ロットまでの製品ウエハに対して化学
機械研磨処理を行う。同様にして、第１３ロットの先頭
のダミーウエハのスクラッチ数が良品レベルと認められ
た場合には、第１３ロットから第１８ロットまでの製品
ウエハに対して化学機械研磨処理を行う。

【００５７】このようにして第１ロットから第１８ロッ
トまでの製品ウエハに対して化学機械研磨処理を行った
後、研磨パッドの張り替えを行う。そして、この研磨パ
ッドを使って第１９ロットから第３６ロットまでの製品
ウエハに対して上記と同様の処理を行った後、研磨パッ
ドの張り替えを行い、さらに同様の処理を繰り返す。な
お、ここでは１８ロットのウエハを処理する毎に一回の
割合で研磨パッドの張り替えを行うものとして説明した
が、これに限定されるものではない。

【００５８】ここで、第１ロットの先頭のダミーウエハ
のスクラッチ数が不良品レベルと認められた場合には、
第１ロットの製品ウエハに対する化学機械研磨処理を停
止し、マイクロスクラッチの発生原因を特定してその対
策を講じた後、再度ダミーウエハを使って上記のスクラ
ッチ測定を行う。そして、このダミーウエハのスクラッ
チ数が良品レベルと認められたときには、以降の製品ウ
エハに対して化学機械研磨処理を行い、６ロットに１回
の割合で上記したスクラッチ測定を繰り返す。

【００５９】また、第１ロットの先頭のダミーウエハは
良品と判定されたが、例えば次のスクラッチ測定、すな
わち第７ロットの先頭のダミーウエハを使ったスクラッ
チ測定でダミーウエハが不良品と判定された場合には、
第１ロットから第６ロットまでの製品ウエハをスクラッ
チ対象製品（マイクロスクラッチの数が不良レベルに達
している可能性があるウエハ）と見なし、量産ウエハに
対する外観検査が可能な工程まで量産プロセスを流した
後、後述する外観検査を行って良品か不良品かの判定を
行う。またこの場合は、第７ロット以降の製品ウエハに
対する化学機械研磨処理を停止し、マイクロスクラッチ
の発生原因を特定してその対策を講じた後、再度ダミー
ウエハを使ってスクラッチ測定を行う。そして、このダ
ミーウエハが良品と認められたときには、第７ロット以
降の製品ウエハに対して化学機械研磨処理を行い、上記
と同様にして６ロットに１回の割合でスクラッチ測定を
行いながら、ダミーウエハが不良品と認められるまで、
後続の製品ウエハに対する化学機械研磨処理を継続す
る。

【００６０】図１１は、鏡面ウエハの表面に酸化シリコ
ン膜を堆積したダミーウエハを化学機械研磨処理した
後、フッ酸処理を行った場合と行わなかった場合とでス
クラッチ測定数にどのような差が生じるかを評価した実
験結果を示している。ダミーウエハは、８インチ径の鏡
面ウエハの表面に膜厚１２００ｎｍのｐ−ＴＥＯＳ膜を
堆積したものを使用し、フッ酸処理は、希フッ酸（Ｈ
Ｆ：Ｈ₂Ｏ＝１：９９）で６分間エッチングすることに
より行った（ｐ−ＴＥＯＳ膜のエッチング量は、３０ｎ
ｍ〜７０ｎｍ程度）。スクラッチの測定には、日立電子
エンジニアリング社製のレーザー照射型欠陥検査装置
（ＬＳ−６５１０）を使用した。

【００６１】図示のように、フッ酸処理を行った場合と
行わなかった場合とで相関関係は認められないが、フッ
酸処理を行ったダミーウエハは、フッ酸処理を行わない
ダミーウエハに比べると、測定されるスクラッチ数が多
いことが分かる。また、フッ酸処理を行わないダミーウ
エハのスクラッチ測定を行い、その数が少なかった場合
でも、その後、フッ酸処理を行ってからもう一度スクラ
ッチ測定を行うと、その数が増加することが分かった。
このことから、化学機械研磨処理の後、フッ酸処理を行
わずにマイクロスクラッチの評価を行うことは困難であ
り、発生したマイクロスクラッチの数を正確に測定する
ためには、フッ酸処理が非常に有効であることがこの実
験から確認できた。

【００６２】ダミーウエハを使った前記のスクラッチ測
定方法によってスクラッチ対象製品（マイクロスクラッ
チの数が不良レベルに達している可能性があるウエハ）
とされた製品ウエハは、化学機械研磨処理の直後の時点
では、マイクロスクラッチの数が実際に不良品レベルに
達しているかどうか不明である。製品ウエハに発生した
マイクロスクラッチの数を正確に測定するためには、製
品ウエハに対してフッ酸処理を行い、スクラッチを拡大
させてやる必要があるが、化学機械研磨処理直後の製品
ウエハに対してフッ酸処理を施すと、この処理によって
すべての製品ウエハが不良となってしまう。従って、ス
クラッチ対象製品となった製品ウエハを対象としたスク
ラッチ測定は、製品ウエハに対してフッ酸処理を施すこ
とが可能な工程で行わなければならない。

【００６３】そこで、スクラッチ対象製品となった製品
ウエハは、スクラッチ対象製品とならなかった製品ウエ
ハ（マイクロスクラッチの数が良品レベルであると認め
られたウエハ）と共に次の工程に搬送される。以下、ス
クラッチ対象製品となった製品ウエハに対して外観検査
を行うまでの工程を簡単に説明する。

【００６４】まず、図１２に示すように、熱リン酸を用
いて窒化シリコン膜３を除去し、続いて窒化シリコン膜
３の下部の酸化シリコン膜２をフッ酸で除去した後、基
板１を約８００〜１０００℃で熱酸化することによっ
て、活性領域の表面に膜厚１０ｎｍ程度の薄い酸化シリ
コン膜９を形成する。この酸化シリコン膜９は、次の工
程で基板１に不純物イオンを注入する際に、基板１の表
面にダメージが生じるのを防ぐために形成する。なお、
酸化シリコン膜２をフッ酸で除去した直後に後述する製
品ウエハの外観検査を行ってもよい。

【００６５】次に、図１３に示すように、酸化シリコン
膜９を通して基板１にホウ素（Ｂ）をイオン注入するこ
とによってｐ型ウエル１０を形成し、続いて酸化シリコ
ン膜９をフッ酸で除去した後、基板１を約８００〜８５
０℃で熱酸化することによって、活性領域の表面に膜厚
６ｎｍ〜８ｎｍ程度の清浄なゲート酸化膜１１を形成す
る。なお、酸化シリコン膜９をフッ酸で除去した直後に
後述する製品ウエハの外観検査を行ってもよいが、ゲー
ト酸化膜１１の汚染を引き起こす虞れがある。

【００６６】次に、図１４に示すように、ゲート酸化膜
１１の上部にゲート電極１２（ワード線ＷＬ）を形成す
る。ゲート電極１２（ワード線ＷＬ）は、例えばゲート
酸化膜１１上にリン（Ｐ）をドープした膜厚５０ｎｍ程
度の多結晶シリコン膜をＣＶＤ法で堆積し、続いてその
上部にスパッタリング法で膜厚１２０ｎｍ程度のＷＳｉ
₂(タングステンシリサイド）膜を堆積し、さらにその上
部にＣＶＤ法で膜厚１６０ｎｍ程度の窒化シリコン膜１
３を堆積した後、フォトレジスト膜（図示せず）をマス
クにしたドライエッチングでこれらの膜をパターニング
することによって形成する。

【００６７】次に、エッチング残渣を除去するためにゲ
ート酸化膜１１の表面をフッ酸で洗浄する。本実施形態
では、前述したスクラッチ測定方法でスクラッチ対象製
品となった製品ウエハに対し、このフッ酸洗浄後にその
表面の外観検査を行うことによってスクラッチの評価を
行う。

【００６８】図１５は、外観検査方法のフロー図であ
る。スクラッチ対象製品に対するスクラッチ評価は、外
観検査を使って製品ウエハの表面をパターン認識する。
そして、あらかじめ良品とされたウエハのパターンと比
較して相違する部分を欠陥と認識し、欠陥個数と測定面
積とから欠陥密度を算出する。この外観検査は、スクラ
ッチ対象製品となったすべての製品ウエハに対して行う
必要はなく、製品ウエハの各ロットから１枚ずつ抜き出
して行えばよい。

【００６９】次に、上記外観検査によって欠陥と認識さ
れた箇所をＳＥＭで観察し、前記のフッ酸洗浄工程で拡
大されたスクラッチの数を測定することによって、製品
ウエハの良、不良を判定する。

【００７０】図１６は、化学機械研磨処理後にダミーウ
エハを使って行ったスクラッチ測定と、フッ酸洗浄処理
後に製品ウエハを使って行ったスクラッチ測定との相関
を調べた結果を示すグラフである。ダミーウエハのスク
ラッチ測定は、日立電子エンジニアリング社製のレーザ
ー照射型欠陥検査装置（ＬＳ−６５１０）を使用した。
また、製品ウエハの外観検査は、日立東京エレクトロニ
クス社製の自動ウエハ外観検査装置（ＷＩ−８９０）を
使用した。

【００７１】製品ウエハの表面には回路パターンが形成
されているため、ダミーウエハを使ったスクラッチ測定
に比べてスクラッチの検出精度は低い。しかし、図示の
ように、ダミーウエハを使ったスクラッチ測定と製品ウ
エハを使ったスクラッチ測定の間に相関関係が認めら
れ、本発明のマイクロスクラッチ評価方法の有効性を確
認することができた。

【００７２】上記スクラッチ測定で不良品とされた製品
ウエハが含まれるロットの全ウエハはこの時点で不良品
とされ、量産ラインから取り除かれる。一方、上記スク
ラッチ測定で良品とされた製品ウエハが含まれるロット
の全ウエハは良品とされ、クラッチ対象製品とならなか
った製品ウエハと共に量産ラインの次工程へ搬送され
る。

【００７３】上記外観検査工程後のプロセスは、以下の
通りである。まず、図１７に示すように、ｐ型ウエル１
０にリン（Ｐ）またはヒ素（Ａｓ）をイオン注入するこ
とによってｎ型半導体領域１４（ソース、ドレイン）を
形成する。ここまでの工程により、ＤＲＡＭのメモリセ
ル選択用ＭＩＳＦＥＴＱｓが略完成する。

【００７４】次に、図１８に示すように、基板１上にＣ
ＶＤ法で窒化シリコン膜１５を堆積し、続いて窒化シリ
コン膜１５上にスピンオングラス膜１６をスピン塗布し
た後、スピンオングラス１５の上部にＣＶＤ法で酸化シ
リコン膜１７を堆積する。

【００７５】次に、図１９に示すように、酸化シリコン
膜１７を化学的機械研磨法で研磨してその表面を平坦化
する。この研磨工程で酸化シリコン膜１７にマイクロス
クラッチが発生し、その一部が下層のスピンオングラス
膜１６に達すると、次の工程で行うフッ酸洗浄によっ
て、スピンオングラス膜１６のスクラッチが拡大される
ため、後の工程でスピンオングラス膜１６に形成するコ
ンタクトホール１８、１９にプラグ２０を埋め込んだ
際、スクラッチを通じてプラグ２０同士が短絡する虞れ
がある。この化学的機械研磨工程で発生するマイクロス
クラッチの評価は、前述した本発明の評価方法を使って
行うことができる。

【００７６】すなわち、製品ウエハの先頭にダミーウエ
ハを置き、研磨パッドの張り替え直後にダミーウエハを
研磨処理する。そして、このダミーウエハを希フッ酸で
処理してマイクロスクラッチを拡大し、拡大されたスク
ラッチパターンの数を測定する。そして、スクラッチの
数が良品レベルと認められた場合には、製品ウエハに対
して化学機械研磨処理を行う。また、あるロットの先頭
のダミーウエハに発生したスクラッチの数が不良品レベ
ルと認められた場合には、このダミーウエハと先行する
良品のダミーウエハとの間に化学機械研磨処理された製
品ウエハをスクラッチ対象製品（マイクロスクラッチの
数が不良レベルに達している可能性があるウエハ）と見
なし、フッ酸処理が可能な工程で外観検査を行う。

【００７７】次に、図２０に示すように、フォトレジス
ト膜（図示せず）をマスクにして酸化シリコン膜１７、
スピンオングラス膜１６および窒化シリコン膜１５をド
ライエッチングし、ｎ型半導体領域１４（ソース、ドレ
イン）の上部にコンタクトホール１８、１９を形成す
る。

【００７８】次に、コンタクトホール１８、１９の内部
をフッ酸で洗浄した後、スクラッチ対象製品を対象とし
た外観検査を行い、前記酸化シリコン膜１７の化学的機
械研磨工程で不良レベルに達するマイクロスクラッチが
発生した製品ウエハを量産ラインから取り除く。

【００７９】次に、コンタクトホール１８、１９の内部
にプラグ２０を形成する。プラグ２０を形成するには、
例えばコンタクトホール１８、１９の内部および酸化シ
リコン膜１７の上部にリン（Ｐ）ドープした低抵抗多結
晶シリコン膜をＣＶＤ法で堆積した後、酸化シリコン膜
１６の上部の不要な多結晶シリコン膜をドライエッチン
グ（または化学機械研磨法）で除去する。

【００８０】次に、図２１に示すように、酸化シリコン
膜１７の上部にＣＶＤ法で酸化シリコン膜２１を堆積
し、続いてコンタクトホール１８の上部の酸化シリコン
膜２１をエッチングしてスルーホール２２を形成した
後、スルーホール２２の内部にプラグ２３を形成する。
プラグ２３は、例えば酸化シリコン膜２１の上部にＴｉ
Ｎ（窒化チタン）膜およびＷ（タングステン）膜を堆積
した後、酸化シリコン膜２１の上部の不要なＷ膜および
ＴｉＮ膜を化学機械研磨法で除去することによって形成
する。続いて、酸化シリコン膜２１の上部にスパッタリ
ング法で堆積したＷ膜をパターニングすることによっ
て、プラグ２３の上部にビット線ＢＬを形成する。

【００８１】次に、ビット線ＢＬの上部にＣＶＤ法で酸
化シリコン膜２４を堆積し、続いてコンタクトホール１
９の上部の酸化シリコン膜２４をエッチングしてスルー
ホール２５を形成した後、スルーホール２５の内部にプ
ラグ２６を形成する。プラグ２６を形成するには、例え
ばスルーホール２５の内部および酸化シリコン膜２４の
上部にリン（Ｐ）ドープした低抵抗多結晶シリコン膜を
ＣＶＤ法で堆積した後、酸化シリコン膜２４の上部の不
要な多結晶シリコン膜をドライエッチング（または化学
機械研磨法）で除去する。

【００８２】次に、図２２に示すように、酸化シリコン
膜２４の上部にＣＶＤ法で窒化シリコン膜２７を堆積
し、続いて窒化シリコン膜２７の上部にＣＶＤ法で酸化
シリコン膜２８を堆積した後、フォトレジスト膜（図示
せず）をマスクにして酸化シリコン膜２６およびその下
部の窒化シリコン膜２７をドライエッチングすることに
よって、スルーホール２５の上部に溝２９を形成する。
後述する情報蓄積用容量素子Ｃの下部電極３０は、この
溝２９の内壁に沿って形成されるので、下部電極３０の
表面積を大きくして蓄積電荷量を増やすためには、酸化
シリコン膜２８を厚い膜厚で堆積する必要がある。

【００８３】次に、図２３に示すように、溝２９の内部
に下部電極３０、容量絶縁膜３１および上部電極３２か
らなる情報蓄積用容量素子Ｃを形成する。下部電極３０
は、例えばリン（Ｐ）ドープした低抵抗多結晶シリコン
膜で構成し、容量絶縁膜３１は、例えば酸化タンタル
（Ｔａ₂Ｏ₅）膜で構成する。また、上部電極３２は、Ｔ
ｉＮ膜で構成する。ここまでの工程により、メモリセル
選択用ＭＩＳＦＥＴＱｓとこれに直列に接続された情報
蓄積用容量素子Ｃとで構成されたメモリセルが完成す
る。

【００８４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００８５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００８６】本発明によれば、量産プロセスを流れる製
品ウエハに対して破壊検査を行うことなく、化学機械研
磨工程で発生したマイクロスクラッチを検出することが
できるので、半導体集積回路装置の歩留まりおよび信頼
性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図２】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図３】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図４】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図５】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図６】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図７】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図８】酸化シリコン膜の化学機械研磨に用いる化学機
械研磨装置の処理部を示す概略図である。

【図９】本発明の一実施の形態である半導体集積回路装
置の製造方法を示すシリコン基板の要部断面図である。

【図１０】本発明のマイクロスクラッチ測定方法のフロ
ー図である。

【図１１】フッ酸処理とスクラッチ測定数との関係を評
価した結果を示すグラフである。

【図１２】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図１３】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図１４】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図１５】本発明の外観検査方法のフロー図である。

【図１６】化学機械研磨処理後にダミーウエハを使って
行ったスクラッチ測定とフッ酸洗浄処理後に製品ウエハ
を使って行ったスクラッチ測定との相関を調べた結果を
示すグラフである。

【図１７】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図１８】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図１９】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図２０】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図２１】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図２２】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【図２３】本発明の一実施の形態である半導体集積回路
装置の製造方法を示すシリコン基板の要部断面図であ
る。

【符号の説明】

１シリコン基板（ウエハ）２酸化シリコン膜３窒化シリコン膜４フォトレジスト膜５素子分離溝５ａ溝６酸化シリコン膜７酸化シリコン膜８フォトレジスト膜９酸化シリコン膜１０ｐ型ウエル１１ゲート酸化膜１２ゲート電極１３窒化シリコン膜１４ｎ型半導体領域（ソース、ドレイン）１５窒化シリコン膜１６スピンオングラス膜１７酸化シリコン膜１８、１９コンタクトホール２０プラグ２１酸化シリコン膜２２スルーホール２３プラグ２４酸化シリコン膜２５スルーホール２６プラグ２７窒化シリコン膜２８酸化シリコン膜２９溝３０下部電極３１容量絶縁膜３２上部電極１００化学機械研磨装置１０１定盤１０２研磨パッド１０３ウエハキャリア１０４リテーナリング１０５スラリ供給管１０６メンブレン１０７ドレッサＢＬビット線Ｃ情報蓄積用容量素子Ｑｓメモリセル選択用ＭＩＳＦＥＴＳ研磨スラリＷＬワード線

───────────────────────────────────────────────────── フロントページの続き (72)発明者土山洋史東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者見坊行雄神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内 (72)発明者勝村義輝神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所生産技術研究所内Ｆターム(参考） 2G051 AA51 AB07 AC12 AC21 BA10 CA04 4M106 AA01 BA05 BA12 CA38 CA41 DB08 DH55 DH57 DJ38

Claims

【特許請求の範囲】

【請求項１】以下の工程を有する半導体集積回路装置
の製造方法；（ａ）量産プロセスを流れる複数の第１ウエハの主面上
に酸化シリコン系の絶縁膜を形成する工程、（ｂ）酸化
シリコン系の絶縁膜が形成されたモニター用のダミーウ
エハを用意する工程、（ｃ）前記複数の第１ウエハおよ
び前記ダミーウエハのそれぞれの主面に形成された前記
絶縁膜に対して化学機械研磨処理を施す工程、（ｄ）前
記化学機械研磨処理工程の後、フッ酸を含む溶液を用い
て前記ダミーウエハの絶縁膜をエッチング処理する工
程、（ｅ）前記エッチング処理が施された前記ダミーウ
エハの絶縁膜のスクラッチ数を計測することによって、
前記化学機械研磨処理工程で前記複数の第１ウエハの絶
縁膜に生じたスクラッチ数を管理する工程。
【請求項２】請求項１記載の半導体集積回路装置の製
造方法において、前記化学機械研磨処理工程は、前記第
１ウエハの主面に研磨平坦化絶縁膜分離溝を形成する工
程であることを特徴とする半導体集積回路装置の製造方
法。
【請求項３】請求項１記載の半導体集積回路装置の製
造方法において、前記ダミーウエハは、鏡面処理が施さ
れた主面上に前記酸化シリコン系の絶縁膜が形成された
ウエハであることを特徴とする半導体集積回路装置の製
造方法。
【請求項４】請求項１記載の半導体集積回路装置の製
造方法において、前記化学機械研磨処理は、シリカを主
成分として含んだ研磨スラリを使用して行われることを
特徴とする半導体集積回路装置の製造方法。
【請求項５】請求項１記載の半導体集積回路装置の製
造方法において、前記化学機械研磨処理は、枚葉方式に
よって行われることを特徴とする半導体集積回路装置の
製造方法。
【請求項６】以下の工程を有する半導体集積回路装置
の製造方法；（ａ）量産プロセスを流れる複数の第１ウエハの主面を
エッチングして素子分離用の溝を形成する工程、（ｂ）
前記溝が形成された前記複数の第１ウエハの主面上に、
前記溝の深さよりも厚い膜厚を有する酸化シリコン系の
絶縁膜を形成する工程、（ｃ）酸化シリコン系の絶縁膜
が形成されたモニター用のダミーウエハを用意する工
程、（ｄ）前記複数の第１ウエハおよび前記ダミーウエ
ハのそれぞれの主面に形成された前記絶縁膜に対して化
学機械研磨処理を施すことによって、前記複数の第１ウ
エハの主面に研磨平坦化絶縁膜分離溝を形成する工程、
（ｅ）前記化学機械研磨処理工程の後、フッ酸を含む溶
液を用いて前記ダミーウエハの絶縁膜をエッチング処理
する工程、（ｆ）前記エッチング処理が施された前記ダ
ミーウエハの絶縁膜のスクラッチ数を計測することによ
って、前記化学機械研磨処理工程で前記複数の第１ウエ
ハの絶縁膜に生じたスクラッチ数を管理する工程、
（ｇ）前記研磨平坦化絶縁膜分離溝が形成された前記複
数の第１ウエハの主面上に第１導電膜を形成した後、前
記第１導電膜をパターニングすることによって、前記複
数の第１ウエハの主面上にＭＩＳＦＥＴのゲート電極を
形成する工程、（ｈ）前記ゲート電極が形成された前記
複数の第１ウエハの主面を、フッ酸を含む溶液を用いて
エッチング処理する工程、（ｉ）前記エッチング処理が
施された前記複数の第１ウエハのうち、前記（ｆ）工程
で前記絶縁膜のスクラッチ数が基準値を超える可能性が
あるとされた第１ウエハの外観検査を行うことによっ
て、前記化学機械研磨処理工程で前記第１ウエハの絶縁
膜に生じたスクラッチ数を計測する工程。
【請求項７】請求項６記載の半導体集積回路装置の製
造方法において、前記ダミーウエハは、鏡面処理が施さ
れた主面上に前記酸化シリコン系の絶縁膜が形成された
ウエハであることを特徴とする半導体集積回路装置の製
造方法。
【請求項８】請求項６記載の半導体集積回路装置の製
造方法において、前記化学機械研磨処理は、シリカを主
成分として含んだ研磨スラリを使用して行われることを
特徴とする半導体集積回路装置の製造方法。
【請求項９】請求項６記載の半導体集積回路装置の製
造方法において、前記化学機械研磨処理は、枚葉方式に
よって行われることを特徴とする半導体集積回路装置の
製造方法。
【請求項１０】請求項６記載の半導体集積回路装置の
製造方法において、前記複数の第１ウエハの絶縁膜に対
して行う化学機械研磨処理は、窒化シリコン系の絶縁膜
をエッチングストッパに用いて行うことを特徴とする半
導体集積回路装置の製造方法。
【請求項１１】請求項６記載の半導体集積回路装置の
製造方法において、前記（ｄ）工程の化学機械研磨処理
は、同一の化学機械研磨装置を用いて前記複数の第１ウ
エハに対する化学機械研磨処理と前記ダミーウエハに対
する化学機械研磨処理とを連続して行うことを特徴とす
る半導体集積回路装置の製造方法。
【請求項１２】請求項１１記載の半導体集積回路装置
の製造方法において、前記化学機械研磨処理は、（ｊ）
前記ダミーウエハに対する化学機械研磨処理を行う工
程、（ｋ）前記（ｊ）工程の後、フッ酸を含む溶液を用
いて前記ダミーウエハの絶縁膜をエッチング処理する工
程、（ｌ）前記（ｋ）工程の後、前記エッチング処理が
施された前記ダミーウエハの絶縁膜のスクラッチ数を計
測し、前記スクラッチ数が基準値以下であれば、前記複
数の第１ウエハに対する化学機械研磨処理を行い、前記
スクラッチ数が基準値を越える場合は、前記化学機械研
磨処理の条件を変更し、前記ダミーウエハのスクラッチ
数が前記基準値を以下となるまで、前記（ｊ）〜（ｌ）
の工程を繰り返す工程、をさらに含むことを特徴とする
半導体集積回路装置の製造方法。