JPH10335402A - 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 - Google Patents

半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置

Info

Publication number
JPH10335402A
JPH10335402A JP9143910A JP14391097A JPH10335402A JP H10335402 A JPH10335402 A JP H10335402A JP 9143910 A JP9143910 A JP 9143910A JP 14391097 A JP14391097 A JP 14391097A JP H10335402 A JPH10335402 A JP H10335402A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
semiconductor
oxide film
sample wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9143910A
Other languages
English (en)
Inventor
Yasuhiro Kimura
泰広 木村
Morihiko Kume
盛彦 久米
Tsuneaki Fujise
経明 藤瀬
Masanori Aihara
正典 合原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Nippon Steel Corp
Original Assignee
Mitsubishi Electric Corp
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Sumitomo Metal Industries Ltd filed Critical Mitsubishi Electric Corp
Priority to JP9143910A priority Critical patent/JPH10335402A/ja
Priority to US09/008,656 priority patent/US5946543A/en
Priority to KR1019980004654A priority patent/KR100293288B1/ko
Priority to DE19808350A priority patent/DE19808350A1/de
Publication of JPH10335402A publication Critical patent/JPH10335402A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/162Testing steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 酸化膜耐圧特性の評価において、評価のター
ンアラウンドタイムが短く、プロセス装置及び酸化膜耐
圧特性評価装置の必要ない半導体ウェーハの評価方法及
び半導体装置の製造方法及びその方法により製造された
半導体装置を得る。 【解決手段】 SC−1液槽2を用いてサンプルウェー
ハ1をエッチングして鏡面研磨等を含む加工プロセスに
よって生じる加工欠陥をピットに変化させる。このピッ
トを異物検査装置を用いてピット数を検出し、この検出
されたピット数と、予め求められているピット数−酸化
膜耐圧特性の関係を用いれば、サンプルウェーハ1の酸
化膜耐圧特性の評価を行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、信頼性の高いゲ
ート酸化膜を有する半導体装置を得る為の半導体ウェー
ハの評価方法及びその評価方法で評価された半導体ウェ
ーハを用いて半導体装置を製造する半導体装置の製造方
法及びその方法により製造された半導体装置に関する。
【0002】
【従来の技術】半導体集積回路の微細化及び大面積化に
ともない、MOSデバイスにおけるゲート酸化膜の信頼
性の向上はより重要となっている。ゲート酸化膜の信頼
性は、このゲート酸化膜が形成される半導体ウェーハの
品質によって左右される。したがって、信頼性の高いゲ
ート酸化膜を有する半導体装置を得るためには、事前に
この製造において半導体ウェーハの評価を行う必要があ
る。
【0003】ゲート酸化膜の信頼性を左右する要因は、 シリコン結晶中の酸素濃度によるシリコン結晶品質 単結晶成長中の熱履歴により発生する結晶欠陥による
シリコン結晶品質 ゲート酸化膜成膜前の熱処理により発生する結晶欠陥
の挙動によるシリコン結晶品質 が主として考えられていた。
【0004】しかしながら、近年の半導体製造プロセス
の低温化にともない、上記〜だけでなく、 鏡面研磨等の加工プロセスによって生じる加工欠陥に
よるシリコン結晶品質もゲート酸化膜の信頼性を左右す
る要因としてあげられてきている。
【0005】半導体ウェーハの評価に関しては、例えば
特開平4−212433号公報や特開平7−20659
1号公報がある。この2つの公報には、半導体ウェーハ
上に形成される素子の歩留り低下等の半導体ウェーハ側
の原因として基板表面の結晶欠陥を挙げているが、上記
については述べられていない。
【0006】信頼性の高いゲート酸化膜を有する半導体
装置を得るために、半導体装置の製造における従来の半
導体ウェーハの評価は、実際に形成されたゲート酸化膜
を利用して行われる。すなわち、鏡面研磨後の評価対象
の半導体ウェーハ上に、プロセス装置を用いて酸化、パ
ターニング、配線形成等の処理を施すことにより、実際
にゲート酸化膜を有するMOS構造のテストパターンを
形成する。次に、酸化膜耐圧特性(例えばTDDB(Ti
me Dpendent Dielectric breakdown)特性)を測定する
ための酸化膜耐圧特性評価装置(テスタ等)を用いて、
このテストパターンに対して酸化膜耐圧特性を測定す
る。次に、前記測定結果から半導体ウェーハを評価す
る。
【0007】
【発明が解決しようとする課題】しかしながら、前記半
導体装置の製造における半導体ウェーハの評価は次のよ
うな問題点がある。 テストパターンがサンプルウェーハ上に形成する必要
があるため、評価の開始から半導体ウェーハの評価を行
うまでに要する時間(ターンアラウンドタイム)がかか
る。 テストパターンを形成するためのプロセス装置が必要
である。 酸化膜耐圧特性評価装置が必要である という問題点があげられる。
【0008】本発明はこれらの問題点を解決するために
なされたものであり、評価のターンアラウンドタイムが
短く、プロセス装置及び酸化膜耐圧特性評価装置の必要
ない、鏡面研磨等の加工プロセスによって生じる加工欠
陥を考慮した半導体ウェーハの評価方法及び半導体装置
の製造方法及びその方法により製造された半導体装置を
得ることを目的とする。
【0009】
【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、(a)鏡面研磨が施された半導体ウェ
ーハを準備するステップと、(b)前記鏡面研磨を含む
研削研磨によって生じる加工欠陥をピットに変化させる
とともに、前記半導体ウェーハ表面下の欠陥を、検出可
能な大きさのピットに、変化させるステップと、(c)
前記(b)ステップの後、前記半導体ウェーハ表面上の
ピット数を検出するステップと、(d)前記(c)ステ
ップにおいて検出されたピット数に基づいて、前記半導
体ウェーハの酸化膜耐圧特性の評価を行うステップとを
備える。
【0010】本発明の請求項2に係る課題解決手段にお
いて、前記(b)ステップは、前記半導体ウェーハのう
ち、前記半導体ウェーハの表面から20nmよりも深い
前記半導体ウェーハ内の位置までを除去するステップを
備える。
【0011】本発明の請求項3に係る課題解決手段にお
いて、前記(b)ステップは、NH4OH、H22及び
2Oの混合液を用いて前記半導体ウェーハの表面を除
去するステップを備える。
【0012】本発明の請求項4に係る課題解決手段にお
いて、前記(b)ステップは、前記半導体ウェーハを加
熱して当該半導体ウェーハ表面に酸化膜を形成した後、
前記半導体ウェーハを溶かすことなく前記酸化膜のみを
除去し得る溶液を用いて、前記酸化膜を除去するステッ
プを備える。
【0013】本発明の請求項5に係る課題解決手段にお
いて、前記(a)ステップは、(a−1)あるロット内
の複数の半導体ウェーハを準備するステップと、(a−
2)前記ロット内の複数の半導体ウェーハの内から所定
数をサンプルウェーハとして抽出するステップとを備
え、(e)前記(d)ステップの評価の結果、前記サン
プルウェーハが良品と評価されたときには、前記ロット
を良品と判断するステップをさらに備える。
【0014】本発明の請求項6に係る課題解決手段は、
請求項5記載の半導体ウェーハの評価方法によって評価
された前記半導体ウェーハのうち、前記(e)ステップ
において良品と判断されたロット内の前記半導体ウェー
ハ上に所定の半導体装置を形成する。
【0015】本発明の請求項7に係る課題解決手段にお
ける半導体装置は、請求項6記載の半導体装置の製造方
法により製造される。
【0016】
【発明の実施の形態】
実施の形態1.まず、本発明の実施の形態1における半
導体装置の製造方法を図1〜図4を用いて説明する。図
1は本発明における半導体ウェーハの評価方法から半導
体装置の製造方法を示すフローチャートである。
【0017】ステップ101を参照して複数の半導体ウ
ェーハは、1つの育成された半導体インゴットを切断し
て製造される。
【0018】次に、ステップ102を参照してステップ
101において製造された複数の半導体ウェーハがそれ
ぞれ鏡面研磨等の加工プロセス(研削研磨)が施され
る。このステップ102において加工された複数の半導
体ウェーハがロット内の複数の半導体ウェーハである。
このようにしてステップ102では、あるロット内の複
数の半導体ウェーハを準備する。また、このロット内の
複数の半導体ウェーハには、鏡面研磨等の加工プロセス
によって生じる加工欠陥が存在しているとする。
【0019】次に、ステップ103を参照してステップ
102において準備されたロット内の複数の半導体ウェ
ーハの内から所定数をサンプルウェーハとして抽出す
る。所定数は単数又は複数でもよい。ステップ103に
おいて抽出されたサンプルウェーハの例を図2に示す。
図2に示すサンプルウェーハ1は大きさが200mmφ
であり鏡面研磨されている。
【0020】以上のようにステップ101〜ステップ1
03では、最終的に鏡面研磨が施された半導体ウェーハ
を準備する。
【0021】次にステップ104を参照して異物検査装
置を用いて図2に示すサンプルウェーハ1表面のパーテ
ィクル数を検出する。異物検査装置は、例えばTencor社
製のSurfscan6200があり、これを用いる。この装置を用
いて検出されるパーティクルの大きさは、約0.10〜
0.14μmφ以上である。
【0022】パーティクルの検出原理は次の通りであ
る。すなわち、図5を参照してサンプルウェーハ1表面
をレーザ光1aにより走査すると、パーティクルである
異物1bからの光散乱が生じる。検出器1d(例えばフ
ォトダイオード等)は、レンズ1cを介して光散乱を検
出する。異物検査装置は、この検出された光散乱の強度
を測定することにより、異物1bの位置及び大きさを検
出する。なお、異物検査装置が検出するパーティクルに
は、サンプルウェーハ1表面に付着している異物1bの
他に、結晶欠陥のピット1b’(Crystal Originated P
article)もある。
【0023】サンプルウェーハ1の清浄度が十分に管理
された加工ラインで製造されている場合、通常0.12
μmφ以上のパーティクル数は0〜100個である。ま
た、この場合のパーティクルは、サンプルウェーハ1表
面に付着している異物1bが洗浄されて除去されている
ため、主としてピット1b’である。
【0024】もし、このステップ104において検出さ
れたパーティクル数が予め定められた数より多ければ、
この時点でこのサンプルウェーハ1のロット内の複数の
半導体ウェーハを全て不良品と判断できる。
【0025】次に、ステップ105を参照して図3に示
すようにサンプルウェーハ1をSC−1液槽2内に浸
す。このSC−1液槽2はNH4OH、H22及びH2
の混合液を満たした液槽である。サンプルウェーハ1を
SC−1液槽2内に浸すと、サンプルウェーハ1表面に
おける酸化膜の形成と、この酸化膜の除去とが同時に行
われる。この酸化膜の形成及びこの除去により、サンプ
ルウェーハ1の表面がエッチングされて除去される。特
に加工欠陥においてエッチングされる量は多いため、加
工欠陥はピットに変化する。そして半導体ウェーハ表面
下の欠陥、すなわち、加工欠陥が変化したピット及びス
テップ102において既に存在しているピットは、エッ
チングにより異物検査装置によって検出可能な大きさの
ピットに変化する。
【0026】さらにステップ105において、酸化膜の
除去と同時に図2のサンプルウェーハ1表面に付着して
いる異物1b(図5参照)も除去される。このようにス
テップ105では、SC−1を用いてサンプルウェーハ
1の表面を除去することで、鏡面研磨等の加工プロセス
によって生じる加工欠陥をピットに変化させるととも
に、サンプルウェーハ1表面下の欠陥を、異物検査装置
にて検出可能な大きさのピットに、変化させる。
【0027】次に、ステップ105の後、ステップ10
6を参照してサンプルウェーハ1をSC−1液槽2内か
ら取り出す。図4に示すサンプルウェーハ1はSC−1
液槽2内から取り出されたサンプルウェーハである。ま
た該液槽2内から取り出されたサンプルウェーハ1表面
上のパーティクルは、上述したようにステップ105に
おいて異物が除去されているため、主としてピットであ
る。そして異物検査装置を用いて、SC−1液槽2を用
いてエッチングされたサンプルウェーハ1表面上のピッ
トを検出する。
【0028】ステップ106において、サンプルウェー
ハ1に不具合がない場合、検出される0.12μmφ以
上のパーティクル数は、除去されるサンプルウェーハ1
の表面からの深さ(以下「除去量」と称す)に左右され
るが、通常、約数1000個である。不具合とはステッ
プ102の鏡面研磨等の加工プロセスによって生じる加
工欠陥が多いことをいう。この場合のパーティクルの増
加の原因は、サンプルウェーハ1がSC−1液槽2を用
いてエッチングされたことにより、ピットの大きさが異
物検査装置の検出可能な大きさに変化したためである。
【0029】一方、サンプルウェーハ1に不具合がある
場合、検出される0.12μmφ以上のパーティクル数
は、通常、不具合がない場合の数10倍(約数1000
0個)である。この場合のパーティクル数の増加の原因
は、サンプルウェーハ1がSC −1液槽2を用いてエ
ッチングされたことにより、ピットの大きさが、異物検
査装置の検出可能な大きさに変化したことに加え、加工
欠陥がピットに変化したためである。
【0030】次に、ステップ107を参照してステップ
106において検出されたピット数に基づいて半導体ウ
ェーハの酸化膜耐圧特性の評価を行う。以下、詳細にス
テップ107について説明する。図6は異なる4つのロ
ット内のサンプルウェーハ1に対してステップ104〜
106によって得られた結果例を示すグラフである。図
6の横軸は除去量(単位:nm)、縦軸は検出されたピ
ットのピット密度(単位:個/cm2;ピットの大きさ
は0.12μmφ以上)である。図6に示すように除去
量が20nmより浅い場合では、サンプルウェーハ1の
ピット密度に大差はない。しかし除去量が20nmより
深い場合では、サンプルウェーハ1のピット密度に大差
が生じる。すなわちサンプルウェーハ1は、除去量が2
0nmより深いピット密度の大小に応じて2分される。
これは、ステップ102の鏡面研磨等の加工プロセスに
よって生じる加工欠陥が、半導体ウェーハのうち半導体
ウェーハの表面から20nmよりも深い半導体ウェーハ
内の位置までを除去することにより、異物検査装置が検
出可能な大きさのピットとして顕在化するためである。
検出されたピットのピット密度が比較的小さいサンプル
ウェーハ1には不具合がないと判断されるものとし、検
出されたピットのピット密度が比較的大きい場合には不
具合があると判断されるものとする。例えば除去量を2
0nmより大きくして検出されたピットのピット密度が
10個/cm2以下の場合には不具合がないと判断し、
検出されたピットのピット密度が70個/cm2以上の
場合には不具合があると判断する。
【0031】したがって、ステップ105は除去量を2
0nmより深くしてサンプルウェーハ1のうち、サンプ
ルウェーハ1の表面から20nmよりも深いサンプルウ
ェーハ1内の位置までを除去する必要がある。この除去
量が20nmより深くなるエッチングの条件は、例えば
SC−1液の温度が80度以上かつエッチングの時間が
30分以上である。
【0032】図7〜図12は、互いに異なるロットA、
B内のサンプルウェーハ1に対してステップ104〜1
06によって得られた実例図である。図7〜図9はロッ
トA(サンプルウェーハ1の大きさは200mmφ)に
対応するものを示している。図10〜図12はロットA
とは異なるロットB(サンプルウェーハ1の大きさは2
00mmφ)に対応するものを示している。図7及び図
10は図2のサンプルウェーハ1のパーティクルマップ
(パーティクルの大きさは0.12μmφ以上)を示
す。図8及び図11は図4のサンプルウェーハ1(除去
量は24nm)のパーティクルマップ(パーティクルの
大きさは0.12μmφ以上)を示す。図9及び図12
はTDDB特性を示している。
【0033】まず、図7及び図10を参照してロットA
及びロットBのサンプルウェーハ1表面上のパーティク
ル数の分布状況は、図2のサンプルウェーハ1では大差
がない。しかし図8及び図11を参照してロットA及び
ロットBのサンプルウェーハ1表面上のパーティクル数
の分布状況は、図4のサンプルウェーハ1では大差があ
る。図8のパーティクル数は、大幅に増加して約300
00個であるのに対し、図11のパーティクル数は約1
000個である。この差の原因は、ロットAのサンプル
ウェーハ1には多くの加工欠陥があるためである。さら
に図9及び図12を参照してロットAのサンプルウェー
ハ1の絶縁破壊は一定のストレスが約1秒間与えられる
と生じるのに対し、ロットBのサンプルウェーハ1の絶
縁破壊は同一のストレスを1秒間与えられても生じな
い。図7〜図12から分かるように、鏡面研磨後のサン
プルウェーハ1の評価は、従来のようにテストパターン
を形成して酸化膜耐圧特性を酸化膜耐圧特性測定装置を
用いて測定しなくても、SC−1液槽2を用いたエッチ
ングを利用すれば可能である。
【0034】したがって、以後、他のロット内における
鏡面研磨後のサンプルウェーハ1の評価は次のように行
うことができる。まず、サンプルウェーハ1に対してス
テップ104〜106を行う。そしてステップ106に
おいて検出されたピット数と予め求められているピット
数−酸化膜耐圧特性の関係(ここでは、図7〜図9の関
係及び図10〜図12の関係)とを比較してサンプルウ
ェーハ1の酸化膜耐圧特性の評価を行う。例えばステッ
プ106において検出されたピット数が図8のピット数
とほぼ同じであれば、このサンプルウェーハ1の酸化膜
耐圧特性は図9のようになるであろうと評価される。
【0035】ステップ107において、不具合があると
判断されたサンプルウェーハ1には、信頼性の高いゲー
ト酸化膜を形成することが困難なため、このサンプルウ
ェーハ1を不良品と評価する。逆に不具合がないと判断
されたサンプルウェーハ1を良品と評価する。
【0036】次に、ステップ108を参照してステップ
107の評価の結果、サンプルウェーハ1が良品と評価
されたときには、このサンプルウェーハ1のロットを良
品と判断し、サンプルウェーハ1が不良品と評価された
ときには、このサンプルウェーハ1のロットを不良品と
判断する。またステップ103において、複数のサンプ
ルウェーハ1が抽出された場合、これらサンプルウェー
ハ1の1つでも不良品と評価されれば、このサンプルウ
ェーハ1のロットを不良品と判断する。
【0037】次に、ステップ109及び110を参照し
てステップ108において良品と判断されたロットは、
不良品と判断されたロットと区別して管理される。次
に、ステップ111を参照してサンプルウェーハ1の評
価に応じて良品あるいは不良品と判断されたロットのう
ち、良品のロットを選択して半導体装置の製造に提供す
る。
【0038】次に、ステップ112を参照してステップ
111から提供された良品のロット内の半導体ウェーハ
10を用いて集積回路を製造する。
【0039】次に、ステップ113を参照してステップ
112の結果、所定の構造の素子を有する集積回路10
aが半導体ウェーハ10上に形成される。この素子はゲ
ート酸化膜を有し、例えばMOSトランジスタやIGB
T等である。
【0040】このようにステップ111〜113では、
ステップ108において良品と判断されたロット内の半
導体ウェーハ上に所定の素子を形成する。
【0041】図13はステップ102において鏡面研磨
された半導体ウェーハを、ステップ103〜111を介
さずに、ステップ112に提供した場合の集積回路10
aの歩留りの日時に対する変動を示すグラフである。一
方、図14はステップ102において鏡面研磨された半
導体ウェーハを、ステップ103〜111を介してステ
ップ112に提供した場合の集積回路10aの歩留りの
日時に対する変動を示すグラフである。図13及び図1
4を対比して明らかなように、図14の本発明を実施し
て製造された集積回路10aの歩留りの変動は、図13
の本発明を実施せずに製造された集積回路10aの歩留
りの変動より小さい。
【0042】本実施の形態における半導体装置の製造方
法の効果は次の通りである。すなわち、 (1)サンプルウェーハ1の酸化膜耐圧特性の評価がピ
ット数から行えることにより、テストパターンを形成す
る必要がないためターンアラウンドタイムが短く、プロ
セス装置及び酸化膜耐圧特性評価装置が必要ない。
【0043】(2)サンプルウェーハ1の表面から20
nmよりも深いサンプルウェーハ1内の位置までを除去
したときのステップ106において検出されるピット数
は、サンプルウェーハ1の表面から20nm未満しか除
去しないときのそれよりも大幅に多い。すなわち、サン
プルウェーハ1の表面から20nmよりも深いサンプル
ウェーハ1内の位置までを除去したときは、鏡面研磨等
の加工プロセスによって生じる加工欠陥の総数をより正
確に検出できる。
【0044】(3)ロット内の複数の半導体ウェーハか
ら抽出された半導体ウェーハをサンプルウェーハ1と
し、当該抽出されたサンプルウェーハ1の評価を行う。
そしてロット内のその他の半導体ウェーハを、それらの
評価が抽出されたサンプルウェーハの評価に同じである
として扱って管理すれば、各半導体ウェーハ毎に評価を
行わなくて済むため管理が簡単で済む。
【0045】(4)サンプルウェーハ1の評価に応じて
選択してこの選択された半導体ウェーハ上に半導体装置
を形成することにより、半導体装置の品質が向上し、半
導体装置の歩留りの向上や歩留りの変動を抑制すること
が図れる。
【0046】(5)SC−1液槽2を用いてサンプルウ
ェーハ1の表面を除去すれば、鏡面研磨等の加工プロセ
スによって生じる加工欠陥をピットに変化させるととも
に、半導体ウェーハ表面下の欠陥を、異物検査装置を用
いて検出可能な大きさのピットに、変化させることがで
きる。
【0047】実施の形態2.次に、本発明の実施の形態
2における半導体装置の製造方法を図1及び図15〜図
18を用いて説明する。本実施の形態では、図1に示す
半導体装置の製造方法と同様であるが、ステップ104
〜107が異なる。以下、本実施の形態におけるステッ
プ104〜107について説明する。
【0048】ステップ104を参照して異物検査装置を
用いて図15に示すサンプルウェーハ1表面のパーティ
クル数を検出する。図15に示すサンプルウェーハ1
は、ステップ103において抽出されたサンプルウェー
ハの例である。図15に示すサンプルウェーハ1は大き
さが200mmφであり鏡面研磨されている。異物検査
装置は、例えばTencor社製のSurfscan6200があり、これ
を用いる。この装置を用いて検出されるパーティクルの
大きさは、約0.10〜0.14μmφ以上である。な
お、ステップ102において準備されたロット内の複数
の半導体ウェーハには、鏡面研磨等の加工プロセスによ
って生じる加工欠陥が存在しているとする。
【0049】サンプルウェーハ1の清浄度が十分に管理
された加工ラインで製造されている場合、通常0.12
μmφ以上のパーティクル数は0〜100個、また、こ
の場合のパーティクルは、サンプルウェーハ1表面に付
着している異物1b(図5参照)が洗浄されて除去され
ているため、主としてピット1b’である。
【0050】もし、このステップ104において検出さ
れたパーティクル数が予め定められた数より多ければ、
この時点でこのサンプルウェーハ1のロット内の複数の
半導体ウェーハを全て不良品と判断できる。
【0051】次に、ステップ105を参照して図16に
示すようにサンプルウェーハ1を加熱により酸化(熱酸
化)することで、熱酸化膜3をサンプルウェーハ1の表
面に形成する。特に加工欠陥に形成される熱酸化膜3の
膜厚は加工欠陥がない部分より厚い。次に、図17に示
すように熱酸化膜3が形成されたサンプルウェーハ1を
フッ酸(HF)を満たしたフッ酸液槽4内に浸す。この
フッ酸は半導体ウェーハを溶かすことなく熱酸化膜3の
みを除去し得る溶液である。なお、フッ酸液槽4に満た
されているフッ酸を、半導体ウェーハを溶かすことなく
熱酸化膜3のみを除去し得る他の溶液に置き換えてもよ
い。サンプルウェーハ1をフッ酸液槽4内に浸すことに
より熱酸化膜3が除去、すなわち、サンプルウェーハ1
の表面が除去される。加工欠陥に形成される熱酸化膜3
の膜厚は厚いため、加工欠陥はピットに変化する。そし
て半導体ウェーハ表面下の欠陥、すなわち、加工欠陥が
変化したピット及びステップ102において既に存在し
ている欠陥は、エッチングにより異物検査装置によって
検出可能な大きさのピットに変化する。
【0052】さらにステップ105において、熱酸化膜
3の除去と同時に図15のサンプルウェーハ1表面に付
着している異物1b(図5参照)も除去される。このよ
うにステップ105では、サンプルウェーハ1を加熱し
てサンプルウェーハ1表面に酸化膜を形成した後、フッ
酸を用いて酸化膜を除去することで、鏡面研磨等の加工
プロセスによって生じる加工欠陥をピットに変化させる
とともに、半導体ウェーハ表面下の欠陥を、異物検査装
置を用いて検出可能な大きさのピットに、変化させる。
【0053】次に、ステップ105の後、ステップ10
6を参照してサンプルウェーハ1をフッ酸液槽4内から
取り出す。図18に示すサンプルウェーハ1はフッ酸液
槽4内から取り出されたサンプルウェーハである。また
フッ酸液槽4内から取り出されたサンプルウェーハ1表
面上のパーティクルは、上述したようにステップ105
において異物も除去されているため、主としてピットで
ある。そして異物検査装置を用いて、フッ酸液槽4を用
いてエッチングされたサンプルウェーハ1表面上のピッ
ト数を検出する。
【0054】ステップ106において、サンプルウェー
ハ1に不具合ない場合、検出される0.14μmφ以上
のパーティクル数は、除去量に左右されるが、通常、約
数100個である。不具合とは実施の形態1の説明と同
様に、図1のステップ102の鏡面研磨等の加工プロセ
スの際に生じた加工欠陥が多いことをいう。この場合の
パーティクルの増加の原因は、ピットの大きさが熱酸化
膜3が除去された際に異物検査装置が検出可能な大きさ
に変化したためである。
【0055】一方、サンプルウェーハ1に不具合がある
場合、検出される0.14μmφ以上のパーティクル数
は、通常、不具合がない場合の数10倍(約数1000
個)である。この場合のパーティクル数の増加の原因
は、熱酸化膜3が除去された際にピットの大きさが異物
検査装置が検出可能な大きさに変化したことに加え、加
工欠陥がピットに変化したためである。
【0056】次に、ステップ107を参照してステップ
106において検出されたピット数に基づいて半導体ウ
ェーハの酸化膜耐圧特性の評価を行う。以下、詳細にス
テップ107について説明する。実施の形態1において
説明したように、本実施の形態でも、除去量が20nm
より浅い場合では、サンプルウェーハ1のピット密度に
大差はない。しかし除去量が20nmより深い場合で
は、サンプルウェーハ1のピット密度に大差が生じる。
すなわち、サンプルウェーハ1は、除去量が20nmよ
り深いピット密度の大小に応じて2分される。検出され
たピットのピット密度が比較的小さいサンプルウェーハ
1には不具合がないと判断されるものとし、検出された
ピットのピット密度が比較的大きい場合には不具合があ
ると判断されるものとする。
【0057】したがって、ステップ105は除去量を2
0nmより深くしてサンプルウェーハ1のうち、サンプ
ルウェーハ1の表面から20nmよりも深いサンプルウ
ェーハ1内の位置までを除去する必要がある。
【0058】図19〜図22は、互いに異なるロット
A、B内のサンプルウェーハ1に対してステップ104
〜106によって得られた実例図である。図19及び図
20はロットA(サンプルウェーハ1の大きさは200
mmφ)に対応するものを示している。図21及び図2
2はロットAとは異なるロットB(サンプルウェーハ1
の大きさは200mmφ)に対応するものを示してい
る。図19及び図21は図15のサンプルウェーハ1の
パーティクルマップ(パーティクルの大きさは0.14
μmφ以上)を示す。図20及び図22は図18のサン
プルウェーハ1(熱酸化膜3の膜厚は400nm、すな
わち、除去量は20nmより深い)のパーティクルマッ
プ(パーティクルの大きさは0.14μmφ以上)を示
す。
【0059】まず、図19及び図21を参照してロット
A及びロットBのサンプルウェーハ1表面上のパーティ
クル数の分布状況は、図15のサンプルウェーハ1では
大差がない。しかし図20及び図22を参照してロット
A及びロットBのサンプルウェーハ1表面上のパーティ
クル数の分布状況は、図18のサンプルウェーハ1では
大差がある。図20のパーティクル数は、大幅に増加し
て約15000個であるのに対し、図22のパーティク
ル数は約1500個である。この差の原因は、ロットA
のサンプルウェーハ1には多くの加工欠陥があるためで
ある。さらに実施の形態1で説明したように、さらに図
9及び図12を参照してロットAのサンプルウェーハの
絶縁破壊は一定のストレスが約1秒間与えられると生じ
るのに対し、ロットBのサンプルウェーハの絶縁破壊は
同一のストレスを1秒間与えられても生じない。図19
〜図22、図9及び図12から分かるように、最終的に
鏡面研磨が施されたサンプルウェーハ1の評価は、従来
のようにテストパターンを形成してTDDB特性を酸化
膜耐圧特性測定装置を用いて測定しなくても、熱酸化膜
3の形成及び除去を利用すれば可能である。
【0060】したがって、以後、他のロット内における
最終的に鏡面研磨が施されたサンプルウェーハ1の評価
は次のように行うことができる。まず、サンプルウェー
ハ1に対してステップ104〜106を行う。そしてス
テップ106において検出されたピット数と、予め求め
られているピット数−酸化膜耐圧特性の関係(ここで
は、図19、図20及び図9の関係及び図21、図22
及び図12の関係)とを比較してサンプルウェーハ1の
酸化膜耐圧特性の評価を行う。例えばステップ106に
おいて検出されたピット数が図20のピット数とほぼ同
じであれば、このサンプルウェーハ1の酸化膜耐圧特性
は図9のようになるであろうと評価される。
【0061】ステップ107において、不具合があると
判断されたサンプルウェーハ1には、信頼性の高いゲー
ト酸化膜を形成することが困難なため、このサンプルウ
ェーハ1を不良品と評価する。逆に不具合がないと判断
されたサンプルウェーハ1を良品と評価する。
【0062】本実施の形態における半導体装置の製造方
法の効果は、実施の形態1で説明した効果(1)〜
(4)に加え、次の通りである。すなわち、 (6)サンプルウェーハ1を加熱してサンプルウェーハ
1表面に熱酸化膜3を形成した後、フッ酸を用いて熱酸
化膜3を除去すれば、鏡面研磨等の加工プロセスによっ
て生じる加工欠陥をピットに変化させるとともに、半導
体ウェーハ表面下のピットを、異物検査装置を用いて検
出可能な大きさのピットに、変化させることができる。
【0063】
【発明の効果】本発明請求項1によると、鏡面研磨等の
加工プロセス(研削研磨)によって生じる加工欠陥をピ
ットに変化させるとともに、前記半導体ウェーハ表面下
の欠陥を、検出可能な大きさのピットに、変化させて、
半導体ウェーハの酸化膜耐圧特性の評価がピット数から
行えるため、加工欠陥を考慮でき、テストパターンを形
成する必要がないためターンアラウンドタイムが短く、
プロセス装置及び酸化膜耐圧特性評価装置が必要ないと
いう効果を奏す。
【0064】本発明請求項2によると、半導体ウェーハ
の表面から20nmより深い半導体ウェーハ内の位置ま
でを除去したときの(c)ステップにおいて検出される
ピット数は、半導体ウェーハの表面から20nmより浅
い半導体ウェーハ内の位置までしか除去しないときのそ
れよりも大幅に多い。すなわち、半導体ウェーハの表面
から20nmより深い半導体ウェーハ内の位置までを除
去したときは、加工欠陥をより正確に検出できるという
効果を奏す。
【0065】本発明請求項3によると、NH4OH、H2
O2及びH2Oの混合液を用いて半導体ウェーハをエッチ
ングすれば、鏡面研磨等の加工プロセスによって生じる
加工欠陥をピットに変化させるとともに、半導体ウェー
ハ表面下の欠陥を、異物検査装置を用いて検出可能な大
きさのピットに、変化させることができるという効果を
奏す。
【0066】本発明請求項4によると、半導体ウェーハ
を加熱して当該半導体ウェーハ表面に酸化膜を形成した
後、半導体ウェーハを溶かすことなく酸化膜のみを除去
し得る溶液を用いて酸化膜を除去しても、請求項3と同
様の効果、すなわち、鏡面研磨等の加工プロセスによっ
て生じる加工欠陥をピットに変化させるとともに、半導
体ウェーハ表面下の欠陥を、異物検査装置を用いて検出
可能な大きさのピットに、変化させることができるとい
う効果を奏す。
【0067】本発明請求項5によると、サンプルウェー
ハが良品と評価されたときには、ロットを良品と判断す
れば、各半導体ウェーハ毎に評価を行わなくて済むとい
う効果を奏す。
【0068】本発明請求項6によると、良品と判断され
たロット内の半導体ウェーハ上に所定の半導体装置を形
成することにより、この半導体装置の歩留りの向上や歩
留りの変動を抑制することが図れるという効果を奏す。
【0069】本発明請求項7によると、半導体装置の品
質が向上するという効果を奏す。
【図面の簡単な説明】
【図1】 本発明における半導体ウェーハの評価方法か
ら半導体装置の製造方法を示すフローチャートである。
【図2】 本発明の実施の形態1における図1のステッ
プ104の説明図である。
【図3】 本発明の実施の形態1における図1のステッ
プ104の説明図である。
【図4】 本発明の実施の形態1における図1のステッ
プ104の説明図である。
【図5】 パーティクルの検出原理の説明図である。
【図6】 除去量とピット密度との関係を示すグラフで
ある。
【図7】 本発明の実施の形態1における鏡面研磨後の
半導体ウェーハに対する評価の実例図である。
【図8】 本発明の実施の形態1における鏡面研磨後の
半導体ウェーハに対する評価の実例図である。
【図9】 本発明の実施の形態1における鏡面研磨後の
半導体ウェーハに対する評価の実例図である。
【図10】 本発明の実施の形態1における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図11】 本発明の実施の形態1における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図12】 本発明の実施の形態1における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図13】 本発明の半導体装置の製造方法を実施せず
に製造された半導体装置の歩留りの変化を示すグラフで
ある。
【図14】 本発明の半導体装置の製造方法を実施して
製造された半導体装置の歩留りの変化を示すグラフであ
る。
【図15】 本発明の実施の形態2における図1のステ
ップ104の説明図である。
【図16】 本発明の実施の形態2における図1のステ
ップ104の説明図である。
【図17】 本発明の実施の形態2における図1のステ
ップ104の説明図である。
【図18】 本発明の実施の形態2における図1のステ
ップ104の説明図である。
【図19】 本発明の実施の形態2における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図20】 本発明の実施の形態2における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図21】 本発明の実施の形態2における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【図22】 本発明の実施の形態2における鏡面研磨後
の半導体ウェーハに対する評価の実例図である。
【符号の説明】
1 サンプルウェーハ、2 SC−1液槽、3 熱酸化
膜、4 フッ酸液槽。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤瀬 経明 兵庫県尼崎市東浜町1番地 住友シチック ス株式会社内 (72)発明者 合原 正典 兵庫県尼崎市東浜町1番地 住友シチック ス株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 (a)鏡面研磨が施された半導体ウェー
    ハを準備するステップと、 (b)前記鏡面研磨を含む研削研磨によって生じる加工
    欠陥をピットに変化させるとともに、前記半導体ウェー
    ハ表面下の欠陥を、検出可能な大きさのピットに、変化
    させるステップと、 (c)前記(b)ステップの後、前記半導体ウェーハ表
    面上のピット数を検出するステップと、 (d)前記(c)ステップにおいて検出されたピット数
    に基づいて、前記半導体ウェーハの酸化膜耐圧特性の評
    価を行うステップと、を備えた半導体ウェーハの評価方
    法。
  2. 【請求項2】 前記(b)ステップは、 前記半導体ウェーハのうち、前記半導体ウェーハの表面
    から20nmよりも深い前記半導体ウェーハ内の位置ま
    でを除去するステップを備えた請求項1記載の半導体ウ
    ェーハの評価方法。
  3. 【請求項3】 前記(b)ステップは、 NH4OH、H22及びH2Oの混合液を用いて前記半導
    体ウェーハの表面を除去するステップを備えた請求項2
    記載の半導体ウェーハの評価方法。
  4. 【請求項4】 前記(b)ステップは、 前記半導体ウェーハを加熱して当該半導体ウェーハ表面
    に酸化膜を形成した後、前記半導体ウェーハを溶かすこ
    となく前記酸化膜のみを除去し得る溶液を用いて、前記
    酸化膜を除去するステップを備えた請求項2記載の半導
    体ウェーハの評価方法。
  5. 【請求項5】 前記(a)ステップは、 (a−1)あるロット内の複数の半導体ウェーハを準備
    するステップと、 (a−2)前記ロット内の複数の半導体ウェーハの内か
    ら所定数をサンプルウェーハとして抽出するステップ
    と、を備え、 (e)前記(d)ステップの評価の結果、前記サンプル
    ウェーハが良品と評価されたときには、前記ロットを良
    品と判断するステップをさらに備えた請求項1〜4のい
    ずれかに記載の半導体ウェーハの評価方法。
  6. 【請求項6】 請求項5記載の半導体ウェーハの評価方
    法によって評価された前記半導体ウェーハのうち、前記
    (e)ステップにおいて良品と判断されたロット内の前
    記半導体ウェーハ上に所定の半導体装置を形成する半導
    体装置の製造方法。
  7. 【請求項7】 請求項6記載の半導体装置の製造方法に
    より製造された半導体装置。
JP9143910A 1997-06-02 1997-06-02 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 Pending JPH10335402A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9143910A JPH10335402A (ja) 1997-06-02 1997-06-02 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
US09/008,656 US5946543A (en) 1997-06-02 1998-01-16 Semiconductor wafer evaluating method and semiconductor device manufacturing method
KR1019980004654A KR100293288B1 (ko) 1997-06-02 1998-02-16 반도체 웨이퍼의 평가방법
DE19808350A DE19808350A1 (de) 1997-06-02 1998-02-27 Halbleiterwaferbewertungsverfahren und Halbleitereinrichtungsherstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9143910A JPH10335402A (ja) 1997-06-02 1997-06-02 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置

Publications (1)

Publication Number Publication Date
JPH10335402A true JPH10335402A (ja) 1998-12-18

Family

ID=15349936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143910A Pending JPH10335402A (ja) 1997-06-02 1997-06-02 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置

Country Status (4)

Country Link
US (1) US5946543A (ja)
JP (1) JPH10335402A (ja)
KR (1) KR100293288B1 (ja)
DE (1) DE19808350A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180485A (ja) * 2005-11-30 2007-07-12 Sumco Corp 半導体基板の品質評価方法、半導体基板の製造方法
JP2020161555A (ja) * 2019-03-25 2020-10-01 信越半導体株式会社 シリコンウェーハの酸化膜耐圧特性の評価方法及びシリコンウェーハの製造工程管理方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174738B1 (en) * 1997-11-28 2001-01-16 Advanced Micro Devices, Inc. Critical area cost disposition feedback system
JP3690563B2 (ja) * 1998-04-28 2005-08-31 富士通株式会社 シリコン基板の評価方法及び半導体装置の製造方法
JP4233651B2 (ja) * 1998-10-29 2009-03-04 信越半導体株式会社 シリコン単結晶ウエーハ
TW387098B (en) * 1999-01-11 2000-04-11 Mosel Vitelic Inc A method that can determine the quality of
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
US6995847B2 (en) * 2002-05-24 2006-02-07 Honeywell International Inc. Methods and systems for substrate surface evaluation
US20060026807A1 (en) * 2003-08-07 2006-02-09 Carnevali Jeffrey D Quick release mounting apparatus
JP5219334B2 (ja) * 2005-11-30 2013-06-26 株式会社Sumco 半導体基板の製造方法および品質評価方法
US7517706B2 (en) * 2006-07-21 2009-04-14 Sumco Corporation Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate
CN101459095B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及在线检测装置
JP5166138B2 (ja) * 2008-07-02 2013-03-21 パナソニック株式会社 半導体装置の製造方法および半導体装置の製造装置
US8450688B2 (en) 2009-11-05 2013-05-28 The Aerospace Corporation Refraction assisted illumination for imaging
US8461532B2 (en) * 2009-11-05 2013-06-11 The Aerospace Corporation Refraction assisted illumination for imaging
US8138476B2 (en) 2009-11-05 2012-03-20 The Aerospace Corporation Refraction assisted illumination for imaging
US9007454B2 (en) 2012-10-31 2015-04-14 The Aerospace Corporation Optimized illumination for imaging
KR101989937B1 (ko) 2018-09-28 2019-09-30 주식회사 대창중기계 지반굴착장치의 싱글스위벨을 이용한 시멘트풀 상,하 토출 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680482B2 (ja) * 1990-06-25 1997-11-19 株式会社東芝 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP2864920B2 (ja) * 1992-12-02 1999-03-08 信越半導体株式会社 シリコンウェーハの品質検査方法
JPH06295945A (ja) * 1993-04-08 1994-10-21 Shin Etsu Handotai Co Ltd 半導体製造プロセスの評価方法および装置
JP3276500B2 (ja) * 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180485A (ja) * 2005-11-30 2007-07-12 Sumco Corp 半導体基板の品質評価方法、半導体基板の製造方法
JP2020161555A (ja) * 2019-03-25 2020-10-01 信越半導体株式会社 シリコンウェーハの酸化膜耐圧特性の評価方法及びシリコンウェーハの製造工程管理方法

Also Published As

Publication number Publication date
KR19990006344A (ko) 1999-01-25
KR100293288B1 (ko) 2001-11-26
US5946543A (en) 1999-08-31
DE19808350A1 (de) 1998-12-03

Similar Documents

Publication Publication Date Title
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
US20060281281A1 (en) Method of inspecting semiconductor wafer
JP6402703B2 (ja) 欠陥領域の判定方法
US5418172A (en) Method for detecting sources of contamination in silicon using a contamination monitor wafer
WO2006080271A1 (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
KR100327340B1 (ko) 웨이퍼 표면 검사방법
Okamoto et al. Detection of 30–40-nm particles on bulk-silicon and SOI wafers using deep UV laser scattering
JP2018163951A (ja) 半導体単結晶基板の結晶欠陥検出方法
US20230118491A1 (en) Method for evaluating of defect area of wafer
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JPH0862122A (ja) シリコンウェーハの酸素析出欠陥密度評価方法
JP2000208578A (ja) シリコンウェ―ハの評価方法及びシリコンウェ―ハ
JP2001015567A (ja) 半導体基板の評価装置および評価方法
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JPH1154579A (ja) 半導体基板の評価方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP4370812B2 (ja) Soiウェーハの検査方法
JP3876853B2 (ja) ウエーハの評価方法
JPH11297779A (ja) 半導体装置の欠陥検出方法およびその製造方法
EP1968102A2 (en) Method of evaluation of bonded wafer
JPH04330760A (ja) エピタキシャル成長層の膜厚測定方法
JP2985583B2 (ja) シリコンウエーハの鏡面加工表面における加工変質層検査方法とその厚さ測定方法
JP2864920B2 (ja) シリコンウェーハの品質検査方法
JP2005228848A (ja) Simoxウェーハの検査方法及びそのsimoxウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050719