JP5219334B2 - 半導体基板の製造方法および品質評価方法 - Google Patents
半導体基板の製造方法および品質評価方法 Download PDFInfo
- Publication number
- JP5219334B2 JP5219334B2 JP2005345403A JP2005345403A JP5219334B2 JP 5219334 B2 JP5219334 B2 JP 5219334B2 JP 2005345403 A JP2005345403 A JP 2005345403A JP 2005345403 A JP2005345403 A JP 2005345403A JP 5219334 B2 JP5219334 B2 JP 5219334B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- quality evaluation
- substrate
- quality
- bright spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 88
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 33
- 238000013441 quality evaluation Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000011109 contamination Methods 0.000 claims description 30
- 238000007689 inspection Methods 0.000 claims description 28
- 238000004140 cleaning Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 20
- 238000009826 distribution Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 13
- 230000002950 deficient Effects 0.000 claims description 10
- 238000011156 evaluation Methods 0.000 claims description 5
- 239000002002 slurry Substances 0.000 description 29
- 235000012431 wafers Nutrition 0.000 description 27
- 238000005498 polishing Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 14
- 239000013078 crystal Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 229910021645 metal ion Inorganic materials 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 239000002738 chelating agent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001303 quality assessment method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/32—Polishing; Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T436/00—Chemistry: analytical and immunological testing
- Y10T436/10—Composition for standardization, calibration, simulation, stabilization, preparation or preservation; processes of use in preparation for chemical testing
- Y10T436/104998—Glucose, ketone, nitrate standard or control
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
更に、本発明の第二の目的は、半導体基板内の金属汚染に起因する各種欠陥を評価するための手段を提供することである。
更に、本発明者らは、基板内部の金属汚染に起因する各種欠陥を評価するために検討を重ねた結果、SC-1洗浄およびHF洗浄の少なくとも一方により基板表面を選択的にエッチングすることにより、基板内の汚染金属を異物検査装置により輝点として検出し得ることを見出した。
本発明は、以上の知見に基づき完成された。
即ち、上記目的を達成する手段は、以下の通りである。
[1] 半導体基板をエッチングする工程と、
異物検査装置により前記エッチングした基板表面における輝点を検出する工程と
を含む半導体基板の品質評価方法であって、
前記エッチングを、SC-1洗浄およびHF洗浄の少なくとも一方により行い、
前記品質評価を、前記エッチング後の基板表面における輝点の分布形状および輝点の密集状態の少なくとも一方を評価の指標として行い、かつ
前記評価される品質は、前記半導体基板のバルクの金属汚染の有無およびその程度の少なくとも一方であることを特徴とする半導体基板の品質評価方法。
[2] 前記品質評価は、異物検査装置により検出された輝点を、走査型電子顕微鏡および原子間力顕微鏡の少なくとも一方により観察することを更に含む、[1]に記載の半導体基板の品質評価方法。
[3] 複数の半導体基板からなる半導体基板のロットを準備する工程と、
前記ロットから少なくとも1つの半導体基板を抽出する工程と、
前記抽出された半導体基板の品質を評価する工程と、
前記品質評価により良品と判定された半導体基板と同一ロット内の他の半導体基板を製品基板として出荷することを含む、半導体基板の製造方法であって、
前記抽出された半導体基板の品質評価を、[1]または[2]に記載の方法によって行うことを特徴とする、前記方法。
更に、本発明によれば、半導体基板内の金属に起因する各種欠陥を評価することができ、これにより、金属によって汚染されたロットを不良品として排除し、高品質な製品ロットを選択して出荷することが可能となる。
本発明の参考態様は、
シリコンウェーハ表面を鏡面研磨することを含む半導体基板の製造方法において、前記鏡面研磨を、Cuの含有率が10ppb以下、Niの含有率が10ppb以下、かつFeの含有率が1000ppb以下のスラリーを用いて行うことを特徴とする半導体基板の製造方法
に関する。
前記スラリーにおけるNi含有率は、好ましくは5ppb以下である。スラリー中のNi含有率は、最も好ましくは0ppbである。
また、前記スラリーにおけるFe含有率は、好ましくは50ppb以下である。スラリー中のFe含有率は、最も好ましくは0ppbである。
ここで、1つのロットから少なくとも一つの半導体基板を評価用に抽出し、この抽出された半導体基板の品質評価を行い、該品質評価により良品と判定された半導体基板と同一ロット内の他の半導体基板を製品基板として出荷することにより、高品質な半導体基板を提供することが可能となる。
半導体基板をエッチングする工程と、
異物検査装置により前記エッチングした基板表面における輝点を検出する工程と
を含む半導体基板の品質評価方法であって、
前記エッチングを、SC-1洗浄およびHF洗浄の少なくとも一方により行い、
前記品質評価を、前記エッチング後の基板表面における輝点の分布形状および輝点の密集状態の少なくとも一方を評価の指標として行い、かつ前記評価される品質は、前記半導体基板のバルクの金属汚染の有無およびその程度の少なくとも一方であることを特徴とする半導体基板の品質評価方法
により行うことができる。
以下に、前記品質評価方法について説明する。
[例1]
スライシング工程を経た4枚の8インチのシリコンウェーハについて、それぞれ異なるスラリーを用いて鏡面研磨を行った。各スラリーのCu、Ni、Fe含有率を原子吸光法によって測定した結果を表1に示す。なお、スラリー1は、エチレンジアミン四酢酸を添加することにより、金属イオンを低減したスラリーである。
上記例1で作製した全サンプルについて、以下の方法で金属汚染検査を行った。
まず、全サンプルについてSC−1洗浄で使用されている洗浄液(NH4OH:H2O2:H2O=1:1:5)を用いてSC−1洗浄を5回連続して行った。
また、図1〜図4に示すように、鏡面研磨工程で使用するスラリーによって輝点の分布が異なることが判明した。特に、図2に示すサンプルでは、輝点の分布形状が三日月型となっており、また、図3や図4に示すサンプルでは、輝点の分布形状が丸型と三日月型の混在となっており、金属汚染されている部分が集中していることが判明した。
このように、輝点の分布形状が丸型や三日月型となるのは、鏡面研磨工程における金属による欠陥の形成が原因であると考えられる。
そこで、金属汚染検査では、輝点の分布形状が三日月型や丸型のように部分的に集中しているものについては不良品と判定することにした。
以上の結果から、Cu及びNiの含有率がそれぞれ10ppb以下で、かつ、Feの含有率が1000ppb以下のスラリーを用いた場合には、シリコンウェーハ表面での金属汚染がほとんど観察されないことが判明した。
鏡面研磨後のシリコンウェーハ表面を、SC−1洗浄で使用されている洗浄液(NH4OH:H2O2:H2O=1:1:5)を用いてSC−1洗浄を3回連続して行いエッチングした。異物検査装置を用いて、この表面の輝点を検出した結果を図5に示す。図5に示すように、異物検査装置で観察した輝点マップには、外周に輝点が密集した異常部(図5の×部)が見られた。そこで、この特異的パターンを走査型電子顕微鏡(SEM)で観察した。結果を図6に示す。
SEMで観察した結果、図6に示すように異常部はピットの集合体であることがわかった。更に拡大観察すると、各ピットは<100>の方向性を持っていた。これにより、これらピットはCu起因のピットであると推定される。
鏡面研磨後のシリコンウェーハ表面を、SC−1洗浄で使用されている洗浄液(NH4OH:H2O2:H2O=1:1:5)を用いてSC−1洗浄を3回連続して行いエッチングした。異物検査装置を用いて、この表面の輝点を検出した結果を図7に示す。図7に示すように、異物検査装置で観察した輝点マップには、外周に洗浄に輝点が密集した異常部(図7の右下楕円部)が見られた。そこで、この特異的パターンを走査型電子顕微鏡(SEM)で観察した。結果を図8に示す。
図8に示すように、SEMで観察した結果、線状の異常部はピットの集合体であることがわかった。更に拡大観察すると、各ピットは<100>の方向性を持っていた。これにより、これらピットはCu起因のピットであることがわかる。なお、図7中、左上楕円部の異常部においては光が乱反射した。これにより、この部分は面あれであると判断することができる。また、×部は例3と同様、各ピットが<100>の方向性を持っていたため、Cu起因のピットと推定される。
Claims (3)
- 半導体基板をエッチングする工程と、
異物検査装置により前記エッチングした基板表面における輝点を検出する工程と
を含む半導体基板の品質評価方法であって、
前記エッチングを、SC-1洗浄およびHF洗浄の少なくとも一方により行い、
前記品質評価を、前記エッチング後の基板表面における輝点の分布形状および輝点の密集状態の少なくとも一方を評価の指標として行い、かつ
前記評価される品質は、前記半導体基板のバルクの金属汚染の有無およびその程度の少なくとも一方であることを特徴とする半導体基板の品質評価方法。 - 前記品質評価は、異物検査装置により検出された輝点を、走査型電子顕微鏡および原子間力顕微鏡の少なくとも一方により観察することを更に含む、請求項1に記載の半導体基板の品質評価方法。
- 複数の半導体基板からなる半導体基板のロットを準備する工程と、
前記ロットから少なくとも1つの半導体基板を抽出する工程と、
前記抽出された半導体基板の品質を評価する工程と、
前記品質評価により良品と判定された半導体基板と同一ロット内の他の半導体基板を製品基板として出荷することを含む、半導体基板の製造方法であって、
前記抽出された半導体基板の品質評価を、請求項1または2に記載の方法によって行うことを特徴とする、前記方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345403A JP5219334B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体基板の製造方法および品質評価方法 |
US11/564,374 US7479204B2 (en) | 2005-11-30 | 2006-11-29 | Method of manufacturing semiconductor substrate and method of evaluating quality of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345403A JP5219334B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体基板の製造方法および品質評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150153A JP2007150153A (ja) | 2007-06-14 |
JP5219334B2 true JP5219334B2 (ja) | 2013-06-26 |
Family
ID=38211156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345403A Active JP5219334B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体基板の製造方法および品質評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7479204B2 (ja) |
JP (1) | JP5219334B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI480258B (zh) | 2008-03-28 | 2015-04-11 | Asahi Kasei Finechem Co Ltd | Vinyl sulfonic acid, a polymer thereof and a process for producing the same |
JP2009283617A (ja) * | 2008-05-21 | 2009-12-03 | Sumco Corp | 半導体ウェーハ |
JP2010062291A (ja) * | 2008-09-03 | 2010-03-18 | Sumco Corp | 半導体基板及びその製造方法 |
JP5396616B2 (ja) * | 2008-10-29 | 2014-01-22 | Sumco Techxiv株式会社 | シーズニングプレート、半導体研磨装置、研磨パッドのシーズニング方法 |
KR101393611B1 (ko) * | 2009-06-02 | 2014-05-12 | 가부시키가이샤 사무코 | 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 |
JP6377656B2 (ja) | 2016-02-29 | 2018-08-22 | 株式会社フジミインコーポレーテッド | シリコン基板の研磨方法および研磨用組成物セット |
US10468270B2 (en) * | 2017-11-30 | 2019-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Performing planarization process controls in semiconductor fabrication |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335402A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置 |
JP3862116B2 (ja) * | 1997-11-07 | 2006-12-27 | コマツ電子金属株式会社 | シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法 |
JPH11214338A (ja) * | 1998-01-20 | 1999-08-06 | Memc Kk | シリコンウェハーの研磨方法 |
JP2000102332A (ja) | 1998-07-28 | 2000-04-11 | Hatsue Kanekura | 貝類の養殖法 |
JP3899715B2 (ja) * | 1998-12-24 | 2007-03-28 | 株式会社Sumco | シリコンウェーハ表面の検査方法 |
JP2000208469A (ja) * | 1999-01-18 | 2000-07-28 | Sumitomo Metal Ind Ltd | 半導体ウェ―ハの品質評価方法 |
JP2002076082A (ja) * | 2000-08-31 | 2002-03-15 | Shin Etsu Handotai Co Ltd | シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ |
JP4733252B2 (ja) * | 2000-09-05 | 2011-07-27 | Sumco Techxiv株式会社 | ウエハの表面検査装置及び検査方法 |
JP2004511104A (ja) * | 2000-10-06 | 2004-04-08 | エーオーティーアイ オペレーティング カンパニー インコーポレーティッド | 表面の金属コンタミネーションを検出する方法 |
JP3784300B2 (ja) * | 2001-11-07 | 2006-06-07 | 東芝セラミックス株式会社 | シリコンウエハの微小欠陥の評価方法 |
JP4537643B2 (ja) * | 2002-01-24 | 2010-09-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
JP4252258B2 (ja) * | 2002-05-27 | 2009-04-08 | 株式会社Sumco | Soi基板のhf欠陥評価方法 |
JP4644120B2 (ja) * | 2003-03-18 | 2011-03-02 | 野村マイクロ・サイエンス株式会社 | 半導体研磨スラリー精製用素材、半導体研磨スラリー精製用モジュールおよび半導体研磨スラリーの精製方法 |
JP4507157B2 (ja) * | 2003-06-17 | 2010-07-21 | 信越半導体株式会社 | ウエーハ製造工程の管理方法 |
-
2005
- 2005-11-30 JP JP2005345403A patent/JP5219334B2/ja active Active
-
2006
- 2006-11-29 US US11/564,374 patent/US7479204B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007150153A (ja) | 2007-06-14 |
US20070193686A1 (en) | 2007-08-23 |
US7479204B2 (en) | 2009-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5219334B2 (ja) | 半導体基板の製造方法および品質評価方法 | |
CN108140593B (zh) | 缺陷区域的判定方法 | |
US20080075138A1 (en) | Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment | |
KR100763834B1 (ko) | 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액 | |
US5464779A (en) | Method and apparatus for evaluation of semiconductor production process | |
US7517706B2 (en) | Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate | |
US6384415B1 (en) | Method of evaluating quality of silicon wafer and method of reclaiming the water | |
JP4817887B2 (ja) | 半導体基板の洗浄方法 | |
US6884634B2 (en) | Specifying method for Cu contamination processes and detecting method for Cu contamination during reclamation of silicon wafers, and reclamation method of silicon wafers | |
JP7103211B2 (ja) | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 | |
JP3874066B2 (ja) | シリカガラス基板の選別方法 | |
JP4784420B2 (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
CN111052330B (zh) | 硅晶圆的评价方法及硅晶圆的制造方法 | |
JP6809422B2 (ja) | 半導体ウェーハの評価方法 | |
JP3690563B2 (ja) | シリコン基板の評価方法及び半導体装置の製造方法 | |
JP7279753B2 (ja) | シリコンウェーハの洗浄方法および製造方法 | |
CN116918041A (zh) | 硅晶圆的清洗方法、硅晶圆的制造方法及硅晶圆 | |
KR20230152702A (ko) | 실리콘 웨이퍼의 세정방법, 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 | |
KR20240051142A (ko) | 실리콘 웨이퍼의 세정방법 및 제조방법, 그리고 세정액 중의 과산화수소농도 평가방법 및 과산화수소농도 관리방법 | |
JP5385566B2 (ja) | 研磨クロスの金属汚染評価方法 | |
JPH11330042A (ja) | シリコンウエーハ鏡面面取り部の検査方法 | |
CN115056117A (zh) | 一种cmp中防止划伤的抛光工艺 | |
KR20130035606A (ko) | 웨이퍼의 결함 분석 방법 | |
KR20090075368A (ko) | 웨이퍼 결함 검출 방법 | |
KR20070047649A (ko) | 금속 동위원소를 이용한 폴리싱 슬러리 평가방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120426 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5219334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |