JP4252258B2 - Soi基板のhf欠陥評価方法 - Google Patents

Soi基板のhf欠陥評価方法 Download PDF

Info

Publication number
JP4252258B2
JP4252258B2 JP2002153083A JP2002153083A JP4252258B2 JP 4252258 B2 JP4252258 B2 JP 4252258B2 JP 2002153083 A JP2002153083 A JP 2002153083A JP 2002153083 A JP2002153083 A JP 2002153083A JP 4252258 B2 JP4252258 B2 JP 4252258B2
Authority
JP
Japan
Prior art keywords
defect
map
soi layer
soi
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002153083A
Other languages
English (en)
Other versions
JP2003347374A (ja
Inventor
丈弘 常森
一弘 山本
剛志 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2002153083A priority Critical patent/JP4252258B2/ja
Publication of JP2003347374A publication Critical patent/JP2003347374A/ja
Application granted granted Critical
Publication of JP4252258B2 publication Critical patent/JP4252258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明はSOI基板のHF欠陥評価方法、詳しくはSOI基板をHF溶液を使用してエッチングした際に検出されるSOI基板中のHF欠陥(結晶欠陥)を評価する技術に関する。
【0002】
【従来の技術】
SOI層と支持基板用ウェーハとの間に埋め込み酸化膜が介在されたSOI基板の欠陥の一種として、HF欠陥が知られている。HF欠陥とは、SOI基板を49wt%のHF溶液に、室温で10分間程度浸すことで検出されるSOI層中の結晶欠陥である。HF欠陥の形状的な特徴は、図3(a),(b)に示すように、SOI層10の表面に存在するピットタイプのLPD(Light Point Defects:微小欠陥)10aと、このLPD10aの直下の埋め込み酸化膜20の部分に形成されたLPD10aより若干大径な円筒形状の微小空洞20aとが連通している点である。この微小空洞20aは、走査型電子顕微鏡(Scanning Electron Microscope:SEM)などで観察した際、同心円状のコントラストとして視認することができる。このようなHF欠陥が発生するのは、まずSOI層10の表面に存在するピットタイプのLPD10aを通して、HF溶液が埋め込み酸化膜20に浸透する。そして、この浸透したHF溶液により、LPD10aの直下の埋め込み酸化膜20が部分的にエッチングされるためである。
【0003】
このHF欠陥の発生原因としては、SOI層10中に存在するCOP(Crystal Originated Particle)、転位、TSF(Tetrahedral Stacking Fault)、金属汚染によりSOI層10に形成されたシリサイドなどが挙げられる。
これらの欠陥が、SOI基板製造の高温アニール工程、洗浄工程および薄膜化工程などにおいて、ウェーハ表面にピットを形成すると考えられる。これらのピットのうち、SOI層10と埋め込み酸化膜20との界面と、ウェーハ表面とを連通するものがHF欠陥であると考えられる。なお、このHF欠陥はSOI層10の層厚に依存し、この層厚が0.2μm以下にあっては、薄くなるほど高密度にHF欠陥が発生することが分かっている。これは、前述したようにHF欠陥を形成するには、SOI層10と埋め込み酸化膜20との界面と、ウェーハ表面とを連通するようなピットが形成されている必要があり、SOI層10の層厚が薄くなるほど、このピットがSOI層10と埋め込み酸化膜20との界面と、ウェーハ表面とを連通する確率が高くなるためである。従来、このHF欠陥の評価方法としては、走査型電子顕微鏡、原子間力顕微鏡(Atomic Force Microscope:AFM)、光学顕微鏡などを利用した目視によるものが知られている。
【0004】
【発明が解決しようとした課題】
しかしながら、このような走査型電子顕微鏡などを使用するHF欠陥の評価では、いずれも観察エリアが小さな目視による評価となる。そのため、この評価に長時間を要していた。
ところで、近年では、MOSメモリの高集積化に伴ってLSIの微細化が進み、64〜256メガビットのDRAMを得るため、0.2μm以下の薄いSOI層10を有する薄膜SOI基板40の需要が増大すると予測される。また、さらに集積度が高い1ギガビットのDRAMの要請が多くなれば、DRAMの高集積化の観点から、SOI基板の中でも薄膜SOI基板40の占める割合がさらに大きくなると考えられる。これを踏まえ、今日、薄膜SOI基板40の評価時に大きな問題となっているHF欠陥を、短時間で高精度に評価することができる技術の開発が待望されている。
【0005】
【発明の目的】
そこで、この発明は、HF欠陥を短時間で高精度に評価することができ、しかもHF欠陥の分布を示すマップが得られるSOI基板のHF欠陥評価方法を提供することを、その目的としている。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、0.02〜0.5μmの厚さのSOI層と、これを支持する支持基板用ウェーハとの間に埋め込み酸化膜が介在されたSOI基板の表面をパーティクルカウンタにより測定し、前記SOI層表面の直径0.2μm以上の微小欠陥を検出する第1の測定工程と、この後、この第1の測定工程での測定結果に基づき、前記微小欠陥の分布を示す第1のマップを作成する第1のマッピング工程と、前記SOI層の表面をHF溶液によりエッチングするHFエッチング工程と、このHFエッチング後のSOI基板を、パーティクルカウンタにより測定し、このHFエッチング後の前記SOI層の表面での直径が5μm以上の微小欠陥を検出する第2の測定工程と、この第2の測定工程での測定結果に基づき、前記微小欠陥の分布を示す第2のマップを作成する第2のマッピング工程と、前記第1のマップと第2のマップとを対比し、そのマップ上で合致した位置に存在する微小欠陥をHF欠陥と判定するHF欠陥判定工程とを備えたSOI基板のHF欠陥評価方法である。
【0007】
SOI基板の種類は限定されない。例えば、(1) 支持基板用ウェーハに埋め込み酸化膜を介して貼り合わせた活性層用ウェーハを表面研削、表面研磨して薄膜のSOI層を形成した貼り合わせSOIウェーハ、(2) このSOI層の薄膜化に選択エッチングを採用したELTRANSOIウェーハ、(3) このSOI層の薄膜化に水素イオン剥離を採用したスマートカットSOIウェーハ、または、(4) SOI層の薄膜化に局所プラズマエッチングを採用したPACE−SOIウェーハ、(5) 単結晶シリコンウェーハ中に高濃度の酸素イオンを注入し、その後、高温熱処理によりシリコンと酸素とを反応させてシリコンウェーハ内に埋め込み酸化膜を形成するSIMOXなどを採用することができる。活性層には、他の製法により作製されたウェーハに比べて、ウェーハ内部にCOPが多量に存在するCZウェーハを採用した方が、この発明の効果が顕著となる。CZウェーハとは、CZ法によって引き上げられたシリコンインゴットに、所定のウェーハ加工を施して得られたシリコンウェーハである。
【0008】
SOI層の厚さは0.02〜0.5μmである。ただし、薄膜のSOI層の方が、この発明の効果が顕著となる。
微小欠陥(LPD)は、大別すると、ウェーハ表面に付着したパーティクルなどの微細な異物(凸型の微小欠陥)、および、COPおよびHF欠陥などの微細なピット(凹型の微小欠陥)の2種類がある。
パーティクルカウンタとは、ウェーハ表面をレーザ光により走査し、微小欠陥からの光散乱強度を測定することにより、微小欠陥の位置と大きさを認識する装置である。ただし、薄膜のSOI層の場合には、レーザ光がSOI層と埋め込み酸化膜との界面でも散乱することがある。そのため、例えばHF欠陥の埋め込み酸化膜側の部分、すなわち外部には直接露出していない同心円状の微小空洞、および、その他の実体のない凹凸がノイズとして検出される。
【0009】
レーザ光としては、ヘリウム−ネオンレーザ光、アルゴンレーザ光などを採用することができる。このようなレーザ光を収束して照射し、パーティクルからの散乱光を広い立体角でフォトマルチプライヤ(光電子増倍管)またはフォトダイオードにより受光するのが一般的である。受光に際しては、光ファイバ、積分球、楕円鏡、放物面鏡、広角レンズなどのいずれか、あるいは、これらを組み合わせた光学系などを用いて、散乱光を広い立体角で集光するように構成されている。
レーザスポットの走査方式には、大別してXY走査方式と、螺旋回転方式の2通りがある。何れかによりウェーハ表面を全面走査することにより、所定のパーティクルマップ、ヒストグラム表示が得られる。
【0010】
HFエッチングとしては、SOI基板をHF溶液の中に浸漬する方法、HF溶液の液面にSOI基板のSOI層の表面だけを接触させる片面エッチングによる方法などが挙げられる。
HF溶液の温度は室温(18〜23℃)程度でよく、HF溶液は試薬をそのまま用いる。
第1のマップと第2のマップとのマッチングは、例えばパーティクルカウンタに組み込まれたモニタの画面上で行うことができる。
第1の測定工程で検出される微小欠陥のサイズは、直径0.2μm以上である。また、第2の測定工程で検出される微小欠陥のサイズは、直径5μm以上である。
【0011】
また、前記第1の測定工程では、SOI層の表面での直径0.2μm以上の微小欠陥を測定し、前記第2の測定工程では、HFエッチング後のSOI層の表面での直径が5μm以上の微小欠陥を測定する請求項1に記載のSOI基板のHF欠陥評価方法である。
第1の測定時に測定されるLPDの大きさは、SOI基板の種類、SOI層の厚さ、埋め込み酸化膜の厚さに依存するが、0.2μm程度が好ましい。LPDが小さ過ぎると、ウェーハ全面にわたって多数のノイズを検出してしまい、実際のLPDと区別し難くなる。
また、第2の測定時に測定されるLPDの大きさは、前工程でのHFエッチング時間に依存する。しかしながら、5μm以上である。LPDが小さ過ぎると、HF欠陥ではない他のLPDを検出してしまい、それらの欠陥とHF欠陥との区別が困難になる。また、LPDが大き過ぎれば、LPDを見落とすおそれがある。
【0012】
【作用】
この発明によれば、SOI基板をHFエッチングする前にパーティクルカウンタを用いて作成された小さい微小欠陥の第1のマップと、HFエッチング後にパーティクルカウンタを用いて作成された大きい微小欠陥の第2のマップとを対比し、合致したマップ上で同一位置にある微小欠陥だけをHF欠陥と判定する。これにより、HF欠陥以外の微小欠陥も検出するパーティクルカウンタによる測定であるにもかかわらず、HF欠陥を高精度に評価することができる。
【0013】
これに対して、HFエッチング後の第2のマップだけでHF欠陥を評価すると、HFエッチング後から第2の測定までの間に、新たにパーティクルなどがSOI層の表面に付着し、それを検出するおそれがある。新たなパーティクルとしては、HF溶液により埋め込み酸化膜が空洞化した部分の直上部分に位置するSOI層の部分が欠落したものなどが挙げられる。
しかしながら、HFエッチング前に測定した第1のマップでは、このような新しいパーティクルは検出されていない。したがって、第1のマップと第2のマップとを重ね合わせれば、HF欠陥とパーティクルとを容易に区別することができる。
【0014】
さらに、ウェーハ表面のLPDを測定する際、SOI層と埋め込み酸化膜との界面からの影響により、実体のない凹凸(ヘイズ)を検出するおそれがある。しかしながら、HFエッチング後の第2の測定時に、比較的大きなサイズのLPDを検出しているので、ヘイズはほとんど検出されない。仮に検出されても、ヘイズの発生位置はランダムで、第1の測定時の検出位置と一致することはほとんどない。
以上のことから、この発明の評価方法によれば、高い精度でHF欠陥評価を行うことができる。さらには、HF欠陥の分布を示すマップも得られる。
また、パーティクルカウンタでは、その観測エリアがSOI層の全面となり、光学顕微鏡、走査型電子顕微鏡、原子間力顕微鏡などに比べて大きい。そのため、SOI層の全域のHF欠陥を評価する時間が短縮される。
【0015】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。ここでは、SOI基板として貼り合わせSOI基板を例にとる。
図1は、この発明の一実施例に係るSOI基板のHF欠陥評価方法を示すフローシートである。図2(a)は、この発明の一実施例に係る第1のマッピング工程で作成された第1のマップである。図2(b)は、この発明の一実施例に係る第2のマッピング工程で作成された第2のマップである。図2(c)は、この発明の一実施例に係るHF欠陥判定工程で作成されたマッチングマップである。図2(d)は、実際のHF欠陥を示すマップである。
【0016】
図1に示すように、この発明の一実施例の貼り合わせSOI基板のHF欠陥評価方法は、主に、第1の測定、第1のマッピング、HFエッチング、第2の測定、第2のマッピング、HF欠陥の判定という各工程から構成される。次に、これらの工程を詳細に説明する。
まず、HF欠陥が評価される貼り合わせSOI基板を作製する(S100)。すなわち、CZ法により引き上げられた単結晶シリコンインゴットをスライスし、研磨して、直径200mm、厚さ700〜800μmの2枚の鏡面仕上げされたシリコンウェーハを用意する。このうち、活性層用ウェーハには、熱酸化炉を用いた熱酸化処理により、その露出面の全体に絶縁性のシリコン酸化膜が形成されている。次いで、活性層用ウェーハと支持基板用ウェーハとを常温で重ね合わせ、貼り合わせウェーハを作製する。これにより、2枚のウェーハの間に埋め込み酸化膜が現出される。その後、この貼り合わせウェーハに、雰囲気ガスに酸素を使用し、加熱温度800℃以上の貼り合わせ熱処理を施す。次に、活性層用ウェーハの外周部を研削し、貼り合わせ不良部分を除去する。それから、活性層用ウェーハを表面研削し、さらに表面研磨することで、厚さ200μmのSOI層を有する貼り合わせSOI基板が作製される。
【0017】
次に、貼り合わせSOI基板のSOI層の表面に存在する0.2μm以上のLPDを、パーティクルカウンタにより測定する第1の測定を施す(S101)。具体的には、SOI層の表面を純水でリンスし、乾燥し、これをパーティクルカウンタの測定ステージに配置する。そして、パーティクルカウンタの発光部から発射されたArレーザ光をいったん集光する。その後、Arレーザ光をSOI層の表面に向かって照射し、さらにSOI層の表面でArレーザ光を走査しながら、この表面で反射した散乱光の強度を測定する。これにより、SOI層の表面に存在するLPDが検出される。ここでは、パーティクルカウンタとして、テンコール社製の「Surfscan−6200」を使用している。測定されたLPDのデータに基づき、SOI層の表面におけるLPDの分布を示す第1のマップが作成される(S102)。図2(a)に、作成された第1のマップを示す。第1のマップ中のLPDには、評価の対象であるHF欠陥以外に、ピットなどの凹型の微小欠陥と、パーティクルなどの凸型の微小欠陥と、SOI層と埋め込み酸化膜との界面の影響を受けた実体のない凹凸などのノイズを含んでいる。
【0018】
それから、貼り合わせSOI基板を49wt%、20℃のHF溶液に10分間浸漬し、SOI層の表面をHFエッチングする(S103)。これにより、SOI層の表面に存在するピットタイプのLPDを通して、HF溶液が埋め込み酸化膜に浸透する。そして、この浸透したHF溶液により、LPDの直下の微小空洞形成部の埋め込み酸化膜が部分的にエッチングされる。これにより、微小空洞が大きくなる。しかも、このHF溶液により、SOI層の表面に付着したパーティクルなどの凸型のLPDが除去される。
【0019】
次に、第2の測定工程を行う。すなわち、HFエッチング後の5μm以上のLPDをパーティクルカウンタにより測定する(S104)。ここでは、第1の測定時のパーティクルカウンタを使用し、同様の操作で第1の測定時よりも欠陥サイズが大きいLPDを測定する。得られたLPDデータに基づき、5μm以上のLPDの分布図である第2のマップを作成する(S105)。図2(b)に、この第2のマップを示す。この第2のマップ中のLPDには、HF欠陥以外に、HFエッチング後から第2の測定時までにSOI層の表面に付着した5μm以上の凸型のLPD(パーティクルなど)を含んでいる。なお、第1の測定時に比べて、測定の対象となる欠陥サイズが大きくなるので、この第2の測定ではノイズである、SOI層と埋め込み酸化膜との界面から影響を受けた実体のない凹凸がほとんど検出されない。仮に検出されたとしても、無秩序に発生するので、大半は第1の測定時とは異なる位置で検出される。
【0020】
次いで、第1のマップと第2のマップとを対比し、HF欠陥を判定する(S106)。具体的には、パーティクルカウンタの制御部に組み込まれた第1のマップと第2のマップとのマッチング手段(図示せず)を使用する。すなわち、マッチング手段により第1のマップと第2のマップとを重ね合わせ、この重ね合わせ状態で合致した位置に存在するLPDをHF欠陥と判定する。この際、作成されたマッチングマップを図2(c)に示す。
このようにHF欠陥を判定するので、HF欠陥以外のLPDを検出する可能性があるパーティクルカウンタを使用したHF欠陥の測定にもかかわらず、HF欠陥を高精度に評価することができる。
【0021】
すなわち、HFエッチング後の第2のマップだけでHF欠陥を評価すると、第2の測定時の欠陥サイズが第1の測定時より大きいことから、微細なピットは測定されない。また、第2の測定時に検出された前記実体のない凹凸であるノイズは、ほとんど第1の測定時とは異なる位置で検出されるので、マッチングによる選別によって除外される。さらには、HFエッチング後から第2の測定までの間に、新たにSOI層の表面に付着したパーティクルなどの凸型のLPDは、当然、HFエッチング前の第1の測定時に測定された凸型のLPDとは位置が異なる。その結果、同様にマッチングによる選別によって除外される。その結果、HF欠陥を高い精度で評価することができる。さらには、HF欠陥の分布を示すマップも得られる。
また、パーティクルカウンタは、その観測エリアが走査型電子顕微鏡(SEM)などに比べてSOI層の全面と、大きくなる。その結果、SOI層の全域のHF欠陥を評価するための時間を短縮することができる。
図2(d)には、実際に光学顕微鏡を用いてHF欠陥を実測したマップを示す。この実測マップを、図2(b)に示すHFエッチング後の第2のマップと、図2(c)に示すマッチングマップと対比する。その結果、この実測のマップは、第2のマップよりもマッチングマップの方に、酷似していることが判明した。
【0022】
【発明の効果】
この発明によれば、HFエッチング前の第1のマップと、HFエッチング後の第2のマップとを対比し、合致したマップ上で同一位置にあるLPDだけをHF欠陥と判定するようにしたので、別種の凸型または凹型の微小欠陥を、HF欠陥として検出するおそれが少ない。また、パーティクルカウンタは、従来の走査型電子顕微鏡よりも観測エリアが大きい。その結果、HF欠陥を短時間で高精度に評価することができ、しかもHF欠陥の分布を示すマップが得られる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るSOI基板のHF欠陥評価方法を示すフローシートである。
【図2】(a)は、この発明の一実施例に係る第1のマッピング工程で作成された第1のLPDマップである。
(b)は、この発明の一実施例に係る第2のマッピング工程で作成された第2のマップである。
(c)は、この発明の一実施例に係るHF欠陥判定工程で作成されたマッチングマップである。
(d)は、実際のHF欠陥を示すマップである。
【図3】(a)は、SOI基板のHF欠陥を示す拡大平面図である。
(b)は、SOI基板のHF欠陥を示す拡大断面図である。
【符号の説明】
10 活性層、
10a LPD(微小欠陥)、
20 埋め込み酸化膜、
20a 微小空洞、
30 支持基板用ウェーハ。

Claims (1)

  1. 0.02〜0.5μmの厚さのSOI層と、これを支持する支持基板用ウェーハとの間に埋め込み酸化膜が介在されたSOI基板の表面をパーティクルカウンタにより測定し、前記SOI層表面の直径0.2μm以上の微小欠陥を検出する第1の測定工程と、
    この後、この第1の測定工程での測定結果に基づき、前記微小欠陥の分布を示す第1のマップを作成する第1のマッピング工程と、
    前記SOI層の表面をHF溶液によりエッチングするHFエッチング工程と、
    このHFエッチング後のSOI基板を、パーティクルカウンタにより測定し、このHFエッチング後の前記SOI層の表面での直径5μm以上の微小欠陥を検出する第2の測定工程と、
    この第2の測定工程での測定結果に基づき、前記微小欠陥の分布を示す第2のマップを作成する第2のマッピング工程と、
    前記第1のマップと第2のマップとを対比し、そのマップ上で合致した位置に存在する微小欠陥をHF欠陥と判定するHF欠陥判定工程とを備えたSOI基板のHF欠陥評価方法。
JP2002153083A 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法 Expired - Fee Related JP4252258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002153083A JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002153083A JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2003347374A JP2003347374A (ja) 2003-12-05
JP4252258B2 true JP4252258B2 (ja) 2009-04-08

Family

ID=29770238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002153083A Expired - Fee Related JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Country Status (1)

Country Link
JP (1) JP4252258B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203087A (ja) * 2005-01-24 2006-08-03 Sumco Corp 薄膜soiウェーハのマイクロラフネス評価方法
JP5219334B2 (ja) * 2005-11-30 2013-06-26 株式会社Sumco 半導体基板の製造方法および品質評価方法
US8143078B2 (en) * 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
JP5670303B2 (ja) * 2011-12-08 2015-02-18 信越半導体株式会社 イオン注入機の基板保持具の劣化判定方法

Also Published As

Publication number Publication date
JP2003347374A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
KR100821765B1 (ko) 실리콘 웨이퍼의 검사방법 및 제조방법, 반도체디바이스의 제조방법 및 실리콘 웨이퍼
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
US8822242B2 (en) Methods for monitoring the amount of metal contamination in a process
JP2004511104A (ja) 表面の金属コンタミネーションを検出する方法
JPH08254415A (ja) 表面モニター方法
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
JP4252258B2 (ja) Soi基板のhf欠陥評価方法
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
US20020167661A1 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP2005166846A (ja) Soi基板のhf欠陥の測定方法
JP2001015567A (ja) 半導体基板の評価装置および評価方法
EP1968102B1 (en) Method of evaluation of bonded wafer
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
JP3876853B2 (ja) ウエーハの評価方法
JPH09210918A (ja) シリコンウエハ表面の異物検出光学系
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JP4569058B2 (ja) 陽極接合基板の評価方法
JP2003194732A (ja) Soiウエーハの評価方法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JP4370812B2 (ja) Soiウェーハの検査方法
JP2000510290A (ja) 表面インスペクション機器の較正及びチェックのための標準及びこの標準の製造のための方法
JP2003142544A (ja) シリコンウエハの微小欠陥の評価方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법
CN1555486A (zh) 利用x射线检查半导体材料的晶片的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees